《利用选择性碳化硅外延来提升SONOS擦写速度的方法.pdf》由会员分享，可在线阅读，更多相关《利用选择性碳化硅外延来提升SONOS擦写速度的方法.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102446861 A (43)申请公布日 2012.05.09 C N 1 0 2 4 4 6 8 6 1 A *CN102446861A* (21)申请号 201010502712.5 (22)申请日 2010.10.11 H01L 21/8247(2006.01) H01L 21/336(2006.01) H01L 21/04(2006.01) (71)申请人上海华虹NEC电子有限公司 地址 201206 上海市浦东新区川桥路1188 号 (72)发明人缪燕 孙勤 彭虎 (74)专利代理机构上海浦一知识产权代理有限 公司 31211 代理人王函 (54) 发明名。
2、称 利用选择性碳化硅外延来提升SONOS擦写速 度的方法 (57) 摘要 本发明公开了一种利用选择性碳化硅外延来 提升SONOS擦写速度的方法，包括如下步骤：第一 步，采用选择性外延工艺在硅衬底上生长碳化硅 外延层；第二步，在碳化硅外延层上生长隧穿氧 化层；第三步，在隧穿氧化层上生长氮氧化硅陷 阱层，并同时用N 2 O对其进行原位掺杂，形成氮氧 化硅混合物，作为存储电荷的介质；第四步，在氮 氧化硅陷阱层上生长高温热氧化层。该方法在不 对SONOS闪存器件可靠性影响的前提下，能有效 提升擦、写速度。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 。
3、1 页 说明书 3 页 附图 3 页 CN 102446883 A 1/1页 2 1.一种利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征在于，包括如下 步骤： 第一步，采用选择性外延工艺在硅衬底上生长碳化硅外延层； 第二步，在碳化硅外延层上生长隧穿氧化层； 第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N 2 0对其进行原位掺杂，形成 氮氧化硅混合物，作为存储电荷的介质； 第四步，在氮氧化硅陷阱层上生长高温热氧化层。 2.如权利要求1所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征 在于，第一步中，所述碳化硅外延层的生长方法为： (1)清洗后的硅衬底在外延腔体内。
4、加热至900-1100，H 2 氛围内10-60秒去除表面自 然氧化层； (2)加热硅衬底至800-1150，通入H 2 ，C 3 H 8 和SiH 4 生长形成碳化硅外延层。 3.如权利要求2所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征 在于，步骤(1)中，所述H 2 流量为1030slm。 4.如权利要求2所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征 在于，步骤(2)中，所述SiH 4 流量为10250sccm，生长时间为110min，该碳化硅外延 层的厚度为1003000埃。 5.如权利要求1所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法。
5、，其特征 在于，第二步中，所述生长隧穿氧化层采用高温低压热氧化工艺或高温常压热氧化工艺，其 工艺条件为：温度为650900，压力为500mtorr3000mtorr，时间为201000min， 氧气流量为50sccm10slm；该隧穿氧化层的厚度范围为10300埃。 6.如权利要求1所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特 征在于，第三步中，所述生长氮氧化硅陷阱层采用高温低压化学汽相淀积工艺，其工艺条件 为：生长压力为50mtorr700mtorr，生长温度为500900，反应气体为：硅烷或二氯 二氢硅与氨气混合，两气体混合比例为101110；该氮氧化硅陷阱层的厚度为20。
6、 埃80埃。 7.如权利要求1所述的利用选择性碳化硅外延来提升SONOS擦写速度的方法，其特征 在于，第四步中，所述生长高温热氧化层采用高温低压化学汽相淀积工艺，其工艺条件为： 生长压力为100mtorr5000mtorr，生长温度为500800，反应气体为：硅烷或二氯 二氢硅与氨气混合，两气体混合比例为101110；该高温热氧化层的厚度为30埃 200埃。 权 利 要 求 书CN 102446861 A CN 102446883 A 1/3页 3 利用选择性碳化硅外延来提升 SONOS 擦写速度的方法 技术领域 0001 本发明属于半导体集成电路制造领域，具体涉及一种SONOS闪存器件的制造。
7、工艺 方法，尤其涉及一种利用选择性碳化硅外延来提升SONOS擦写速度的方法。 背景技术 0002 SONOS闪存器件(Silicon-Oxide-Nitride-Oxide-Silicon，以氮化硅作为电荷存 储介质的闪存器件)，因为具备良好的等比例缩小特性和抗辐照特性而成为目前主要的闪 存类型之一。SONOS闪存器件所面临的可靠性问题主要有两个：一是Endurance(电擦写持 久力)特性，就是衡量SONOS器件在多次编程/擦除之后，器件特性方面可能的退化。二是 Data Retention(数据保持力)特性，就是SONOS器件的数据保存能力。所以，对于SONOS闪 存器件擦、写速度的提升，。
8、必须在保证可靠性能力不受影响的情况，然而，传统的SONOS擦、 写速度提升的方法都不得不以牺牲可靠性尤其是Data Retention能力或器件功耗来实现。 0003 业界普遍提升SONOS擦写速度的方法主要是增加擦写电压和减少遂穿氧化层的 厚度。增加擦写电压的方法将不得不带来器件操作功耗的较大提升，以此来增加电场强度。 减少隧穿氧化层厚度的方法，虽对器件的操作功耗没有什么影响，但是过薄的氧化层将对 Data Retention造成极大的影响。 发明内容 0004 本发明要解决的技术问题是提供一种利用选择性碳化硅外延来提升SONOS擦写 速度的方法，该方法在不对SONOS闪存器件可靠性影响的前。
9、提下，能有效提升擦、写速度。 0005 为解决上述技术问题，本发明提供一种利用选择性碳化硅外延来提升SONOS擦写 速度的方法，包括如下步骤： 0006 第一步，采用选择性外延工艺在硅衬底上生长碳化硅外延层； 0007 第二步，在碳化硅外延层上生长隧穿氧化层； 0008 第三步，在隧穿氧化层上生长氮氧化硅陷阱层，并同时用N 2 O对其进行原位掺杂， 形成氮氧化硅混合物，作为存储电荷的介质； 0009 第四步，在氮氧化硅陷阱层上生长高温热氧化层。 0010 第一步中，所述碳化硅外延层的生长方法为： 0011 (1)清洗后的硅衬底在外延腔体内加热至900-1100，H 2 氛围内10-60秒去除表。
10、 面自然氧化层； 0012 (2)加热硅衬底至800-1150，通入H 2 ，C 3 H 8 和SiH 4 生长形成碳化硅外延层。 0013 步骤(1)中，所述H 2 流量为1030slm。 0014 步骤(2)中，所述SiH 4 流量为10250sccm，生长时间为110min，该碳化硅外 延层的厚度为1003000埃。 0015 第二步中，所述生长隧穿氧化层采用高温低压热氧化工艺或高温常压热氧化工 艺，其工艺条件为：温度为650900，压力为500mtorr3000mtorr，时间为20 说 明 书CN 102446861 A CN 102446883 A 2/3页 4 1000min，氧。
11、气流量为50sccm10slm；该隧穿氧化层的厚度范围为10300埃。 0016 第三步中，所述生长氮氧化硅陷阱层采用高温低压化学汽相淀积工艺，其工艺条 件为：生长压力为50mtorr700mtorr，生长温度为500900，反应气体为：硅烷或二 氯二氢硅与氨气混合，两气体混合比例为101110；该氮氧化硅陷阱层的厚度为20 埃80埃。 0017 第四步中，所述生长高温热氧化层采用高温低压化学汽相淀积工艺，其工艺条件 为：生长压力为100mtorr5000mtorr，生长温度为500800，反应气体为：硅烷或二 氯二氢硅与氨气混合，两气体混合比例为101110；该高温热氧化层的厚度为30 埃2。
12、00埃。 0018 和现有技术相比，本发明具有以下有益效果：本发明是一种利用选择性碳化硅 外延对SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)能带结构进行调节，从而在不对 SONOS闪存器件可靠性影响的前提下，提升擦、写速度的方法。本发明采用了在硅衬底上进 行选择性碳化硅外延成膜，因此可以利用碳化硅相比硅较宽的禁带宽度来达到对SONOS器 件能带结构进行调节的目的。本发明工艺比较简单，易于集成，可以用于批量应用。 附图说明 0019 图1是本发明方法的流程示意图；其中， 0020 图1A是本发明方法步骤(1)完成后的示意图； 0021 图1B是本发明方法步。
13、骤(2)完成后的示意图； 0022 图1C是本发明方法步骤(3)完成后的示意图； 0023 图1D是本发明方法步骤(4)完成后的示意图； 0024 图2是本发明碳化硅外延与传统硅衬底SONOS器件写入时的能带结构比较图；其 中，图2A表示传统硅衬底SONOS器件，图2B表示本发明碳化硅外延SONOS器件； 0025 图3是本发明碳化硅外延与传统硅衬底SONOS器件测试Data Retention时的能 带结构比较图；其中，图3A表示传统硅衬底SONOS器件，图3B表示本发明碳化硅外延SONOS 器件。 0026 其中，1是硅衬底，2是碳化硅外延层，3是隧穿氧化层，4是氮氧化硅陷阱层，5是高 温。
14、热氧化层(即高温HTO氧化层)。 具体实施方式 0027 下面结合附图和实施例对本发明作进一步详细的说明。 0028 本发明为一种利用选择性碳化硅外延对SONOS(Silicon-Oxide-Nitride-Oxide-S ilicon)能带结构进行调节，从而在不对SONOS闪存器件可靠性影响的前提下，提升擦、写 速度的方法。其核心在于采用了在硅衬底上进行选择性碳化硅外延成膜，由此可以利用碳 化硅相比硅较宽的禁带宽度来达到对SONOS器件能带结构进行调节的目的。其中碳化硅是 一种宽禁带半导体材料，碳化硅禁带宽度为2.2ev，硅的禁带宽度为1.1ev。且碳化硅具 有非常好的热、化学和机械稳定性。。
15、SiC通过外延生长方式在Si上形成单晶，便于与传统硅 工艺集成。利用这个方法，在保证电场强度不变前提下，将可以大大提升SONOS器件的擦写 速度，且不对Data Retention带来太多影响。 说 明 书CN 102446861 A CN 102446883 A 3/3页 5 0029 本发明主要的工艺流程包括如下步骤(如图1)： 0030 第一步，选择性碳化硅外延层生长，应用选择性外延工艺。如图1A所示，采用选 择性外延工艺在硅衬底1上生长碳化硅外延层2。碳化硅外延层2的主要生长方法为：首 先，清洗后的硅衬底1在外延腔体内加热至900-1100，H 2 流量为1030slm，时间为 10-。
16、60sec(秒)去除表面自然氧化层；然后，加热硅衬底1至8001150，通入H 2 ，C 3 H 8 和 SiH 4 生长形成SiC，SiH 4 流量为10250sccm，生长时间为110min，即在硅衬底1上生 长形成碳化硅外延层2，碳化硅外延层2的厚度为1003000埃。 0031 第二步，隧穿氧化层成膜，这步工艺可采用高温低压热氧化工艺或高温常压热氧 化工艺，其工艺条件为：温度(650900)，压力(500mtorr3000mtorr)，时间(20 1000min)和氧气流量(50sccm10slm)。如图1B所示，在碳化硅外延层2上生长隧穿氧 化层3，隧穿氧化层3的厚度范围为10300。
17、埃。 0032 第三步，中间氮氧化硅陷阱层的成膜并同时用N 2 O对其进行原位掺杂，形成氮氧 化硅混合物，作为存储电荷的介质，这步工艺采用高温低压化学汽相淀积工艺，其工艺条件 为：生长压力为50mtorr700mtorr，生长温度为500900，反应气体为：硅烷或二氯 二氢硅与氨气混合，两气体混合比例为101110。如图1C所示，在隧穿氧化层3上 生长氮氧化硅陷阱层4，该氮氧化硅陷阱层4的厚度为20埃80埃。 0033 第四步，电荷阻挡高温热氧化层的制备，这步工艺采用高温低压化学汽相淀积工 艺，其工艺条件为：生长压力为100mtorr5000mtorr，生长温度为500800，反应气 体为：硅。
18、烷或二氯二氢硅与氨气混合，两气体混合比例为101110。如图1D所示， 在氮氧化硅陷阱层4上生长高温热氧化层5，该高温热氧化层5的厚度为30埃200埃。 0034 上述结构、工艺参数需根据相应的控制和产能进行优化调整。 0035 本发明采用了在硅衬底上进行选择性碳化硅外延成膜，因此可以利用碳化硅相比 硅较宽的禁带宽度来达到对SONOS器件能带结构进行调节的目的。如图2所示，与传统硅 衬底SONOS器件写入时的能带结构相比，本发明由于碳化硅外延较宽的禁带宽度，在电场 强度不变情况下写入电子通过的势垒将会减少，写入速度由此获得提高。同时在测试Data Retention情况下，其能带如图3所示，与传统硅衬底相比，其势垒宽度并没有减少，因此对 于SONOS的可靠性不会有明显影响。所以利用选择性碳化硅外延可以在不对SONOS闪存器 件可靠性影响的前提下，提升擦、写速度。 说 明 书CN 102446861 A CN 102446883 A 1/3页 6 图1A 图1B 图1C 说 明 书 附 图CN 102446861 A CN 102446883 A 2/3页 7 图1D 图2 说 明 书 附 图CN 102446861 A CN 102446883 A 3/3页 8 图3 说 明 书 附 图CN 102446861 A 。