移位寄存器电路.pdf

一种移位寄存器电路，包括被相关地连接到初始输入信号或前面的级的输出信号上、并被连接到彼此反向的第一时钟信号和第二时钟信号上的多个级。每级均包括与三个电容器互连并通过十一个连接点被连接的八个开关器件。这些连接点中的一些根据该级是偶数编号的级还是奇数编号的级而被连接到该第一和第二时钟信号上。这些连接点中的其它连接点在不改变该级的内部构造的情况下，可以以可选择的方式被连接到该第一和第二时钟信号上，以降低功耗。

1、  一种移位寄存器电路，包括被相关地连接到初始输入信号或前面的输出信号上、并且被连接到第一和第二时钟信号上的n级SRU1到SRUn，
每级均包括：
第一开关器件，被连接在第一电源和输出端之间；
第二开关器件，被连接在该输出端和第二电源之间；
第三开关器件，被连接在第一节点和该输出端之间、并具有被连接到该第一开关器件的栅电极上的栅电极；
第四开关器件SW4，被连接在该第一节点和第二电源之间、并具有被连接到转换部分的输出端上的栅电极；
第五开关器件，被连接在第一输入端和该第一开关器件的栅电极之间；
第一电容器，被连接在该输出端和第一节点之间；和
第二电容器，被连接在该第一电源和该第一开关器件的栅电极之间。

2、  根据权利要求1所述的移位寄存器电路，其中，以PMOS晶体管实现该第一至第五开关器件。

3、  根据权利要求1所述的移位寄存器电路，其中，该第五开关器件通过被连接到其第一电极上的该第一输入端接收该初始输入信号或前面的输出信号，并且通过其栅电极接收该第一时钟信号。

4、  根据权利要求1所述的移位寄存器电路，其中，被连接在该输出端和第一节点之间的该第一电容器，被连接在该第二开关器件的第一电极和栅电极之间，并且被充以对应于接通或关断该第二开关器件的电压。

5、  根据权利要求1所述的移位寄存器电路，其中，被连接在该第一电源和该第一开关器件的栅电极之间的第二电容器，被连接在该第一开关器件的第一电极和栅电极之间，并且被充以对应于接通或关断该第一开关器件的电压。

6、  根据权利要求1所述的移位寄存器电路，其中，该转换部分包括：
第六开关器件，被连接在该第一电源和第三节点3之间；
第七开关器件，被连接在该第三节点和第二输入端之间；
第八开关器件，被连接在该转换部分的输出端和第三输入端之间、并且具有被连接到该第三节点上的栅电极；和
第三电容器，被连接在该第三节点和该转换部分的输出端之间。

7、  根据权利要求6所述的移位寄存器电路，其中，以晶体管实现该第六至第八开关器件。

8、  根据权利要求6所述的移位寄存器电路，其中，被连接在该第三节点和该转换部分的输出端之间的该第三电容器，被连接在该第八开关器件的第一电极和栅电极之间，并且被充以对应于接通或关断该第八开关器件的电压。

9、  根据权利要求6所述的移位寄存器电路，其中，该第六开关器件通过其栅电极接收该初始输入信号或前面的输出信号，并且该第七开关器件通过其栅电极接收该第二时钟信号。

10、  根据权利要求6所述的移位寄存器电路，其中，该第二时钟信号被输入给该第二输入端，并且该第一时钟信号被输入给该第三输入端。

11、  根据权利要求1所述的移位寄存器电路，其中，每级均包括第一时钟端和第二时钟端，分别用来接收相位彼此相反的第一时钟信号和第二时钟信号。

12、  根据权利要求11所述的移位寄存器电路，其中，奇数编号的级通过该第一时钟端接收该第一时钟信号并通过该第二时钟端接收该第二时钟信号，偶数编号的级通过该第一时钟端接收该第二时钟信号并通过该第二时钟端接收该第一时钟信号。

13、  根据权利要求12所述的移位寄存器电路，其中，所述奇数编号的级顺序地移位具有与该初始输入信号相反相位的信号，并将移位后的信号P1，P2，...，Pn输出；并且所述偶数编号的级顺序地移位具有与该初始输入信号IN相同相位的信号，并将移位后的信号S1，S2，...，Sn输出。

14、  根据权利要求1所述的移位寄存器电路，其中，在该第一时钟信号具有低电平且该第二时钟信号具有高电平时，每级均输出具有与该初始输入信号相反电平的信号，并且在该第一时钟信号具有高电平且该第二时钟信号具有低电平时，每级均保持前面时间段的输出。

15、  一种移位寄存器级电路，其包括：
第一到第八开关器件，每个器件均具有栅电极、第一电极和第二电极；
第一到第三电容器，每个电容器均具有第一端和第二端；和
第一到第十一连接点；其中：
该第一开关器件的第一和第二电极分别被连接到该第一和第二连接点上，该第二连接点为该移位寄存器级电路的输出；
该第二电容器的第一端和第二端分别被连接到该第一开关器件的第一电极和栅电极上；
该第二开关器件的第一电极和第二电极分别被连接到该第二和第三连接点上；
该第三开关器件的第一和第二电极分别被连接到该第二开关器件的栅电极和该第二连接点上；
该第一电容器的第一端和第二端分别被连接到该第二开关器件的栅电极和该第二连接点上；
该第四开关器件的第一和第二电极分别被连接到该第二开关器件的栅电极和该第四连接点上；
该第五开关器件的栅电极、第一和第二电极分别被连接到该第十一连接点、第十连接点和该第一开关器件的栅电极上；
该第六开关器件的栅电极和第一电极分别被连接到该第八和第九连接点上；
该第七开关器件的栅电极、第一和第二电极分别被连接到该第七连接点、该第六开关器件的第二电极和该第六连接点上；
该第八开关器件的栅电极、第一和第二电极分别被连接到该第七开关器件的第一电极、该第四开关器件的栅电极和该第五连接点上；并且
该第三电容器的第一端和第二端分别被连接到该第八开关器件的第一电极和栅电极上。

16、  根据权利要求15所述的移位寄存器级电路，其中，该级电路作为奇数编号的级电路被包括在包含级1至n的移位寄存器电路中：
该第八和第十连接点被连接到将被移位的输入信号或前面偶数编号的级的输出上，
该第一和第九连接点被连接到第一电源上，
该第三和第四连接点被连接到第二电源上，
该第五和第七连接点被连接到第一时钟信号上，并且
该第六和第七连接点被连接到具有与该第一时钟信号相反相位的第二时钟信号上。

17、  根据权利要求16所述的移位寄存器级电路，其中，该级电路作为偶数编号的级电路被包括在包含所述级1至n的移位寄存器电路中：
该第八和第十连接点被连接到前面奇数编号的级的输出上，
该第一和第九连接点被连接到第一电源上，
该第三和第四连接点被连接到第二电源上，
该第五和第十一连接点被连接到该第二时钟信号上，并且
该第六和第七连接点被连接到该第一时钟信号上。

18、  根据权利要求15所述的移位寄存器级电路，其中，该级电路作为奇数编号的级电路被包括在包含级1至n的移位寄存器电路中：
该第八和第十连接点被连接到将被移位的输入信号或前面偶数编号的级的输出上，
该第一连接点被连接到第一电源上，
该第三和第四连接点被连接到第二电源上，
该第五和第十一连接点被连接到该第一时钟信号上，并且
该第六、第七和第九连接点被连接到具有与该第一时钟信号相反相位的第二时钟信号上。

19、  根据权利要求18所述的移位寄存器级电路，其中，该级电路作为偶数编号的级电路被包括在包含级1至n的移位寄存器电路中：
该第八和第十连接点被连接到前面奇数编号的级电路的输出上，
该第一连接点被连接到第一电源上，
该第三和第四连接点被连接到第二电源上，
该第五和第十一连接点被连接到该第二时钟信号上，并且
该第六、第七和第九连接点被连接到该第一时钟信号上。

20、  根据权利要求15所述的移位寄存器级电路，其中，该级电路作为奇数编号的级电路被包括在包含级1到n的移位寄存器电路中：
该第八和第十连接点被连接到将被移位的输入信号或前面偶数编号的级电路的输出上，
该第一和第九连接点被连接到第一电源上，
该第三连接点被连接到第二电源上，
该第四、第五和第十一连接点被连接到第一时钟信号上，并且
该第六和第七连接点被连接到具有与该第一时钟信号相反相位的第二时钟信号上。

21、  根据权利要求20所述的移位寄存器级电路，其中，该级电路作为偶数编号的级电路被包括在包含级1到n的移位寄存器电路中：
该第八和第十连接点被连接到前面奇数编号的级的输出上，
该第一和第九连接点被连接到第一电源上，
该第三连接点被连接到第二电源上，
该第五、第六和第十一连接点被连接到该第二时钟信号上，并且
该第六和第七连接点被连接到该第一时钟信号上。

移位寄存器电路
相关申请的交叉引用
本申请要求2005年11月4日在韩国知识产权局递交的、No.2005-105697的韩国专利申请的权益，在此将其公开内容合并作为参考。
技术领域
本发明的各方面涉及移位寄存器电路，更具体地说，涉及有机电致发光显示器中装配的、顺序地输出不同极性的信号的移位寄存器电路。
背景技术
通常，诸如有机电致发光显示器之类的有源矩阵显示器，在数据线和扫描线彼此交叉的区域中具有像素阵列矩阵。
这里，扫描线形成矩阵像素部分的水平线(行线)，扫描驱动器中装配的移位寄存器电路通过扫描线来顺序地提供预定信号。
这样的移位寄存器广泛地被分为动态移位寄存器和静态移位寄存器。动态移位寄存器每级需要较少数量的薄膜晶体管(TFT)并且具有较简单的结构，不过动态移位寄存器具有时钟频带窄并且功耗较高的缺点。
另一方面，静态移位寄存器每级需要相对较多数量的TFT，但是它具有时钟频带宽和功耗较低的优点。
对于将被装配在诸如有机电致发光显示器之类的有源矩阵显示器中的移位寄存器来说，重要的是在不降低移位寄存器功能的情况下，减少TFT的数目。然而，获得电路运行中的高可靠性和低功耗更为重要。
此外，由于有机发光显示器最近已变为具有大尺寸面板的较大的显示器，被装配在面板中的扫描驱动器应该包括移位寄存器，从而降低有机发光显示器的尺寸、重量和生产成本。然而，常规的移位寄存器包括p型金属氧化物半导体(PMOS)晶体管和n型金属氧化物半导体(NMOS)晶体管，以致难以把移位寄存器安装到面板中去。此外，由于在产生输出信号时，预定的静态电流流过晶体管，所以包括PMOS晶体管和NMOS晶体管的常规移位寄存器会消耗大量能量。
发明内容
因此，本发明的一个方面是提供一种2相移位寄存器电路，该电路包括多个PMOS晶体管和电容器，提高收益率，降低生产成本并且减少能量消耗。
根据本发明的示例性实施例，移位寄存器电路包括n级SRU1到SRUn。每级均被相关地连接到初始输入信号IN或前级的输出信号上，并且被连接到第一时钟信号CLK1和第二时钟信号CLK2上，每级均包括：第一开关器件SW1，被连接在第一电源VDD和输出端N2之间；第二开关器件SW2，被连接在该输出端N2和第二电源VSS之间；第三开关器件SW3，被连接在第一节点N1和该输出端N2之间，并具有被连接到该第一开关器件SW1栅电极上的栅电极；第四开关器件SW4，被连接在该第一节点N1和该第二电源VSS之间，并具有被连接到转换部分的输出端上的栅电极；第五开关器件SW5，被连接在第一输入端和该第一开关器件SW1的栅电极之间；第一电容器C1，被连接在该输出端N2和该第一节点N1之间；以及第二电容器，被连接在该第一电源VDD和该第一开关器件SW1的栅电极之间。
本发明的其他方面和/或优点将在下面的说明中分部分阐明，这将从说明中变得明显，或者可由本发明的实践而得知。
附图说明
本发明的这些和/或其它方面和优点，将从下面结合附图的实施例的说明中变得明显并且更容易理解，其中：
图1为根据本发明实施例的移位寄存器的框图；
图2为根据本发明的第一实施例的图1中移位寄存器电路的级(SRU)的电路图；
图3A-3G为示出图1所示移位寄存器电路的输入/输出信号波形的时序图；图4A和4B为根据本发明第二和第三实施例的图1中移位寄存器电路的级的电路图；和
图5为比较地示出图2、4A和4B所示的级电路的各种互连的表。
具体实施方式
现在将详细说明本发明的现有实施例，这些实施例的示例在附图中示出，其中相同的标记始终表示相同的元件。为了说明本发明，下面参照附图说明实施例。
图1为根据本发明实施例的移位寄存器的框图。
如图1中所示，移位寄存器电路包括多个级(移位寄存器单元)SRU1到SRU(n)。第一级SRU1接收初始输入信号IN，并且第一至第(n-1)级的输出信号分别被提供给其下一级作为输入信号。
此外，SRU1到SRU(n)中的每级均包括第一时钟端子CLKa和第二时钟端子CLKb，接收具有彼此相反的相位的第一时钟信号CLK1和第二时钟信号CLK2。在奇数编号的级中，第一时钟端子CLKa接收第一时钟信号CLK1，并且第二时钟端子CLKb接收第二时钟信号CLK2。另一方面，在偶数编号的级中，第一时钟端子CLKa接收第二时钟信号CLK2，并且第二时钟端子CLKb接收第一时钟信号CLK1。
也就是说，接收初始输入信号IN或来自前面端子的输出信号以及第一时钟信号CLK1和第二时钟信号CLK2的各级，顺序地通过其各自的输出线输出预定信号。
根据本发明实施例的移位寄存器电路使用奇数编号的级来顺序地移位具有与初始输入信号相反电平的信号，即具有反向极性，并输出移位信号P1、P2、…、P(n-1)、P(n)；并且使用偶数编号的级来顺序地移位具有与初始输入信号相同相位的信号，并输出移位信号S1、S2、...、S(n-1)、S(n)。
这样，移位寄存器电路可以选择从奇数编号的级中顺序输出的P1、P2、…、P(n-1)、P(n)，或者从偶数编号的级中顺序输出的S1、S2、…、S(n-1)、S(n)。
例如，在通常使用移位寄存器时，选择从偶数编号的级中输出的S1、S2、…、S(n-1)、S(n)。
如图1中所示，可以在各个级SRU1到SRU(n)的输出线中提供预定的电容器C。
图2为根据本发明第一实施例的图1的移位寄存器电路的级(SRU)的电路图，图3A-3G为示出图1所示移位寄存器电路的输入/输出信号波形的时序图。
图2为示出图1所示移位寄存器电路的第一级SRU1的电路图。这里，第一时钟信号CLK1、第二时钟信号CLK2和初始输入信号IN分别被输入给移位寄存器电路的第一级SRU1。如图1中所示，图2中示出的标记CLK1和CLK2分别表示CLKa和CLKb的输入。
参见图2，图1中示出的移位寄存器电路的级SRU1包括：第一开关器件SW1，被连接在第一电源VDD和输出端N2之间；第二开关器件SW2，被连接在该输出端(OUT)N2和第二电源VSS之间；第三开关器件SW3，被连接在第一节点N1和该输出端N2之间，并具有被连接到第一开关器件SW1的栅电极上的栅电极；第四开关器件SW4，被连接在该第一节点N1和该第二电源VSS之间，并具有被连接到转换部分的输出端上的栅电极；第五开关器件SW5，被连接在第一输入端T1和第一开关器件SW1的栅电极之间；第一电容器C1，被连接在该输出端N2和该第一节点N1之间；以及第二电容器，被连接在该第一电源VDD和该第一开关器件SW1的栅电极之间。
这里，第一电源VDD具有高于第二电源VSS的电压电平。此外，可以用PMOS晶体管实现第一到第五开关器件SW1到SW5。
第五开关器件具有被连接到第一输入端T1上以接收初始输入信号IN的第一电极，和接收第一时钟信号CLK1的栅电极。
此外，第四开关器件SW4具有被连接到第一节点N1上的第一电极、被连接到第二电源VSS上的第二电极和被连接到转换部分的输出端N4上的栅电极。
转换部分包括被连接在第一电源VDD和第三节点N3之间的第六开关器件SW6；被连接在第三节点N3和第二输出端T2之间的第七开关器件SW7；被连接在转换部分的输出端N4和第三输入端T3之间且具有被连接到第三节点N3上的栅电极的第八开关器件SW8；以及被连接在第三节点N3和转换部分的输出端N4之间的第三电容器C3。
像第一输入端T1一样，第六开关器件SW6的栅电极接收初始输入信号IN。
此外，第七开关器件SW7的栅电极接收第二时钟信号CLK2；第二输入端T2接收第二时钟信号CLK2；第三输入端T3接收第一时钟信号CLK1。
也就是说，由来自转换部分的端子N4的输出信号来开/关第四开关器件SW4。
此外，被连接在输出端N2和第一节点N1之间的第一电容器C1也被连接在第二开关器件SW2的第一电极和栅电极之间。这里，利用与第二开关设备SW2被接通或者关断相对应的电压，对第一电容器C1充电。
例如，在第二开关器件SW2被接通时，第一电容器C1存储接通第二开关器件SW2的电压。另一方面，在第二开关器件被关断时，第一电容器C1存储关断第二开关器件SW2的电压。
同样地，被连接在第一电源VDD和第一开关器件SW1的栅电极之间的第二电容器C2也被连接在第一开关器件SW1的第一电极和栅电极之间。这里，利用与第一开关设备SW1被接通或者关断相对应的电压，对第二电容器C2充电。
例如，在第一开关器件SW1被接通时，第二电容器C2存储接通第一开关器件SW1的电压。另一方面，在第一开关器件SW1被关断时，第二电容器C2存储关断第一开关器件SW1的电压。
此外，被连接在第三节点N3和转换部分的输出端N4之间的第三电容器C3，也被连接在第八开关器件SW8的第一电极和栅电极之间。这里，利用与第八开关设备SW8被接通或者关断相对应的电压，对第三电容器C3充电。
例如，在第八开关器件SW8被接通时，第三电容器C3存储接通第八开关器件SW8的电压。另一方面，在第八开关器件SW8被关断时，第二电容器C3存储关断第八开关器件SW8的电压。
参见图2和3，移位寄存器电路的第一级SRU1如下运行。
在第一时间段T1中，第一时钟信号CLK1具有低电平；第二时钟信号CLK2具有高电平；并且初始输入信号具有高电平。
在此情况下，第六开关器件SW6和第七开关器件SW7被关断，第八开关器件SW8被之前存储在电容器C3中的电压接通，从而接通第四开关器件SW4，该第四开关器件SW4具有被连接到转换部分的输入端N4上的栅电极。
然后，第五开关设备SW5被第一时钟信号CLK1接通，如此具有高电平的输入信号IN被输入到第一开关器件SW1的栅电极，从而关断第一开关器件SW1。
因此，在第一时间段T1中，第二电容器C2被充以用来接通第一开关器件SW1的电压，即对应于关断第一开关器件SW1的电压。
由于输入信号IN具有高电平，第三开关器件SW3也被关断。此外，被如上所述接通的第四开关器件SW4允许第二电源VSS向第二开关器件SW2的栅电极施加电压。于是，输出与连接到第二开关器件SW2的第二电极上的第二电源VSS相对应，即具有低电平。
如此，在第一时间段T1中，第一电容器C1被充以用来接通第二开关器件SW2的电压，即对应于接通第二开关器件SW2的电压。
在第二时间段T2中，第一时钟信号CLK1具有高电平；第二时钟信号CLK2具有低电平；并且初始输入信号具有低电平。
在此情况下，第六开关器件SW6和第七开关器件SW7被接通，并且由于具有低电平的第二时钟信号由被接通的第七开关器件SW7施加到第八开关器件SW8的栅电极上，第八开关器件SW8也被接通。
于是，在第二时间段T2中，第三电容器C3被充以用来接通第八开关器件SW8的电压，即对应于接通第八开关器件SW8的电压。
在第八开关器件SW8被接通时，具有高电平的第一时钟信号CLK1通过转换部分的输出端N4被输出，从而关断具有被连接到转换部分的输出端上的栅电极的第四开关器件SW4。
此外，第五开关器件SW5被第一时钟信号CLK1关断，如此，第一开关器件SW1和第三开关器件SW3被之前存储在第二电容器C2中的电压关断。
由于第四开关晶体管SW4被关断，第二开关器件SW2被之前存储在第一电容器C1中的电压接通，因此，输出与被连接到第二开关器件SW2的第二电极上的第二电源VSS相对应，即具有低电平。结果，在第二时间段T2中，维持了第一时间段T1中的输出。
在第三时间段T3中，第一时钟信号CLK1具有低电平；第二时钟信号CLK2具有高电平；并且初始输入信号具有低电平。
在此情况下，第六开关器件SW6被接通，第七开关器件SW7被关断。于是，施加到第八开关器件SW8的栅电极上的电压被增强为与从第六开关器件SW6的第一电极提供的第一电源VDD相等。如此，在第八开关器件SW8的栅极电压增加到第一电源VDD时，施加到第一电极上的电压不能降到第一电源VDD之下，所以高电平的第一电源VDD通过转换部分的输出端N4被输出，从而关断第四开关器件SW4，该第四开关器件SW4具有连接到转换部分的输出端上的栅电极。
此外，第五开关器件SW5被第一时钟信号CLK1接通，如此具有低电平的输入信号被施加到第一开关器件SW1和第三开关器件SW3的栅电极上，从而接通第一开关器件SW1和第三开关器件SW3。
于是，在第三时间段T3中，第二电容器C2被充以用来接通第一开关器件SW1的电压，即对应于接通开关器件SW1的电压。
如此，第一开关器件SW1和第三开关器件SW3被接通，具有高电平的第一电源VDD被施加到输出端和第二开关器件SW2的栅电极上。
另一方面，由于第二开关器件SW2被关断，所以在第三时间段T3中，第一电容器C1被充以用来关断第二开关器件SW2的电压，即对应于关断第二开关器件SW2的电压，从而输出高电平的第一电源VDD。
在第四时间段T4中，第一时钟信号CLK1具有高电平；第二时钟信号CLK2具有低电平；并且初始输入信号具有高电平。
在此情况下，第六开关器件SW6被关断，第七开关器件SW7被接通。因此，具有低电平的第二时钟信号CLK2被输入到第八开关器件SW8的栅电极上，所以第八开关器件SW8被接通，从而通过转换部分的输出端N4输出具有高电平的第一时钟信号CLK1。
如此，具有被连接到转换部分的输出端上的栅电极的第四开关晶体管SW4被关断。
此外，第五开关器件SW5被第一时钟信号CLK1关断，并且第一开关器件SW1和第三开关器件SW3被之前存储在第二电容器C2中的电压关断，即之前在第三时间段T3中存储的、接通第一开关器件SW1的电压。
由于第四开关器件SW4被关断，所以第二开关器件SW2被之前存储在第一电容器C1中的、关断第二开关器件SW2的电压关断，从而通过输出端输出高电平的第一电源VDD。结果，在第四时间段T4中，维持了第三时间段T3中的输出。
其间，顺序地重复之前的第一时间段T1到第四时间段T4，从而获得如图3A-3G中所示的波形。
在每个时间段中，作如图1中所示的移位寄存器电路的各个级，以便在第一时钟信号CLK1具有低电平时，输出信号具有与输入信号IN反向的电平，但是在第一时钟信号CLK1具有高电平时，维持之前时间段中输出信号的电平。
其余级SRU2到SRU(n)与图2中示出的级SRU1一样地构造，但是级SRU2到SRU(n)的连接与级SRU1的连接在以下方面有所不同。级SRU2到SRU(n)中的每一个均在第一输入端T1和开关器件SW6的栅极处接收前面级的输出作为输入，而非接收输入信号IN。如图2中所示，奇数编号的级3、5、7等接收第一时钟信号CLK1和第二时钟信号CLk2，偶数编号的级2、4、6等在图2中示出第一时钟信号处接收第二时钟信号CLK2，在图2中示出第二时钟信号处接收第一时钟信号。
图4A和4B分别为图1的移位寄存器电路中的、根据本发明第二和第三实施例的级SRU1到SRU(n)的电路图。在这里，具有与图2的级中示出的元件相同的标号的相同元件，具有与图2中示出的元件相同的功能，因此，将避免重复的说明。
在图2中示出的根据第一实施例的移位寄存器电路中，第六开关器件SW6和第七开关器件SW7可以被同时接通，所以增加了功耗。
在第六开关器件SW6和第七开关器件SW7被同时接通的情况下，第一时钟信号具有高电平，因此第四开关器件SW4被关断，从而对最后的输出没有影响。
提供图4A和4B中示出的实施例，来进一步减少图1中示出的移位寄存器电路的功耗。图4A和4B中示出的实施例与第一实施例具有相同的构造，不同之处在于对各级电路的输入的布置。
根据如图4A中所示的第二实施例，第六开关器件SW6的源极被连接到第二时钟信号CLK2上，而不是像图2中示出的第一实施例那样被连接到第一电源VDD上。根据图4B中所示的第三实施例，第四开关器件SW4的漏极被连接到第一时钟信号CLK1上，而不是像图2中示出的第一实施例那样被连接到第二电源VSS上。
参见图4A和图2，第二实施例的运行如下。
在第一时间段T1中，第六开关器件SW6被具有高电平的输入电压IN关断。
在第二时间段T2中，第六开关器件SW6被具有低电平的输入电压IN接通。此外，在第二时间段T2中，第七开关器件SW7被提供给第七开关器件SW7的栅电极的、具有低电平的第二时钟信号CLK2关断。于是，第六开关器件SW6和第七开关器件SW7被接通，所以低电平电压被施加到第八开关器件SW8的栅电极上。此情况下，第八开关器件SW8被接通，所以高电平电压被施加给转换部分的输出端N4。
根据第二实施例，尽管在第二时间段T2中，第六开关器件SW6和第七开关器件SW7被同时接通，但是第六开关器件SW6通过开关器件SW6的第一电极接收第二时钟信号CLK2，从而降低了功耗。作为比较，根据第一实施例，在第六开关器件SW6和第七开关器件SW7被同时接通时，输入给第六开关器件SW6的第一电极的第一电源VDD与输入给第七开关器件SW7的第一电极的第二时钟信号CLK2被连接到一起，所以功耗较高。另一方面，根据第二实施例，由于第六开关器件SW6的第一电极接收第二时钟信号CLK2，所以功耗较低。
在第三时间段T3中，第六开关器件SW6被具有低电平的输入电压IN接通。由于第六开关器件SW6被接通，所以高电平电压被施加到第八开关器件SW8的栅电极上。于是，施加到第八开关器件SW8的第一电极上的电压没有下降到小于高电平，所以第四开关器件被关断。
在第四时间段T4中，第六开关器件SW6被具有高电平的输入电压IN关断。
如上所述，根据本发明第二实施例的电路图具有与图2中示出的第一实施例的电路图相同的结构。但是，在运行过程中，尽管第六开关器件SW6和第七开关器件SW7被同时接通，但是根据本发明第二实施例的电路具有功耗较低的优点。
现在参见图4B和图2，第三实施例的运行如下。
在第一时间段T1中，第四开关器件SW4被具有低电平的、从转换部分的输出端N4提供的输入电压接通。同时，具有低电平的第一时钟信号CLK1被施加到第四开关器件SW4的第一电极上。此情况下，低电平电压被施加到第二开关器件SW2的栅电极上，所以第二开关器件SW2被接通。在第二时间段T2、第三时间段T3和第四时间段T4中，转换部分提供高电平电压，所以第四开关器件SW4被关断。
也就是说，像运行图2中示出的第一实施例那样运行根据本发明第三实施例的移位寄存器电路。这里，根据第三实施例的移位寄存器电路使用奇数编号的级顺序地移位具有反向电平的信号，即具有与初始输入信号相反极性，并输出移位信号P1、P2、…、P(n)；并且使用偶数编号的级顺序地移位具有与初始输入信号相同相位的信号，并输出移位信号S1、S2、…、S(n)。如此，在根据第三实施例的移位寄存器电路被用作典型的移位寄存器电路的情况下，可以除去奇数编号的级的输出线，以便仅选择通过偶数编号的级输出的信号S1、S2、…、S(n)。
可以把图2、4A和4B中示出的级电路看作具有第一到第十一连接点、并可以以多种方式连接来在运行移位寄存器电路过程中获取相同结果的电路。图5中总结了级电路的连接的各种组合。在图5中，IN1表示初始输入或前面偶数编号的级的输出，IN2表示前面奇数编号的级的输出。
本发明的实施例提供一种移位寄存器电路，该电路能够改进其产品收益率并降低其生产成本及功耗。
尽管已经示出并说明了本发明的几个实施例，但是本领域技术人员将会理解，在不背离权利要求及其等同物中限定的本发明的原理和精神的情况下，可以对这些实施例做出各种修改。