单片集成具有晶格失配的晶体模板及其制作方法 技术领域 本发明涉及半导体器件的制造领域， 提供一种相对于大尺寸廉价衬底且利用低粘 滞度材料单片集成具有不同晶格常熟的晶体模板及其制作方法。
背景技术 当今世界正在演绎着一场光电子器件由分立转向集成的重大转折。由于受到材 料， 结构和工艺等方面的种种制约和束缚， 要取得长足的进展， 光电子集成必须解决一系列 重要的基础科学问题。
在一种材料衬底上生长各种不同的材料体系 ( 即材料兼容 )， 集各种材料的优异 性能为一体， 是实现光电子集成的理想途径。 例如 ： 硅 (Si) 晶体是最常用、 最便宜的微电子 材料 ； 但是由于 Si 是间接带隙材料， 无法用做发光材料。而 III-V 族化合物半导体材料， 如 砷化镓 (GaAs)、 磷化铟 (InP)、 氮化镓 (GaN) 等， 是最常用的光电子材料。如果能实现硅材 料与 III-V 族材料的集成， 将二者结合起来， 即在一块半导体芯片上， 既做出微电子集成电
路， 又做出光电子器件， 可望推进光电子集成技术的发展。
现代异质外延生长技术， 包括分子束外延技术 (Molecular Beam Epitaxy， MBE) 和 金属有机化学气相外延技术 (Metal-organic Chemical Vapor Deposition， MOVPE)， 使制 造各种晶体异质结构成为可能。尤其在半导体领域， 晶体异质结构在信息和通信技术、 能 源、 健康、 娱乐、 信息安全和日常生活中已经具有广泛应用。然而， 由于各种晶体拥有各自 不同的晶格常数， 仅有很有限数量的化合物 ( 除非晶格匹配 ) 能够实现在特定商用衬底上 外延生长至数十纳米而不生成大量缺陷 ( 所述缺陷包括诸如位错、 层错、 界面和表面起伏 等 )。
对具有任意晶格常数的衬底的缺失导致人们无法尝试所有可能材料的组合， 而被 迫将器件结构的设计局限于现有衬底之上。例如， 将通信激光器集成到硅衬底上一直是硅 基光电子学领域的梦想， 但最好的商用 InGaAsP 通信激光器通常生长于 InP 衬底上。商用 InGaAsP 通信激光器具有较差的热稳定性从而需要外置制冷装置来稳定输出激光的波长， 因而增加了生产和使用成本和能耗。如果激光器可以设计并生长于 In0.3Ga0.7As 三元衬底 上， 该问题就可以解决， 然而此种衬底市场上并不存在。另外， InSb 材料在室温下具有非常 高的电子迁移率， 利用 InSb 构造沟道的高电子迁移率晶体管可以在低功耗下具有很高的 工作频率， 然而， 主要的问题也是缺乏合适的衬底。宽带隙 III-IV 材料是近来一个非常热 门的研究课题， 尤其在高功率 / 高温晶体管和从绿光到紫外波段的光发射器件领域中具有 非常大的应用前景， 再一次， 高质量的衬底或者模板仍然是提高此类器件性能的瓶颈所在。
在其他应用中， 一些功能器件会由多个具有不同晶格常数的异质结构组成。例 如， 多结太阳能电池在聚焦光伏发电应用中具有非常高的转换效率， 通常情况下， 其中每 个单结会有不同的晶格常数。另外一个例子是垂直腔面发射激光器 (Vertical-Cavity Surface-Emitting Laser， VCSEL)。人们通常需要将 GaAs/Al(Ga)As 分布布拉格反射镜集 成到晶格失配的衬底上， 例如 InP 和 GaSb。 因此， 对于能够在单一外延生长过程中 ( 单片集成 ) 从一个晶格常数切换到另外的晶格常数的高质量薄模板的需求广泛存在。
上述问题在相关领域中众所周知， 近年来， 对于衬底模板质量的提高和对克服晶 格失配的尝试取得了持续进展， 其中， 最成功的策略之一是采用异变缓冲层来改变晶格 常数。该策略通过阶跃式地或者连续地改变多元化合物中的元素组分来从与衬底相同 的晶格常数改变到所需要的晶格常数。近来， 一些基于该方法的光电子器件已经研制成 功， 例 如 GaAs 衬 底 上 1.58μm InGaAs 激 光 器 [I. et al.Appl.Phys.Lett.91， 221101(2007)]， 使用化合物组分渐变的异变生长技术可以将穿透位错密度降低到大约 6 -2 10 cm ， 同时表面上通常会存在不利于生长平整界面的交叉图形。另外一种方法是 “界面 失配位错 (IMF) 阵列” ， 在特定的生长条件下， 界面失配位错阵列会在存在巨大晶格失配的 两个晶体的界面生长 [S.H.Huang et al.Appl.Phys.Lett.88， 131911(2006)]， 产生非常 5 -2 低的穿透位错密度 (10 cm ， [A.Jallipalli et alNanoscale Res.Lett.4， 1458(2009)]) 和平坦的表面， 但是这种方法迄今只对于二元化合物有效。再有一种很有希望的方法是 由 Lo 提出的柔性衬底 (Compliant Substrate， CS) 的概念 [Y.H.Lo， Appl.Phys.Lett.59， 2311(1991)]， 如果柔性衬底模板足够薄， 之后生长在其上的存在晶格失配的材料层就不会 出现位错， 如果柔性衬底模板超过了临界厚度， 生成的穿透位错将会穿入柔性衬底模板而 不是外延层。在此， 关键的步骤是创造一个柔性衬底模板与下层支撑层的界面 ( 或者缓冲 层 )， 使柔性衬底模板可以在该界面上自由滑动。有几种方法可以实现该种缓冲层 / 界面， 在属于发明人 Lo 的美国专利 US5294808( 发明名称为 ： Pseudomorphic and dislocation free heteroepitaxial structures) 中， 柔性衬底模板由一个很薄的膜结构或者台型结构 构成， 但该方法需要复杂的制造工艺而且尺寸很难做大。而在发明人 Lo 的另外一个美国 专利 US5981400( 发明名称为 ： Compliant universal substrate for epitaxial growth) 中提出一种更通用的方法， 扭转键合， 该方法可以处理非常大的晶格失配， 但是需要在生长 之前进行键合和蚀刻， 由于键合工艺非常复杂、 很难实现大面积的制备， 而且残余应力和薄 层表面起伏较大。发明人 Thorton 等人在美国专利 US6372356( 发明名称为 ： Compliant substrates for growing lattice mismatched films) 中提出将非晶缓冲层置于柔性衬 底之下， 其实现方法是首先生长一个盖层 ( 例如 AlAs) 继之实行光刻和氧化， 该方法已经 被用于 GaN 相关异质结构生长在 GaAs 衬底上。而在美国专利 US6746777( 发明名称为 ： Alternative substrates for epitaxial growth) 中， 发明人 Hwang 使用了金属界面键 合层， 这些金属在室温下呈固态， 但是在生长温度下转化成液态， 该方法需要生长前的键 合和蚀刻。在美国申请专利 US2004/0140479( 发明名称为 ： Compliant substrate for a heteroepitaxial structure and method for making same) 中， 发明人 Akatsu 使用了离 子注入来构造一种弱化了的缓冲层从而实现柔性衬底。 但所有上述方案都必须进行外部处 理来实现柔性生长条件， 而且它们都不可能在同一次外延生长过程中进行重复。
还有另外一种策略是首先通过生成许多位错来完全驰豫晶格失配层， 然后利用新 方法来降低缺陷密度。 发明人 Shchukin 和 Ledentzov 在美国专利 US6784074( 发明名称为 ： Defect-free semiconductor templates for epitaxial growth and method ofmaking same) 中提出了一种缺陷减少方案 ： 首先生长一个特殊选取的低热蒸发率材料层， 然后覆 盖一个高热蒸发率的薄层， 再进行热蒸发和后续生长。该方法对于特定材料具有良好的效 果但是很难找到更多的材料组合。综上所述， 以上方法在解决晶格失配问题上， 都有其缺陷。发明内容 本发明的目的在于提供一种利用低粘滞度材料单片集成具有晶格失配的晶体模 板及其制作方法， 用于解决现有异质外延生长技术中工艺复杂、 材料组合有限及晶体质量 不高等问题。
本发明提供一种利用低粘滞度材料单片集成具有晶格失配的晶体模板， 包括 ： 第 一晶体层， 具有第一晶格常数 ； 位于所述第一晶体层之上的缓冲层， 所述缓冲层在其熔点温 度之上熔化并转化为非晶态 ； 位于所述缓冲层之上的模板层， 具有与所述第一晶体层的所 述第一晶格常数不同的第二晶格常数 ； 所述模板层的晶格在高于所述缓冲层的玻璃化转变 温度的生长中完全弛豫。
可选地， 所述晶体模板还包括 ： 位于所述缓冲层和所述模板层之间的第二晶体层， 所述第二晶体层存在相对于所述缓冲层的晶格失配并部分弛豫应变。
可选地， 所述第二晶体层选自具有任意晶面取向的 C、 Si、 Ge、 Sn、 二元及多元半导 体、 氧化物、 无机晶体中的任一种。
可选地， 所述第一晶体层为具有任意晶面取向的半导体衬底、 异质结构材料或由 异质结构材料构成的功能器件。
可选地， 所述第一晶体层选自具有任意晶面取向的 C、 Si、 Ge、 Sn、 二元及多元半导 体、 氧化物、 无机晶体中的任一种。
可选地， 所述缓冲层的熔点温度低于晶体模板中所述第一晶体层、 所述第二晶体 层和所述模板层中的任一层的熔点温度。
可选地， 所述缓冲层的厚度为纳米量级， 相对于所述第一晶体层是应变的、 部分或 者完全驰豫的。
可选地， 所述模板层的厚度要大于所述缓冲层的厚度。
可选地， 所述第二晶体层和所述模板层的总厚度要远大于所述缓冲层的厚度。
可选地， 所述第二晶体层的厚度应满足小于相对于所述无限厚模板层的临界厚度 或者保证使得在所述第二晶体层和所述模板层界面上产生的位错朝向所述第二晶体层弯 曲。
可选地， 所述模板层选自具有任意晶面取向的 C、 Si、 Ge、 Sn、 二元及多元半导体、 氧 化物、 无机晶体中的任一种。
本发明另提供一种利用低粘滞度材料单片集成具有晶格失配的晶体模板的制作 方法， 包括 ： 提供具有第一晶格常数的第一晶体层 ； 在所述第一晶体层上生长缓冲层， 所述 缓冲层是在其熔点温度之下生长在所述第一晶体层上的 ； 在所述缓冲层的熔点温度之下， 执行第一次模板层生长工艺， 在所述缓冲层上生长模板层， 所述模板层具有与所述第一晶 体层的所述第一晶格常数不同的第二晶格常数 ； 将所述缓冲层熔化并转化为非晶态， 在高 于缓冲层的玻璃化转变温度的生长温度下， 在第一次模板层生长工艺中生长的模板层上执 行第二次模板层生长工艺， 继续生长模板层， 直至所述模板层的晶格完全弛豫。
可选地， 在执行第一次模板层生长工艺之前， 还包括 ： 在所述缓冲层的熔点温度之 下， 在所述缓冲层上生长第二晶体层， 所述第二晶体层存在相对于所述缓冲层的晶格失配
并部分弛豫应变。
可选地， 所述缓冲层的熔点温度低于晶体模板中所述第一晶体层、 所述第二晶体 层和所述模板层中的任一层的熔点温度。
可选地， 所述缓冲层的厚度为纳米量级， 相对于所述第一晶体层是应变的、 部分或 者完全驰豫的。
可选地， 所述第二晶体层和所述模板层的总厚度要远大于所述缓冲层的厚度。
可选地， 所述第二晶体层的厚度应满足小于相对于所述无限厚模板层的临界厚度 或者保证使得在所述第二晶体层和所述模板层界面上产生的位错朝向所述第二晶体层弯 曲。
可选地， 将所述缓冲层熔化并转化为非晶态通过如下任一方式实现 ： 将温度提升 至所述缓冲层的熔点温度之上而使得所述缓冲层熔化并转化为非晶态 ； 使用外部强激光选 择性地熔化所述缓冲层使其转化为非晶态。
可选地， 所述晶体模板的制作方法在同一次生长过程中允许重复使用。
可选地， 所述晶体模板的制作方法是通过包括分子束外延技术 MBE、 金属有机化学 气相外延技术 MOVPE、 液相外延 LPE、 热壁外延 HWE 的外延生长方法及其经修改的包括液滴 外延、 迁移增强外延、 单原子层外延的沉积形式， 溅射法， 脉冲激光沉积及其它使用蒸发元 素或者离子束的晶体沉积技术中的任一种实现的。 本发明提供的利用低粘滞度材料单片集成具有晶格失配的晶体模板及其制作方 法， 是在异质外延生长中通过使用薄熔化缓冲层在普通衬底上制作出低位错密度并具有任 意晶格常数组合的柔性衬底模板， 相比于现有技术， 具有制作简单、 在同一衬底上实现多种 晶格常数材料组合且位错密度低、 晶体质量高等优点。
附图说明
图 1 为本发明具有晶格失配的晶体模板的制作方法在第一实施方式中的流程示 图 2 至图 6 为根据图 1 所示的流程制作晶体模板的示意图。 图 7 为本发明具有晶格失配的晶体模板的制作方法在第二实施方式中的流程示 图 8 至图 14 为根据图 7 所示的流程制作晶体模板的示意图。意图。
意图。
具体实施方式
本发明的发明人发现 ： 现有异质外延生长技术中， 由于各种晶体拥有各自不同的 晶格常数， 使得在衬底上进行异质外延生长时会生成例如位错、 层错、 界面和表面起伏等缺 陷， 而采用其他的缓冲层技术或柔性衬底技术， 则仍不可避免地存在工艺复杂、 材料组合有 限及晶体质量不高等问题。 因此， 为防止上述缺陷的产生， 本发明的发明人对现有技术进行 了改进， 提出了一种新型的具有晶格失配的晶体模板及其制作方法， 在异质外延生长中创 造性地通过使用薄熔化缓冲层在普通衬底上制作出低位错密度并具有任意晶格常数组合 的柔性衬底模板， 相比于现有技术， 具有制作简单、 在同一衬底上实现多种晶格常数材料组 合且位错密度低、 晶体质量高等优点。本发明可应用于半导体、 氧化物和任何其他晶体异质结构中， 包括发光二极管、 不 同类型的半导体激光器、 光电探测器、 光调制器、 太阳能电池、 双极晶体管、 场效应晶体管、 变容二极管， 等。该制作方法可以应用于多种材料， 包括 C、 Si、 Ge、 Sn、 氮化物、 砷化物、 磷化 物、 锑化物、 II-VI、 IV-VI、 V-VI、 氧化物及其它无机异质结构。 另外， 本发明可以通过如下技 术来实现 ： 外延生长方法 ( 分子束外延技术 (MBE)、 金属有机化学气相外延技术 (MOVPE)、 液 相外延 (LPE)、 热壁外延 (HWE) 等 ) 及其经修改的沉积形式 ( 液滴外延、 迁移增强外延、 单原 子层外延等 )， 溅射法， 脉冲激光沉积及其它使用蒸发元素或者离子束的晶体沉积技术， 等。
下面结合图示更完整地描述本发明， 本领域技术人员可由本说明书所揭露的内容 轻易地了解本发明的其他优点与功效。本发明提供优选实施例， 但不应被认为仅限于在此 阐述的实施例中。在图中， 为了更清楚的反映器件结构， 适当放大了层和区域的厚度， 但作 为示意图不应该被认为严格反映了几何尺寸的比例关系。参考图是本发明的示意图， 图中 的表示只是示意性质的， 不应该被认为限制本发明的范围。
第一实施方式 ：
图 1 为本发明具有晶格失配的晶体模板的制作方法在第一实施方式中的流程示 意图。如图 1 所示， 所述制备方法包括如下步骤 ： 步骤 S101， 提供具有第一晶格常数的第一晶体层 ；
步骤 S103， 在所述第一晶体层上生长缓冲层， 所述缓冲层是在其熔点温度之下生 长在所述第一晶体层上的 ；
步骤 S105， 在所述缓冲层的熔点温度之下， 执行第一次模板层生长工艺， 在所述缓 冲层上生长模板层， 所述模板层具有与所述第一晶体层的所述第一晶格常数不同的第二晶 格常数 ；
步骤 S107， 将所述缓冲层熔化并转化为非晶态， 所述模板层将调整晶格常数 ；
步骤 S109， 在高于所述缓冲层的玻璃化转变温度的生长温度下， 在所述第一次模 板层生长工艺中生长的模板层上执行第二次模板层生长工艺， 继续生长模板层， 直至模板 层在生长中完全弛豫。
以下对上述各个步骤进行详细说明。
首先执行步骤 S101， 提供具有第一晶格常数的第一晶体层 10， 形成如图 2 所示的 结构。
在本实施方式中， 第一晶体层 10 可以为任意类型的半导体衬底、 异质结构材料或 由异质结构材料构成的功能器件。第一晶体层 10 的材料则可以选自 C、 Si、 Ge、 Sn、 二元及 多元半导体、 氧化物、 无机晶体中的任一种。
接着， 执行步骤 S103， 在第一晶体层 10 上生长缓冲层 12， 形成如图 3 所示的结构。
如图 3 所示， 缓冲层 12 在第一晶体层 10 上生长后形成平整的界面 11。
在步骤 S103 中， 本发明的发明人创造性地提供了一层薄熔化缓冲层作为转换层。 在本实施方式中， 缓冲层 12 是一种低粘滞度的材料， 具有相对第一晶体层 10 以及后续生长 的其他膜层更低的熔点温度， 即， 缓冲层 12 的熔点温度显著低于第一晶体层 10 以及后续生 长的其他膜层 ( 例如模板层 ) 中任一层的熔点温度。在执行步骤 S103 的生长时， 缓冲层 12 是在其熔点温度之下生长在第一晶体层 10 上的。另外， 缓冲层 12 的材料的选择需满足具 有相对于第一晶体层 10 和以及后续生长的其他膜层的晶格失配， 首先， 所有使用的薄层应
该尽可能的平坦， 这可以通过诸如以下的一些方法实现 ： 使用界面失配位错阵列、 使用表面 活性剂、 使用低生长温度来压制表面吸附原子的扩散等 ； 其次， 应尽量保持最低的穿透位错 密度， 由于实现低穿透位错密度已为本领域所属技术人员所熟知的现有技术， 例如可以从 现有文献中找到位错过滤的相关技术， 故不在此赘述。
还有， 在本实施方式中， 缓冲层 12 的厚度为纳米量级， 相对于第一晶体层 10 可以 是应变的、 部分或者完全驰豫的。
接着， 执行步骤 S105， 在所述缓冲层的熔点温度之下， 执行第一次模板层生长工 艺， 在缓冲层 12 上生长模板层 16， 形成如图 4 所示的结构。
在本实施方式中， 模板层 16 具有与第一晶体层 10 的第一晶格常数不同的第二晶 格常数。且， 如图 4 所示， 模板层 16 的厚度要大于缓冲层 12 的厚度， 并可以通过生长失配 位错 15( 在图 4 中仅示意了其中垂直于纸面方向的失配位错 ) 以及穿透位错 13 来部分驰 豫应变， 在此， 至关重要的是， 要在模板层 16 中尽量保持最低的穿透位错 13 密度和平坦的 表面。另外， 此时的模板层 16 的界面 17 应该在所使用的熔化缓冲层 12 的温度下热稳定。
在本实施方式中， 模板层 16 可以选自 C、 Si、 Ge、 Sn、 二元及多元半导体、 氧化物、 无 机晶体中的任一种。
接着， 执行步骤 S107， 提升温度至缓冲层 12 的熔点温度之上， 将缓冲层 12 熔化并 转化为非晶态， 形成如图 5 所示的结构。
在本实施方式中， 将缓冲层 12 熔化并转化为非晶态是通过将温度提升到缓冲层 12 的熔点温度之上而实现， 即当生长温度提升到缓冲层 12 的熔点温度以上之后， 缓冲层 12 即转化成具有低粘滞度的液态 ( 如图 5 所示 )。当然， 在实际应用中， 缓冲层 12 的熔化过程 并不以此为限， 上述熔化过程也可以通过其他方法实现， 例如使用外部强激光选择性地熔 化缓冲层 12 但不影响其他层的晶体质量。
在缓冲层 12 熔化的情况下， 缓冲层 12 之上的模板层 16 将变成自支撑并且按照其 厚度和晶格失配来调整整体晶格， 在模板层 16 中的剩余应力将驱动穿透位错 13 滑移到样 品边缘或者与具有相反伯格斯矢量的穿透位错互相湮灭， 从而形成一个驰豫了的， 具有低 穿透位错密度的模板层 16。
接着， 执行步骤 S109， 在高于缓冲层 12 的玻璃化转变温度的生长温度下， 执行 第二次模板层生长工艺， 在第一次模板层生长工艺中生长的模板层 16 上继续生长模板层 16( 在这里， 所述第一厚度的模板层和所述第二厚度的模板层的材料相同， 故采用了相同的 标号 )， 直至模板层 16 在高于缓冲层 12 的熔点温度的生长中完全弛豫， 形成如图 6 所示的 结构。
在本实施方式中， 步骤 S109 中的生长温度， 优选地， 将保持在缓冲层 12 的熔点温 度之上的某一温度， 以保证缓冲层 12 与模板层 16 之间的界面为自由界面或者弱化了的界 面， 当达到足够厚度之后， 模板层 16 将几乎完全驰豫。但并不以此为限， 实际上， 步骤 S109 中的生长温度也可以是在缓冲层 12 的熔点温度的附近， 但高于缓冲层 12 的玻璃化转变温 度， 仍应具有相同或相似的效果。
如上所述的第一实施方式， 本发明创造性地在普通衬底上预先生长熔点温度较低 且纳米级别厚度的缓冲层 ； 在所述缓冲层的熔点温度下生长出部分的模板层 ； 接着， 提升 温度至所述缓冲层的熔点温度之上使其熔化并转化为非晶态， 使得所述缓冲层之上的模板层进行热退火， 调整晶格常数， 应变会最终将穿透位错推到样品边缘或者互相湮灭 ； 最后， 在高于所述缓冲层的玻璃化转变温度的生长温度下， 继续生长模板层， 当达到足够厚度之 后， 所述模板层将几乎完全驰豫， 从而可以在普通衬底上制作出低位错密度并具有不同晶 格常数组合的柔性衬底模板。
第二实施方式 ：
图 7 为本发明具有晶格失配的晶体模板的制作方法在第二实施方式中的流程示 意图。 需特别说明的是， 由于第二实施方式与第一实施方式在某些工艺步骤中相同或相似， 故在所述第二实施方式中， 重点介绍与所述第一实施方式不同的部分。
如图 7 所示， 所述制备方法包括如下步骤 ：
步骤 S201， 提供具有第一晶格常数的第一晶体层 ；
步骤 S203， 在所述第一晶体层上生长缓冲层， 所述缓冲层是在其熔点温度之下生 长在所述第一晶体层上的 ；
步骤 S205， 在所述缓冲层的熔点温度之下， 在所述缓冲层上生长第二晶体层 ；
步骤 S207， 在所述缓冲层的熔点温度之下， 执行第一次模板层生长工艺， 在所述第 二晶体层上生长模板层， 所述模板层具有与所述第一晶体层的所述第一晶格常数不同的第 二晶格常数 ； 所述第二晶体层和所述模板层的总厚度要远大于所述缓冲层的厚度 ； 步骤 S209， 将所述缓冲层熔化并转化为非晶态， 所述第二晶体层和所述模板层将 调整晶格常数 ；
步骤 S211， 在高于所述缓冲层的玻璃化转变温度的生长温度下， 在所述第一次模 板层生长工艺中生长的模板层上执行第二次模板层生长工艺， 继续生长模板层， 直至模板 层在生长中完全弛豫。
以下对上述各个步骤进行详细说明。
首先执行步骤 S201， 提供具有第一晶格常数的第一晶体层 20， 形成如图 8 所示的 结构。
在本实施方式中， 第一晶体层 20 可以为任意类型的半导体衬底、 异质结构材料或 由异质结构材料构成的功能器件。第一晶体层 20 的材料则可以选自 C、 Si、 Ge、 Sn、 二元及 多元半导体、 氧化物、 无机晶体中的任一种。
接着， 执行步骤 S203， 在第一晶体层 20 上生长缓冲层 22， 形成如图 9 所示的结构。
如图 9 所示， 缓冲层 22 在第一晶体层 20 上生长后形成平整的界面 21。
在步骤 S203 中， 本发明的发明人创造性地提供了一层薄熔化缓冲层作为转换层。 在本实施方式中， 缓冲层 22 是一种低粘滞度的材料， 具有相对第一晶体层 20 以及后续生长 的其他膜层更低的熔点温度， 即， 缓冲层 22 的熔点温度显著低于第一晶体层 20 以及后续生 长的其他膜层 ( 例如第二晶体层、 模板层 ) 中任一层的熔点温度。在执行步骤 203 的生长 时， 缓冲层 22 是在其熔点温度之下生长在第一晶体层 20 上的。另外， 缓冲层 22 的材料的 选择需满足具有相对于第一晶体层 20 和以及后续生长的其他膜层的晶格失配， 首先， 所有 使用的薄层应该尽可能的平坦， 这可以通过诸如以下的一些方法实现 ： 使用界面失配位错 阵列、 使用表面活性剂、 使用低生长温度来压制表面吸附原子的扩散等 ； 其次， 应尽量保持 最低的穿透位错密度， 由于实现低穿透位错密度已为本领域所属技术人员所熟知的现有技 术， 例如可以从现有文献中找到位错过滤的相关技术， 故不在此赘述。
还有， 在本实施方式中， 缓冲层 22 的厚度为纳米量级， 相对于第一晶体层 20 可以 是应变的、 部分或者完全驰豫的。
接着， 执行步骤 S205， 在缓冲层 22 的熔点温度之下， 在缓冲层 22 上生长第二晶体 层 24， 形成如图 10 所示的结构。
在本实施方式中， 如图 10 所示， 第二晶体层 24 可以存在相对于缓冲层 22 的晶格 失配， 而且可以通过生长失配位错 25( 在图 10 中仅示意了其中垂直于纸面方向的失配位 错 ) 以及穿透位错 23 来部分驰豫应变。在此， 至关重要的是， 要在第二晶体层 24 中尽量保 持最低的穿透位错 23 密度和平坦的表面。
另外， 在本实施方式中， 第二晶体层 24 的材料可以选自 C、 Si、 Ge、 Sn、 二元及多元 半导体、 氧化物、 无机晶体中的任一种。
接着， 执行步骤 S207 在所述缓冲层的熔点温度之下， 执行第一次模板层生长工 艺， 在所述第二晶体层上生长模板层 26， 形成如图 11 所示的结构。
在本实施方式中， 模板层 26 具有与第一晶体层 20 的第一晶格常数不同的第二晶 格常数
需要说明的是， 如图 11 所示， 第二晶体层 24 和模板层 26 的总厚度要远大于 ( 通 常几倍于， 或者更多 ) 缓冲层 22 的厚度 ( 一般而言， 模板层 26 的厚度是要大于第二晶体 层 24 的厚度 )， 以确保在后续缓冲层 22 的熔化过程中的力学强度。另外， 为符合柔性衬底 (Compliant Substrate， CS) 的要求 [Y.H.Lo， Appl.Phys.Lett.59， 2311(1991)]， 所述第二 晶体层的厚度应满足小于相对于所述无限厚模板层的临界厚度或者保证使得在所述第二 晶体层和所述模板层界面上产生的位错朝向所述第二晶体层弯曲。 请继续参阅图 11， 模板层 26 要具有相对于第二晶体层 24 的晶格失配但要保持完 全应变， 而存在的穿透位错穿透模板层终止于模板层的远离第二晶体层 24 的界面 27。
在本实施方式中， 模板层 26 选自 C、 Si、 Ge、 Sn、 二元半导体及其合金、 氧化物、 无机 晶体中的任一种。
接着， 执行步骤 S209， 提升温度至缓冲层 22 的熔点温度之上， 将缓冲层 22 熔化并 转化为非晶态， 形成如图 12 所示的结构。
在本实施方式中， 将缓冲层 22 熔化并转化为非晶态是通过将温度提升到缓冲层 22 的熔点温度之上而实现， 即当生长温度提升到缓冲层 22 的熔点温度以上之后， 缓冲层 22 即转化成具有低粘滞度的液态 ( 如图 12 所示 )。当然， 在实际应用中， 缓冲层 22 的熔化过 程并不以此为限， 上述熔化过程也可以通过其他方法实现， 例如使用外部强激光选择性地 熔化缓冲层 22 但不影响其他层的晶体质量。
在缓冲层 22 熔化的情况下， 缓冲层 22 之上的第二晶体层 24 和模板层 26 将变成 自支撑并且按照其厚度和晶格失配来调整整体晶格。
接着， 执行步骤 S211， 在高于缓冲层 22 的玻璃化转变温度的生长温度下， 执行 第二次模板层生长工艺， 在第一次模板层生长工艺中生长的模板层 26 上继续生长模板层 26( 在这里， 所述第一厚度的模板层和所述第二厚度的模板层的材料相同， 故采用了相同的 标号 )， 直至模板层 26 在高于缓冲层 22 的熔点温度的生长中完全弛豫。
在本实施方式中， 步骤 S211 中的生长温度， 优选地， 是保持在缓冲层 22 的熔点温 度之上的某一温度， 但并不以此为限， 实际上， 步骤 S211 中的生长温度也可以是在缓冲层
22 的熔点温度的附近， 但高于缓冲层 22 的玻璃化转变温度， 仍应具有相同或相似的效果。
在本实施方式中， 根据前述的第二晶体层和模板层的厚度要求， 又可以根据其中 的第二晶体层 24 的厚薄状况而分为两种情形 ： 第一种情形， 第二晶体层 24 的厚度很薄， 小 于相对于所述无限厚模板层 26 的临界厚度， 相对应地， 模板层 26 将要相对较厚以满足第二 晶体层 24 和模板层 26 的总厚度要远大于 ( 通常几倍于， 或者更多 ) 缓冲层 22 的厚度的要 求， 在模板层 26 的生长过程中， 模板层 26 中的剩余应力将驱动穿透位错 23 滑移到样品边 缘或者与具有相反伯格斯矢量的穿透位错互相湮灭， 在模板层 26 生长到足够厚度后， 实现 完全弛豫 ( 形成如图 13 所示的结构 )。第二种情形， 第二晶体层 24 的厚度较厚但仍小于 模板层 26 的厚度， 以致在模板层 26 中的剩余应力使得产生的穿透位错 23 朝向第二晶体层 24 弯曲， 在模板层 26 生长到足够厚度后， 实现完全弛豫 ( 形成如图 14 所示的结构 )。
如上所述的第二实施方式， 本发明创造性地在普通衬底上预先生长熔点温度较低 且纳米级别厚度的缓冲层 ； 在所述缓冲层的熔点温度下生长出第二晶体层和部分的模板 层； 接着， 提升温度至所述缓冲层的熔点温度之上使其熔化并转化为非晶态， 使得所述缓冲 层之上的所述第二晶体层和所述模板层进行热退火， 调整晶格常数， 根据所述第二晶体层 的厚薄状况， 应变会最终将穿透位错推到样品边缘或者互相湮灭、 或者使得产生的穿透位 错 23 朝向第二晶体层 24 弯曲 ； 最后， 在高于所述缓冲层的玻璃化转变温度的生长温度下， 继续生长模板层， 当达到足够厚度之后， 所述模板层将几乎完全驰豫， 从而可以在普通衬底 上制作出具有不同晶格常数材料组合的柔性衬底模板。
下面将详细描述利用本发明提供的晶体模板的制作方法在具体应用中的各个实施例。 实施例 1 ： GaAs 衬底上的 In0.3Ga0.7As 模板。
易知， 三元 In0.3Ga0.7As 模板适于用来设计具有最优化导带失配从而达到高热稳定 性的 1.55μm InGaAs/InAlAs 通信激光器。无应变的体材料 In0.3Ga0.7As 具有 1eV 的带隙， 因此适合用来构成高效率多结太阳能电池的一结。
根据本发明， 使用分子束外延技术 (MBE) 生长 In0.3Ga0.7As 的步骤具体如下 ：
在 580℃的生长温度中， 在 GaAs 衬底上生长 GaAs 缓冲层来平滑表面。
通过界面失配位错 (IMF) 的方法在 500 ℃至 520 ℃的生长温度中， 生长 0.5 微米 (μm) 厚 AlSb 或 GaSb。所述 IMF 方法可以通过在界面形成失配位错阵列来实现有效的应 变驰豫并保证很低的穿透位错密度 ( 最佳值位于 104cm-2 量级 ) 和平坦的表面。
使用 IMF 方法在 230℃的生长温度中生长厚度为几纳米 (nm) 的 InSb 层。通过反 射高能电子衍射 (RHEED) 观测， 我们发现生长 10 单原子层 InSb 后 RHEED 图样已变成条状， 说明表面很平坦而且是二维生长模式。
将生长温度升高到 280℃， 继而仍然使用 IMF 方法生长一层厚度为 3 纳米至 5 纳米 的 GaAs 层。通过 RHEED 观测， 所述 GaAs 层几乎完全驰豫， 并且表面平坦。
在相同的温度 (280 ℃ ) 下， 生长 6 纳米至 10 纳米的 In0.3Ga0.7As 模板层， 所述 In0.3Ga0.7As 模板层将相对于下面的 GaAs 层完全应变。
将生长温度升高到 530℃或者更高， 熔化下面的 InSb 层， 使得 InSb 层即转化成具 有低粘滞度的液态。需说明的是， 所述熔化 InSb 层的步骤既可以在分子束外延技术 (MBE) 中也可以在金属有机化学气相外延技术 (MOVPE) 中进行。如果在 MOVPE 中进行， 用来生长
In0.3Ga0.7As 的温度通常情况下就要高于 530℃。
在液态 InSb 之上的柔性 GaAs 模板之上继续生长 In0.3Ga0.7As。在这里， 根据 GaAs 层的厚薄状况， 而分为两种情形 ： 第一种情形， 在薄 GaAs 层 ( 大约 3nm 及以下 ) 的条件下， 所述 In0.3Ga0.7As 层将最终弹性地完全驰豫到其体材料的晶格常数。第二种情形， 在厚 GaAs 层 ( 大于 3nm) 的条件下， 所述 In0.3Ga0.7As 层将通过在 In0.3Ga0.7As/GaAs 界面上形成失配 位错来塑性地驰豫。由于 In0.3Ga0.7As 层的厚度大于 GaAs 层的厚度， 生成的穿透位错将向 下穿透朝向液态 InSb 层。在以上两种情况下， 驰豫了的 In0.3Ga0.7As 层几乎不含有结构缺 陷。需注意的是， 如果使用分子束外延技术 (MBE)， 则需要注意在 530℃时由于 In 原子的解 吸附和表面扩散， In0.3Ga0.7As 表面会不稳定。为此， 在 In0.3Ga0.7As 层表面沉积一薄层 GaAs 将有助于保护表面。在 InSb 层熔化之后将生长温度下降到大约 505℃至 510℃， 继续剩余 In0.3Ga0.7As 的生长， 直至实现完全弛豫。
实施例 2 ： Si 衬底上的 InP 模板
在 Si 衬底上构建 InP 模板对于基于 Si 的光电集成电路具有很大的吸引力。当 III-V 元素生长在 Si 上时， 为了消除反相畴 (anti-phase domain， APD)， Si 衬底通常会具 有沿 [1-10] 晶体方向上几度的偏角。在 Si 衬底上可以生长不同的 III-V 缓冲层， 在这里， 我们选择的是 AlSb， 之所以选择 AlSb 是因为它具有与 Si 相同的热膨胀系数， 从而可以避免 在降温过程中形成裂纹。我们发现 AlSb 也可以以类似 IMF 的方法在具有偏角的 Si 衬底上 生长。
具体工艺过程包括 ：
在 320 ℃， 在 Si 衬底上沉积 20 原子层 (ML) 的 AlSb 后， RHEED 图样成为准条状， 意味着较平坦的表面， 所述表面可以通过沉积薄 GaSb 层或者 GaSb/AlSb 短周期超晶格来进 一步改善， 其中的每一个 GaSb 层应该足够薄 ( ＜ 3nm)， 因为它们之后将被熔化， 最后一层 GaSb( ＜ 3nm) 之前的 AlSb 层则应该相对较厚 ( 至少数十纳米 )。
在此之后， 有两种方式来在 GaSb 层上生长 InP 模板。第一种方法是， 首先使用 低温 IMF 的方法生长一部分驰豫的 InP 薄层 ( ＞ 10nm)， 然后在略高于 GaSb 熔点温度 (712℃ ) 的温度下进行热退火， 与之前的讨论相同， InP 中剩余的应变会最终将穿透位错推 到样品边缘或者湮灭。第二种方法是， 首先通过 IMF 的方法在 GaSb 上生长一部分驰豫的 InxGa1-xAs(0.35 ＜ x ＜ 0.5) 薄层， 继而沉积相对于所述 InxGa1-xAs 层完全应变的 InP 薄层， 然后将生长温度提升到略高于 712℃后继续生长 InP( 所述过程可以通过 MOVPE 来实现 )， 当 InP 层足够厚之后 ( 取决于 InxGa1-xAs 层的厚度 )， 开始驰豫， 此时生成的穿透位错将向 下穿向 InxGa1-xAs 层。
实施例 3 ： (111)Si 衬底上的 GaN 和 AlN 模板
在本实施例 3 中， 首先在 (111)Si 衬底上通过 IMF 的方法生长一个 AlSb 缓冲层， 涉及的生长温度和 Sb/Al 流量需要进行优化以尽量使表面平坦。
然后， 在 AlSb 缓冲层上生长薄的仅有几个纳米厚度的 GaSb 层。
接着， 在低于 GaSb 熔点温度的某一最优化温度下生长 GaN 层或者 AlN 晶种层。所 述 GaN 层或者 AlN 晶种层的厚度应该在纳米量级。
最后， 将生长温度升高到 GaSb 的熔点温度之上， 继续生长 GaN 或者 AlN 直到达到 需要的厚度， 实现完全弛豫。综述所述， 本发明提供的具有晶格失配的晶体模板及其制作方法， 是在异质外延 生长中通过使用低粘滞度材料的薄熔化缓冲层来在普通衬底上制作出低位错密度并具有 任意晶格常数材料组合的柔性衬底模板， 相比于现有技术， 具有制作简单、 在同一衬底上实 现多种晶格常数材料组合且位错密度低、 晶体质量高等优点。
上述实施例仅列示性说明本发明的原理及功效， 而非用于限制本发明。任何熟悉 此项技术的人员均可在不违背本发明的精神及范围下， 对上述实施例进行修改。 因此， 本发 明的权利保护范围， 应如权利要求书所列。