《发光二极管及其制作方法.pdf》由会员分享，可在线阅读，更多相关《发光二极管及其制作方法.pdf（18页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102629652 A (43)申请公布日 2012.08.08 C N 1 0 2 6 2 9 6 5 2 A *CN102629652A* (21)申请号 201210119410.9 (22)申请日 2012.04.23 H01L 33/12(2010.01) H01L 33/00(2010.01) (71)申请人厦门市三安光电科技有限公司 地址 361009 福建省厦门市思明区吕岭路 1721-1725号 (72)发明人黄少华 吴志强 (54) 发明名称 发光二极管及其制作方法 (57) 摘要 本发明公开了一种具有n型渐变缓冲层的发 光二极管及其制作方法。其中。
2、，一种发光二极管的 外延结构，包括：生长衬底；n型渐变缓冲层，位于 所述生长衬底之上；n型限制层，位于所述n型渐 变缓冲层之上；有源层，位于所述n型限制层上；p 型限制层，位于所述有源层上。本发明利用离子植 入法将缓冲层转化为n型渐变缓冲层，在保证获 得高质量的外延结构的同时，其应用于垂直结构 的发光二极管芯片，能够有效降低接触阻抗。 (51)Int.Cl. 权利要求书2页 说明书4页 附图11页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 4 页 附图 11 页 1/2页 2 1.一种发光二极管的外延结构，其包括： 生长衬底； n型渐变缓冲层，位于。
3、所述生长衬底之上； n型半导体层，位于所述n型渐变缓冲层之上； 有源层，位于所述n型半导体层上； p型半导体层，位于所述有源层上。 2.根据权利要求1所述的发光二极管的外延结构，其特征在于：所述n型渐变缓冲层 的n型掺杂呈高斯分布，其接近所述生长衬底一侧为高掺杂。 3.根据权利要求1所述的发光二极管的外延结构，其特征在于：所述n型渐变缓冲层 的n型掺杂浓度为110 18 以上。 4.一种发光二极管的外延生长方法，包括步骤： 1）提供生长衬底，在其上外延生长一未掺杂的缓冲层； 2）通过离子植入法，将所述缓冲层形成一n型渐变缓冲层； 3）在所述n型渐变缓冲层上二次外延生长一n型半导体层 4）在所述。
4、n型半导体层上外延生长一有源层； 5）在所述有源层上外延生长一p型半导体层。 5.根据权利要求1所述的发光二极管的外延生长方法，其特征在于：所述n型渐变缓 冲层的n型掺杂呈高斯分布，其接近所述生长衬底一侧为高掺杂。 6.一种垂直发光二极管的芯片结构，包括： 导电基板； 发光外延层位于所述导电基板上，其包括n型半导体层，p型半导体层，及夹在两层之 间的有源层； n型渐变缓冲层结构形成于所述n型半导体层之上； n电极形成于n型渐变层结构上。 7.根据权利要求6所述的一种垂直发光二极管的芯片结构，其特征在于：所述n型渐 变缓冲层的n型掺杂浓度为110 18 以上，其范围为110 18 110 20 。
5、。 8.根据权利要求6所述的一种垂直发光二极管的芯片结构，其特征在于：所述n型渐 变缓冲层的n型掺杂呈高斯分布，其接近n型半导体层的一侧为低掺杂，其掺杂为掺杂浓度 为110 18 510 18 。 9.根据权利要求6所述的一种垂直发光二极管的芯片结构，其特征在于：所述n型渐 变缓冲层远离n型半导体层的一侧的为高掺杂区，其掺杂浓度为510 18 110 20 。 10.根据权利要求6所述的一种垂直发光二极管的芯片结构，其特征在于：所述n型渐 变缓冲层的表面为平坦面或图案化的凹凸表面。 11.一种垂直发光二极管芯片的制作方法，包括步骤： 1）提供生长衬底，在其上外延生长一未掺杂的缓冲层； 2）通过。
6、离子植入法，将所述缓冲层变成一n型渐变缓冲层； 3）在所述n型渐变缓冲层上二次外延生长一n型半导体层、一有源层和一p型半导体 层，构成发光二极管的外延结构； 4）在所述p型半导体层上形成一金属反射层； 权 利 要 求 书CN 102629652 A 2/2页 3 5）提供一导电基板，将导电基板与所述外延结构粘结； 6）移除所述生长衬底，露出n型渐变缓冲层表面； 7）在所述露出的n型渐变缓冲层表面上制作n电极，在所述导电基板背面制作p电极； 8)切割形成垂直发光二级管芯片。 12.根据权利要求11所述的一种垂直发光二极管芯片的制作方法，其特征在于：所述n 型渐变缓冲层的n型掺杂浓度为110 18。
7、 以上，其范围为110 18 110 20 。 13.根据权利要求11所述的一种垂直发光二极管芯片的制作方法，其特征在于：所述n 型渐变缓冲层的n型掺杂呈高斯分布，其接近n型半导体层的一侧为低掺杂。 14.根据权利要求11所述的一种垂直发光二极管芯片的制作方法，其特征在于：所述 步骤2）中在缓冲层中注入Si离子，形成n型渐变缓冲层。 权 利 要 求 书CN 102629652 A 1/4页 4 发光二极管及其制作方法 技术领域 0001 本发明涉及一种发光二极管及其制作方法，更为具体地是，涉及一种具有n型渐 变缓冲层的发光二极管及其制作方法。 背景技术 0002 近年来，氮化镓基发光二极管的应。
8、用已从显示、指示、按键背光等领域逐步扩大到 液晶背光和照明领域，发光效率也逐年攀升。由于缺少同质体单晶材料，氮化镓基材料的外 延生长通常在异质衬底上进行。采用蓝宝石生长氮化镓基的高效率蓝绿光发光二级管是目 前最普及的技术之一，为了得到高质量的外延结构,普遍在衬底与发光外延层之间插入一 未掺杂的缓冲层。 0003 氮化镓基发光二极管芯片有两种基本结构，横向结构（Lateral）和垂直结构 （Vertical）。横向结构芯片的两个电极在芯片的同一侧，电流在n型和p型限制层中横向 流动不等的距离，容易造成电极堵塞。垂直结构的芯片的两个电极分别在外延层的两侧，由 于图形化电极和全部的p-类型限制层作为。
9、第二电极，使得电流几乎全部垂直流过外延层， 极少横向流动的电流，可以改善平面结构的电流分布问题，提高发光效率，也可以解决P极 的遮光问题，提升发光二极管芯片的发光面积。 0004 请参看附图1和2，垂直结构的氮化镓基发光二极管芯片的制作工艺一般包括下 述步骤：在生长衬底上生长一未掺杂缓冲层和氮化镓基发光外延层（依次包括n-GaN层、有 源层p-GaN层等），在p-GaN层上键合一导电支持衬底，该导电支持基板的另一面层叠p电 极；移除生长衬底，制作n电极。由于n电极接触于n型氮化镓层, 因此需要经过干式蚀 刻将底层未参杂的缓冲层蚀刻至n型氮化镓层, 此方法于生产中较难控制, 且其接触阻 抗较高,。
10、 进而会衍生出较高的组件热阻。 当产品应用于超高功率产品中, 较高的热阻会 影响其组件的发光效率以及寿命, 因此影响了组件整体的特性表现。 发明内容 0005 本发明的目的即在于改进现有技术的上述局限，提供一种具有n型渐变缓冲层的 发光二极管及其制作方法。 0006 根据本发明的第一个方面，一种发光二极管的外延结构，其包括：生长衬底；n型 渐变缓冲层，位于所述生长衬底之上；n型限制层，位于所述n型渐变缓冲层之上；有源层， 位于所述n型限制层上；p型限制层，位于所述有源层上。 0007 根据本发明的第二个方面，一种发光二极管的外延生长方法，包括步骤：1）提供生 长衬底，在其上外延生长一未掺杂的缓。
11、冲层；2）通过离子植入法，将所述缓冲层形成一n型 渐变缓冲层；3）在所述n型渐变缓冲层上二次外延生长一n型限制层4）在所述n型限制 层上外延生长一有源层；5）在所述有源层上外延生长一p型限制层。 0008 根据本发明的第三个方面，一种垂直发光二极管的芯片结构，包括：导电基板；发 光外延层位于所述导电基板上，其包括n型限制层，p型限制层，及夹在两层之间的有源层； 说 明 书CN 102629652 A 2/4页 5 n型渐变缓冲层结构形成于所述n型限制层之上；n电极形成于n型渐变层结构上。 0009 根据本发明的第四个方面，一种垂直发光二极管芯片的制作方法，包括步骤：1）提 供生长衬底，在其上外。
12、延生长一未掺杂的缓冲层；2）通过离子植入法，将所述缓冲层变成一 n型渐变缓冲层；3）在所述n型渐变缓冲层上二次外延生长一n型限制层、一有源层和一p 型限制层，构成发光二极管的外延结构；4）在所述p型限制层上形成一金属反射层；5）提供 一导电基板，将导电基板与所述外延结构粘结；6）移除所述生长衬底，露出n型渐变缓冲层 表面；7）在所述露出的n型渐变缓冲层表面上制作n电极，在所述导电基板背面制作p电 极；8)切割形成垂直发光二级管芯片。 0010 在本发明中，所述生长衬底可为平坦表面或为一有规则图案的表面结构。所述n 型渐变缓冲层的n型掺杂浓度为110 18 以上，其n型掺杂呈高斯分布，其接近所述。
13、生长衬 底一侧为高掺杂。 0011 与现有技术相比，本发明的有益效果是：采用本发明能够使得垂直芯片经过翻转 后可以直接的将电极接触于表层, 并且透过离子植入可以得到高浓度的参杂且不会造成 二次外延成长上的困难, 此技术大大的提升了垂直芯片的元件特性。 0012 本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变 得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利 要求书以及附图中所特别指出的结构来实现和获得。 0013 虽然在下文中将结合一些示例性实施及使用方法来描述本发明，但本领域技术人 员应当理解，并不旨在将本发明限制于这些实施例。反之，旨。
14、在覆盖包含在所附的权利要求 书所定义的本发明的精神与范围内的所有替代品、修正及等效物。 附图说明 0014 附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实 施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按 比例绘制。 0015 图12是传统垂直氮化镓基发光二极管芯片的制作过程截面图。 0016 图310是本发明第一实施例的垂直氮化镓基发光二极管芯片的制作过程截面 图。其中，图6为本发明第一实施例所示的发光二极管的外延结构示意图，图10是本发明 第一实施例所示的垂直氮化镓基发光二极管芯片结构示意图。 0017 图1113是本发明第二实施例的。
15、垂直氮化镓基发光二极管芯片的制作过程截面 图。 0018 图14为本发明中n型渐变缓冲层中n型掺杂的分布示意图。 0019 图中各标号表示： 110：生长衬底，120：u-doped 缓冲层；131：n-GaN层；132：多量子阱有源层；133： p-GaN层；160：导电基板；170：n电极；180：p电极；210，310：生长衬底；220，320：u-doped 缓冲层；221，321：n型渐变缓冲层高掺杂端；222，322：n型渐变缓冲层低掺杂端；223：n型 渐变缓冲层；231，331：n-GaN层；232，332：多量子阱有源层；233，333：p-GaN层；240，340： 金属反。
16、射层；250，350：金属键合层；260，360：导电基板；270，370：n电极；280，380：p电 极。 说 明 书CN 102629652 A 3/4页 6 具体实施方式 0020 以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用 技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明 的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合， 所形成的技术方案均在本发明的保护范围之内。 0021 实施例一 以下结合图310对本发明的第一个优选实施例进行详细说明。一种发光二极管的 制作工艺，其步骤如下： 如图3所示，先。
17、提供生长衬底210，其表面为一平整表面，该生长衬底可选用蓝宝石。 0022 如图4所示，形成一未掺杂（u-doped）的缓冲层220于生长衬底210上，厚度大于 100埃，可选用200埃。 0023 如图5所示，利用离子植入法将Si离子注入于未掺杂的缓冲层220形成一n型的 渐变缓冲层结构221及222, 其中Si离子呈现高斯分布且221的浓度高于222的浓度。Si 掺杂的浓度分布如图14所示，其掺杂浓度的渐变范围为110 18 110 20 ，其中靠近生长 衬底的一端221的掺杂浓度的范围为510 18 110 20 ，远离生长衬底的一端222的掺杂 浓度的范围为110 18 510 18 。
18、，在本实施例中，n型掺杂缓冲层的浓度从110 19 渐变至 510 18 。 0024 如图6所示，在n型渐变缓冲层223上进行二次外延生长，其依次为：n-GaN层231， 多量子阱有源层232，p-GaN层233，完成外延片的生长工艺。 0025 如图7所示，在p-GaN层233上蒸镀一金属反射层240，提供一导电基板260（如 Si片），分别在导电基板260和金属反射层240形成一金属键合层250, 并透过高压加热法 将外延片与导电基板260相互黏贴。金属反射层240的材料选用NiO/Ag的组合, 其中NiO 的厚度需小于10A；金属键合层250的材料可为Au、AuSn、AgSnCu、Sn。
19、Au、SnCu中的一种或 其组合。 0026 如图8所示，移除生长衬底210。移除生长衬底的方法可为激光剥离或研磨减薄 法。 0027 如图9所示，在n型渐变缓冲层223上制作n电极270。 0028 如图10所示，在导电衬底260的背面制作p电极，切割形成垂直结构的发光二极 管芯片。 0029 本实施中，首先在生长衬底上生长一未掺杂的缓冲层，接着利用离子植入法，将缓 冲层变为掺杂呈高斯分布的n型渐变结构，靠近n-GaN限制层的端呈低掺杂状态，在低掺杂 端232继续进行二长外延生长，保证了发光外延结构的晶格质量；而在靠近生长衬底的一 端221呈高掺杂状态，其电阻值相对较低，在后续的垂直芯片的制。
20、作工艺中，直接移除生长 衬底后，即可直接制作电极，而不用像传统工艺中，需将未掺杂的缓冲层蚀刻，且避免了热 阻问题。 0030 实施例二 请参考图11-13，本实施例与实施例一的区别主要在于：本实施例采用了图形化的生 长衬底310，如图11所示，生长衬底310表面具有规则起伏的图案。 说 明 书CN 102629652 A 4/4页 7 0031 如图12所示，在图形化的生长衬底310依序形成具有高低起伏的n型的渐变缓冲 层结构321及322,其中n型的渐变缓冲层221浓度高于222, n-GaN层331于n型的渐变 缓冲层322上,有源层332形成于n-GaN层331上, p-GaN层333形。
21、成于有源层332上。 关于渐变缓冲层的n型掺杂浓度可参考实施例一。 0032 如图13所示，在p-GaN层333形成金属反射层340；分别在金属反射层340和导 电基板360上形成一金属键合层350, 并透过高压加热法将如图12所示的外延结构与导电 基板360相互黏贴；移除生长衬底310，在具有规则起伏的图案的n型的渐变缓冲层321上 制作n电极370；在导电衬底7的背面制作p电极380。 0033 本实施例在实施例一的基础上，利用图形化的生长衬底，一方面在外延生长缓冲 层的过程中，可以进一步有效提升外延结构的质量；另一方面，将生长衬底上的图案转移至 n型渐变缓冲层上，在制作成垂直结构的芯片后。
22、，n型渐变缓冲层做为器件的出光面，可作 为一个导光器，减少了全反射，可以提高出光效果。 0034 很明显地，本发明的说明不应理解为仅仅限制在上述实施例，而是包括利用本发 明构思的全部实施方式。 说 明 书CN 102629652 A 1/11页 8 图 1 说 明 书 附 图CN 102629652 A 2/11页 9 图 2 图 3 说 明 书 附 图CN 102629652 A 3/11页 10 图 4 图 5 说 明 书 附 图CN 102629652 A 10 4/11页 11 图 6 说 明 书 附 图CN 102629652 A 11 5/11页 12 图 7 说 明 书 附 图CN 102629652 A 12 6/11页 13 图 8 说 明 书 附 图CN 102629652 A 13 7/11页 14 图 9 说 明 书 附 图CN 102629652 A 14 8/11页 15 图 10 图 11 说 明 书 附 图CN 102629652 A 15 9/11页 16 图 12 说 明 书 附 图CN 102629652 A 16 10/11页 17 图 13 说 明 书 附 图CN 102629652 A 17 11/11页 18 图 14 说 明 书 附 图CN 102629652 A 18 。