半导体装置的制造方法 【技术领域】
本说明书中公开的技术涉及一种半导体装置的制造方法。背景技术 已知一种通过向半导体基板注入氦离子等带电粒子， 从而在半导体基板中形成结 晶缺陷的技术。形成有结晶缺陷的区域成为载流子寿命较短的低寿命区。例如， 在日本专 利公开公报 2008-192737( 以下， 称为专利文献 1) 中公开的 IGBT(Insulated Gate Bipolar Transistor ： 绝缘栅双极性晶体管 ) 和二极管的一体型的半导体装置中， 在二极管的漂移 区内形成有低寿命区。通过在二极管的漂移区内形成低寿命区， 从而能够提高二极管的反 向恢复特性。
发明内容 发明所要解决的课题
在现有的制造方法中， 具有低寿命区的半导体装置是以如下方式被制造的。 即， 在 半导体基板的表面上形成被图案化的保护层， 之后， 向半导体基板注入 n 型或者 p 型的杂质 离子 ( 杂质离子注入工序 )。由此， 在半导体基板中的未被保护层覆盖的区域内形成有 n 型或者 p 型的半导体区。保护层在杂质离子注入工序之后被去除。其次， 在带电粒子照射 装置和半导体基板之间配置有掩模板的状态下， 从带电粒子照射装置朝向半导体基板照射 带电粒子 ( 带电粒子注入工序 )。在掩模板上形成有开口部或者薄壁部。被照射的带电粒 子穿过开口部或者薄壁部而被注入到半导体基板内。由此， 在半导体基板内形成有低寿命 区。例如， 在上述的专利文献 1 的半导体基板中， 通过杂质离子注入工序而形成有二极管的 + 阴极区 (n 区 )， 并通过带电粒子注入工序而形成有二极管的低寿命区。
在制造上述专利文献 1 中的半导体装置时， 通过向预定的范围内的半导体基板的 表面附近注入 n 型杂质离子， 从而形成有阴极区。此外， 通过向与注入 n 型杂质离子的范围 相同的范围内的、 较深位置注入带电粒子， 从而形成有低寿命区。 当低寿命区和阴极区之间 的相对位置 ( 与半导体基板的表面平行的方向上的位置 ) 偏离设计值时， 则半导体装置的 特性将偏离设计值。例如， 当低寿命区的位置与设计值相比向 IGBT 侧偏离时 ( 即， 在 IGBT 的漂移区内形成结晶缺陷时 )， IGBT 的通态电压将上升。此外， 在低寿命区的位置与设计值 相比向二级管侧偏离时， 由于反向电流容易绕过低寿命区而流通， 从而在二极管的反向恢 复时产生的反向电流将增大。
在上述的现有的制造方法中， 由于在杂质离子注入工序中使用的掩膜 ( 保护层 ) 和在带电粒子注入工序中使用的掩膜 ( 掩模板 ) 不同， 因而杂质离子被注入的范围和带电 粒子被注入的范围之间的相对位置有时会发生偏离。在批量生产半导体装置时， 如果杂质 离子被注入的范围和带电粒子被注入的范围之间的相对位置发生偏离， 则将产生半导体装 置的特性不稳定等问题。
本说明书中公开的技术是鉴于上述实际情况而创作的， 其提供一种能够抑制杂质
离子被注入的范围和带电粒子被注入的范围之间的相对位置的偏离的、 半导体装置的制造 方法。
用于解决课题的方法
由本说明书所提供的制造方法具有杂质离子注入工序和带电粒子注入工序。 在杂 质离子注入工序中， 在将具有厚度较薄的第 1 部分和厚度厚于第 1 部分的第 2 部分的掩膜、 或具有由贯穿孔形成的第 1 部分和预定厚度的第 2 部分的掩膜配置在杂质离子照射装置和 半导体基板之间的状态下， 从杂质离子照射装置朝向半导体基板照射 n 型或 p 型的杂质离 子。由此， 穿过了第 1 部分的杂质离子被注入到半导体基板内。在带电粒子注入工序中， 在 将与杂质离子注入工序中所使用的掩膜相同的掩膜配置在带电粒子照射装置和半导体基 板之间的状态下， 从带电粒子照射装置朝向半导体基板照射带电粒子。由此， 穿过了第 1 部 分和第 2 部分中的至少一方的带电粒子被注入到半导体基板内， 从而在注入了带电粒子的 范围内的半导体基板中形成有载流子寿命被缩短化了的低寿命区。 从杂质离子注入工序和 带电粒子注入工序中的某一方开始起到杂质离子注入工序和带电粒子注入工序双方结束 为止， 掩膜和半导体基板之间的相对位置不发生改变。
另外， 可以在实施了杂质离子注入工序之后实施带电粒子注入工序， 也可以在实 施了带电粒子注入工序之后实施杂质离子注入工序。
此外， 在本说明书中， “注入” 是指朝向半导体基板被照射的杂质离子或带电粒子 在半导体基板的内部停止。因此， 朝向半导体基板被照射的杂质离子或带电粒子穿过 ( 贯 穿 ) 半导体基板的情况并不属于 “注入” 。
在该制造方法中， 使用同一掩膜而实施杂质离子注入工序和带电粒子注入工序， 从而在杂质离子注入工序和带电粒子注入工序之间， 掩膜和半导体基板之间的相对位置不 会发生变化。因此， 抑制了注入有杂质离子的范围和注入有带电粒子的范围之间的相对位 置发生偏离的情况。因此， 能够以稳定的品质批量生产半导体装置。
在上述制造方法中， 也可以制造具有 IGBT 和二极管的纵型的半导体装置。可以采 用如下方式， 即， 在杂质离子注入工序中， 穿过了第 1 部分的 n 型杂质离子被注入到与二极 管的阴极区相对应的区域内。也可以采用如下方式， 即， 在带电粒子注入工序中， 穿过了第 1 部分的带电粒子被注入到与二极管的漂移区相对应的区域内。
根据这种结构， 能够在当俯视观察半导体基板时与阴极区大致相一致的范围内形 成低寿命区。在批量生产半导体装置时， 二极管以及 IGBT 的特性不易产生误差。
在上述的任意一种制造方法中， 也可以采用如下方式， 即， 在杂质离子注入工序 中， 朝向掩膜的第 2 部分被照射的杂质离子在掩膜的内部停止。也可以采用如下方式， 即， 在带电粒子注入工序中， 朝向掩膜的第 1 部分被照射的带电粒子穿过第 1 部分而注入到半 导体基板内， 而朝向掩膜的第 2 部分被照射的带电粒子在掩膜的内部停止。
或者， 在上述的任意一种制造方法中， 也可以采用如下方式， 即， 在杂质离子注入 工序中， 朝向掩膜的第 2 部分被照射的杂质离子在掩膜的内部停止。也可以采用如下方式， 即， 在带电粒子注入工序中， 朝向掩膜的第 1 部分被照射的带电粒子穿过第 1 部分而注入到 半导体基板内， 且朝向掩膜的第 2 部分被照射的带电粒子穿过第 2 部分而注入到半导体基 板内。
当朝向掩膜的第 2 部分被照射的带电粒子穿过第 2 部分时， 与掩膜的第 2 部分相对应的范围内的半导体基板也被注入带电粒子。但是， 与穿过第 1 部分的带电粒子相比， 穿过第 2 部分的带电粒子在穿过掩膜时消耗较多的能量。因此， 穿过了第 2 部分的带电粒 子在半导体基板中停止的位置， 浅于穿过了第 1 部分的带电粒子在半导体基板中停止的位 置。因此， 根据这种制造方法， 能够在与第 1 部分相对应的范围内的半导体基板的较深位置 处形成低寿命区， 并在与第 2 部分相对应的范围内的半导体基板的较浅位置处形成低寿命 区。此外， 在该制造方法中， 无论是在第 1 部分还是第 2 部分， 在带电粒子注入工序中被照 射的带电粒子均穿过掩膜。由于带电粒子不会在第 1 部分以及第 2 部分的内部停止， 因此 掩膜不易受到损伤。因此， 能够抑制掩膜的耐久性的下降。
此外， 在制造具有 IGBT 和二极管的纵型的半导体装置时， 上述制造方法也可以具 有以下结构。在杂质离子注入工序中， 穿过了第 1 部分的 p 型杂质离子被注入到与 IGBT 的 集电区相对应的区域内。在带电粒子注入工序中， 穿过了第 2 部分的带电粒子被注入到与 二极管的漂移区相对应的区域内。
根据这种结构， 能够将低寿命区准确地形成于， 当俯视观察半导体基板时不与集 电区重合的范围内。在批量生产半导体装置时， 二极管以及 IGBT 的特性不会产生误差。
在由上述说明书所提供的制造方法中， 也可以采用如下方式， 即， 在杂质离子注入 工序中， 朝向掩膜的第 2 部分被照射的杂质离子在掩膜的内部停止， 在带电粒子注入工序 中， 朝向掩膜的第 1 部分被照射的带电粒子穿过掩膜和半导体基板， 而朝向掩膜的第 2 部分 被照射的带电粒子穿过第 2 部分而被注入到半导体基板内。 根据这种结构， 由于带电粒子穿过与掩膜的第 1 部分相对应的范围内的半导体基 板， 因此在与掩膜的第 1 部分相对应的范围内的半导体基板中未形成低寿命区。另一方面， 在与掩膜的第 2 部分相对应的范围内的半导体基板中注入有带电粒子。因此， 能够在与第 2 部分相对应的范围内的半导体基板中选择性地形成低寿命区。此外， 在该制造方法中， 无 论是在第 1 部分和第 2 部分中， 被照射的带电粒子均穿过掩膜。由于带电粒子不会在第 1 部分以及第 2 部分的内部停止， 从而掩膜不易受到损伤。因此， 能够抑制掩膜的耐久性的下 降。
上述的任意一种制造方法也可以还具有掩膜固定工序， 在所述掩膜固定工序中， 将掩膜固定在半导体基板上。 可以在掩膜固定工序之后实施杂质离子注入工序以及带电粒 子注入工序。
附图说明
图 1 为通过第 1 实施例的制造方法而制造的半导体装置 10 的剖视图。 图 2 为表示第 1 实施例的制造方法的流程图。 图 3 为步骤 S2 实施后的半导体晶片 100 的放大剖视图。 图 4 为步骤 S4 实施后的半导体晶片 100 的剖视图。 图 5 为固定了硅掩膜 104 的状态下的半导体晶片 100 的剖视图。 图 6 为选择性地注入 n 型杂质离子的工序的说明图。 图 7 为选择性地注入带电粒子的工序的说明图。 图 8 为通过第 2 实施例的制造方法而制造的半导体装置 200 的剖视图。 图 9 为表示第 2 实施例的制造方法的流程图。图 10 为第 2 实施例的制造方法中的、 注入带电粒子的工序的说明图。 图 11 为通过第 3 实施例的制造方法而制造的半导体装置 300 的剖视图。 图 12 为表示第 3 实施例的制造方法的流程图。 图 13 为第 3 实施例的制造方法中的、 选择性地注入杂质离子的工序的说明图。 图 14 为第 4 实施例的制造方法中的、 注入带电粒子的工序的说明图。 图 15 为表示改变例的硅掩膜 404 的图。 图 16 为表示改变例的硅掩膜固定方法的图。 图 17 为表示改变例的硅掩膜固定方法的图。 图 18 为表示改变例的硅掩膜 604 的图。 图 19 为表示改变例的制造方法的流程图。 图 20 为表示改变例的制造方法的流程图。具体实施方式
( 第 1 实施例 )
对第 1 实施例所涉及的半导体装置的制造方法进行说明。在第 1 实施例的制造方 法中， 制造图 1 中所示的半导体装置 10。 ( 半导体装置的结构 )
如图 1 所示， 半导体装置 10 具备 ： 半导体基板 12 和被形成在半导体基板 12 的上 表面以及下表面上的金属层和绝缘层等。在半导体基板 12 上形成有二极管区 20 和 IGBT 区 40。
在二极管区 20 内的半导体基板 12 的上表面上形成有阳极电极 22。在 IGBT 区 40 内的半导体基板 12 的上表面上形成有发射电极 42。 在半导体基板 12 的下表面上形成有共 用电极 60。
在二极管区 20 内形成有阳极层 26、 二极管漂移层 28、 阴极层 30。
阳极层 26 为 p 型。阳极层 26 具备阳极接触区 26a 和低浓度阳极层 26b。阳极接 触区 26a 在露出于半导体基板 12 的上表面的范围内被形成为岛状。阳极接触区 26a 的杂 质浓度较高。阳极接触区 26a 与阳极电极 22 欧姆连接。低浓度阳极层 26b 被形成在阳极 接触区 26a 的下侧以及侧方， 从而覆盖阳极接触区 26a。 低浓度阳极层 26b 的杂质浓度低于 阳极接触区 26a。
二极管漂移层 28 被形成在阳极层 26 的下侧。二极管漂移层 28 为 n 型， 且杂质浓 度较低。
阴极层 30 被形成在二极管漂移层 28 的下侧。阴极层 30 被形成在露出于半导体 基板 12 的下表面的范围内。阴极层 30 为 n 型， 且杂质浓度较高。阴极层 30 与共用电极 60 欧姆连接。
二极管由阳极层 26、 二极管漂移层 28 以及阴极层 30 形成。
在 IGBT 区 40 内形成有发射区 44、 体层 48、 IGBT 漂移层 50、 集电层 52 以及栅电极 54 等。
在 IGBT 区 40 内的半导体基板 12 的上表面上形成有多个沟槽。在各个沟槽的内 表面上形成有栅绝缘膜 56。在各个沟槽的内部形成有栅电极 54。栅电极 54 的上表面被绝
缘膜 58 覆盖。栅电极 54 与发射电极 42 绝缘。
发射区 44 在露出于半导体基板 12 的上表面的范围内被形成为岛状。发射区 44 被形成在与栅绝缘膜 56 相接的范围内。发射区 44 为 n 型， 且杂质浓度较高。发射区 44 与 发射电极 42 欧姆连接。
体层 48 为 p 型。体层 48 具备体接触区 48a 和低浓度体层 48b。体接触区 48a 在 露出于半导体基板 12 的上表面的范围内被形成为岛状。 体接触区 48a 被形成在两个发射区 44 之间。体接触区 48a 的杂质浓度较高。体接触区 48a 与发射电极 42 欧姆连接。低浓度 体层 48b 被形成在发射区 44 以及体接触区 48a 的下侧。低浓度体层 48b 的杂质浓度低于 体接触区 48a。通过低浓度体层 48b， 从而发射区 44 与 IGBT 漂移层 50 分离。栅电极 54 经 由栅绝缘膜 56 而与将发射区 44 和 IGBT 漂移层 50 分离的范围内的低浓度体层 48b 对置。
IGBT 漂移层 50 被形成在体层 48 的下侧。IGBT 漂移层 50 为 n 型。IGBT 漂移层 50 具备漂移层 50a 和缓冲层 50b。漂移层 50a 被形成在体层 48 的下侧。漂移层 50a 的杂 质浓度较低。漂移层 50a 为， 具有与二极管漂移层 28 大致相同的杂质浓度， 且与二极管漂 移层 28 连续的层。缓冲层 50b 被形成在漂移层 50a 的下侧。缓冲层 50b 的杂质浓度高于 漂移层 50a。 集电层 52 被形成在 IGBT 漂移层 50 的下侧。集电层 52 被形成在露出于半导体基 板 12 的下表面的范围内。集电层 52 为 p 型， 且杂质浓度较高。集电层 52 与共用电极 60 欧姆连接。
IGBT 由发射区 44、 体层 48、 IGBT 漂移层 50、 集电层 52 以及栅电极 54 形成。
在二极管区 20 和 IGBT 区 40 之间形成有分离区 70。分离区 70 被形成在从半导体 基板 12 的上表面起到深于阳极层 26 的下端以及体层 48 的下端的深度为止的范围内。更 加具体而言， 分离区 70 被形成在从半导体基板 12 的上表面起到深于栅电极 54 的下端的深 度为止的范围内。分离区 70 与阳极层 26 以及体层 48 相接。分离区 70 为 p 型。分离区 70 的杂质浓度高于低浓度阳极层 26b 和低浓度体层 48b。
在分离区 70 的下侧， 二极管漂移层 28 和漂移层 50a 连续。二极管区 20 的阴极层 30 延伸至分离区 70 的下侧， 并且 IGBT 区 40 的集电层 52 延伸至分离区 70 的下侧。阴极 层 30 在分离区 70 的下侧与集电层 52 相接。即， 阴极层 30 和集电层 52 之间的边界 72 位 于分离区 70 的下侧。图 1 中所示的边界部分的截面结构沿着二极管区 20 和 IGBT 区 40 之 间而延伸设置。即， 在二极管区 20 和 IGBT 区 40 之间， 边界 72 沿着分离区 70 而延伸。
在二极管漂移层 28 内形成有二极管低寿命区 39。在二极管低寿命区 39 内， 存在 通过向半导体基板 12 注入带电粒子而形成的结晶缺陷。二极管低寿命区 39 内的结晶缺陷 密度， 与其周围的二极管漂移层 28 相比极高。 二极管低寿命区 39 被形成在， 阳极层 26 的附 近的深度、 且深于分离区 70 的下端的深度。参考编号 39a 表示二极管低寿命区 39 在 IGBT 区 40 侧的端部。在端部 39a 的外侧 (IGBT 区 40 侧 )， 结晶缺陷朝向半导体基极 12 的下表 面侧 ( 图 1 中的下方 ) 分布。其原因在于， 当注入带电粒子时， 在掩膜的贯穿孔 ( 开口部 ) 的外周附近处， 带电粒子的注入深度发生变化。沿着深度方向而分布的结晶缺陷的密度较 低， 基本不会对半导体装置 10 的特性造成影响。
( 半导体装置的二极管的动作 )
对半导体装置 10 的二极管的动作进行说明。当在阳极电极 22 和共用电极 60 之
间施加使阳极电极 22 成为正电位的电压 ( 即， 正向电压 ) 时， 二极管将置于导通。即， 电流 从阳极电极 22 起经由阳极层 26、 二极管漂移层 28 以及阴极层 30， 而向共用电极 60 流通。
当施加在二极管上的电压从正向电压被切换为反向电压时， 二极管将实施反向恢 复动作。即， 在施加正向电压时存在于二极管漂移层 28 内的空穴向阳极电极 22 被排出， 且 在施加正向电压时存在于二极管漂移层 28 内的电子向共用电极 60 被排出。 由此， 在二极管 内流有反向电流。反向电流在短时间内衰减， 之后， 在二极管内流通的电流大致成为零。二 极管低寿命区 39 内的结晶缺陷作为载流子的再结合中心而发挥功能。因此， 在反向恢复动 作时， 二极管漂移层 28 内的大部分载流子通过在二极管低寿命区 39 内再结合而消失。因 此， 在半导体装置 10 中， 抑制了反向恢复动作时产生的反向电流。
( 半导体装置的 IGBT 的动作 )
对半导体装置 10 的 IGBT 的动作进行说明。当在发射电极 42 和共用电极 60 之间 施加使共用电极 60 成为正电位的电压， 并对栅电极 54 施加导通电位 ( 形成沟道所需要的 电位以上的电位 ) 时， IGBT 将置于导通。即， 通过对栅电极 54 施加导通电位， 从而在与栅 绝缘膜 56 相接的范围内的低浓度体层 48b 中形成有沟道。于是， 电子从发射电极 42 起经 由发射区 44、 沟道、 IGBT 漂移层 50 以及集电层 52， 而向共用电极 60 流通。此外， 空穴从共 用电极 60 起经由集电层 52、 IGBT 漂移层 50、 低浓度体层 48b 以及体接触区 48a， 而向发射 电极 42 流通。即， 电流从共用电极 60 向发射电极 42 流通。
当将施加于栅电极 54 的电位从导通电位切换为关闭电位时， IGBT 将置于关闭。 即， 导通时存在于 IGBT 漂移层 50 内的空穴向共用电极 60 被排出， 且导通时存在于 IGBT 漂 移层 50 内的电子向发射电极 42 被排出。由此， 在 IGBT 内流有反向电流。反向电流在短时 间内衰减， 之后， IGBT 内流通的电流大致成为零。
在第 1 实施例的半导体装置 10 中， 二极管低寿命区 39 的端部 39a 位于阴极层 30 和集电层 52 之间的边界 72 的大致正上方。当由于制造误差而导致端部 39a 的位置向 IGBT 区 40 侧偏离时， 将在体层 48 附近的漂移层 50a 内形成有结晶缺陷。在该情况下， 由于当 IGBT 导通时在漂移层 50a 内促进了载流子的再结合， 因此 IGBT 的通态电压上升。另一方 面， 如果由于制造误差而导致端部 39a 的位置向二极管区 20 侧偏离， 则在二极管进行反向 恢复动作时， 反向电流将容易绕过二极管低寿命区 39 而流动。因此， 反向电流将增大。
( 半导体装置 10 的制造方法 )
在第 1 实施例的制造方法中， 能够抑制端部 39a 和边界 72 之间的位置偏离。 以下， 对第 1 实施例的制造方法进行说明。
图 2 图示了第 1 实施例的制造方法的流程图。半导体装置 10 通过由含有低浓度 的 n 型杂质的硅形成的半导体晶片 ( 以下， 称为半导体晶片 100) 而制造。
在步骤 S2 中， 在半导体晶片 100 上形成半导体装置 10 的上表面侧的结构 ( 即， 阳 极层 26、 发射区 44、 体层 48、 分离区 70、 栅电极 54、 阳极电极 22 以及发射电极 42)。由于上 表面侧的结构的形成方法为现有已知的技术， 因此省略对其的详细说明。通过形成上表面 侧的结构， 从而半导体晶片 100 成为图 3 所示的截面结构。
在步骤 S4 中， 通过对半导体晶片 100 的下表面的中央进行研磨， 从而如图 4 所示 那样在下表面的中央形成凹部。由此， 使半导体晶片 100 的中央部 100a 变薄。图 3 所示的 结构被形成在中央部 100a 上。在步骤 S6 中， 向半导体晶片 100 的中央部 100a 的整个下表面注入 n 型杂质离子和 p 型杂质离子。在注入 n 型杂质离子时， 对杂质离子的照射能量进行调节， 以使 n 型杂质离 子在相当于缓冲层 50b 的深度处停止。在注入 p 型杂质离子时， 对杂质离子的照射能量进 行调节， 以使 p 型杂质离子在相当于集电层 52 的深度 ( 即， 半导体晶片 100 的中央部 100a 的下表面附近的深度 ) 处停止。
在步骤 S8 中， 如图 5 所示， 将硅掩膜 104 固定在半导体晶片 100 的下表面上。硅 掩膜 104 被粘合在半导体晶片 100 的外周部 100b 的下表面上。另外， 在硅掩膜 104 上形成 有贯穿孔 104a。以下， 将硅掩膜 104 的贯穿孔 104a 以外的部分称为掩膜部 104b。在步骤 S8 中， 对位置进行调节， 从而在俯视观察半导体晶片 100 时， 使应该形成阴极层 30 的区域与 贯穿孔 104a 相一致， 再将硅掩膜 104 粘合在半导体晶片 100 上。
在步骤 S10 中， 如图 6 所示， 从杂质离子照射装置 90 朝向处于粘合有硅掩膜 104 的状态下的半导体晶片 100 的下表面照射 n 型杂质离子。朝向贯穿孔 104a 被照射的 n 型 杂质离子穿过贯穿孔 104a 而被注入到半导体晶片 100 的中央部 100a 的下表面内。即， n 型杂质离子被注入到应该形成阴极层 30 的范围内。在步骤 S10 中， 对杂质离子的照射能量 进行调节， 以使穿过了贯穿孔 104a 的 n 型杂质离子在相当于阴极层 30 的深度 ( 即， 半导体 晶片 100 的中央部 100a 的下表面附近的深度 ) 处停止。另一方面， 朝向掩膜部 104b 被照 射的 n 型杂质离子在掩膜部 104b 内停止。因此， n 型杂质离子仅被注入到半导体晶片 100 的中央部 100a 的下表面中的、 与贯穿孔 104a 相对应的范围 ( 应该形成阴极层 30 的范围 ) 内。在步骤 S10 中， 注入与在步骤 S6 中被注入到半导体晶片 100 内的 p 型杂质离子相比浓 度较高的 n 型杂质离子。 在步骤 S12 中， 如图 7 所示， 从带电粒子照射装置 92 朝向处于粘合有硅掩膜 104 的 状态下的半导体晶片 100 的下表面照射带电粒子 ( 在本实施例中为氦离子 )。步骤 S12 是 在从步骤 S10 起不改变硅掩膜 104 和半导体晶片 100 之间的相对位置的条件下被实施的。 朝向贯穿孔 104a 被照射的带电粒子穿过贯穿孔 104a 而被注入到半导体晶片 100 的中央部 100a 的下表面内。即， 带电粒子被注入到与在步骤 S10 中被注入了 n 型杂质离子的范围相 同的范围 ( 半导体晶片 100 的平面方向上的范围 ) 内。在步骤 S12 中， 对带电粒子的照射 能量进行调节， 以使穿过了贯穿孔 104a 的带电粒子在相当于二极管低寿命区 39 的深度处 停止。另一方面， 朝向掩膜部 104b 被照射的带电粒子在掩膜部 104b 内停止。因此， 带电粒 子仅被注入到半导体晶片 100 的中央部 100a 的下表面中的、 与贯穿孔 104a 相对应的范围 内。所注入的带电粒子在停止位置附近形成结晶缺陷。由此， 在半导体晶片 100 内形成有 二极管低寿命区 39。
在步骤 S14 中， 将硅掩膜 104 从半导体晶片 100 上取下。
在步骤 S16 中， 通过激光退火装置对半导体晶片 100 的下表面进行局部加热。由 此， 在步骤 S6 以及步骤 S10 中被注入的杂质离子活性化， 且如图 1 所示， 形成了阴极层 30、 集电层 52 以及缓冲层 50b。即， 由于在步骤 S10 中的 n 型杂质离子的注入浓度高于在步骤 S6 中的 p 型杂质离子的注入浓度， 因此在步骤 S10 中被注入了 n 型杂质离子的区域通过杂 质离子活性化而成为 n 型的阴极区。在步骤 S6 中被注入了 p 型杂质离子的区域中的、 于步 骤 S10 中未被注入 n 型杂质离子的区域 ( 被掩膜部 104b 覆盖的区域 )， 通过杂质离子活性 化而成为 p 型的集电区。此外， 在步骤 S6 中被注入了 n 型杂质离子的区域中的、 IGBT 区 40
内的区域， 通过杂质离子活性化而成为 n 型的缓冲层 50b。
在步骤 S18 中， 在半导体晶片 100 的中央部 100a 的下表面上形成共用电极 60。通 过在步骤 S18 之后对半导体晶片 100 进行切割， 从而完成半导体装置 10。
如以上说明所述， 步骤 S10 和步骤 S12 是在不改变半导体晶片 100 和硅掩膜 104 的相对位置的条件下被实施的。因此， 在步骤 S10 中 n 型杂质离子被注入的范围与在步骤 S12 中带电粒子被注入的范围大致相一致。 即， 防止了二极管低寿命区 39 和阴极层 30 之间 的相对位置发生偏离的情况。换而言之， 能够以二极管低寿命区 39 的端部 39a 位于阴极层 30 和集电层 52 之间的边界 72 的大致正上方的方式， 而制造半导体装置 10。因此， 在用该 制造方法批量生产半导体装置 10 时， 将能够抑制 IGBT 的通态电压的误差， 且能够抑制二极 管的反向恢复特性的误差。
( 第 2 实施例 )
下面， 对第 2 实施例的半导体装置的制造方法进行说明。图 8 图示了通过第 2 实 施例的制造方法而制造的半导体装置 200。如图 8 所示， 在第 2 实施例的半导体装置 200 的 漂移层 50a 中形成有 IGBT 低寿命区 59。IGBT 低寿命区 59 为， 通过注入带电粒子而形成有 结晶缺陷的区域。IGBT 低寿命区 59 中的载流子寿命短于其周围的漂移层 50a 中的载流子 寿命。IGBT 低寿命区 59 被形成在缓冲层 50b 附近的漂移层 50a 内。如果以此种方式在缓 冲层 50b 附近的漂移层 50a 内形成有 IGBT 低寿命区 59， 则在 IGBT 置于关闭时， 载流子将易 于在漂移层 50a 内再结合。因此， 能够抑制在 IGBT 置于关闭时产生的反向电流， 从而能够 提高 IGBT 的关闭速度。第 2 实施例的半导体装置 200 的其他结构与第 1 实施例的半导体 装置 10 相同。 对第 2 实施例的半导体装置 200 的制造方法进行说明。图 9 为表示第 2 实施例的 制造方法的流程图。图 9 中的步骤 S22 至 S30 以与第 1 实施例中的制造方法的步骤 S2 至 S10 相同的方式被实施。在步骤 S32 中， 如图 10 所示， 从带电粒子照射装置 92 朝向处于粘 合有硅掩膜 204 的状态下的半导体晶片 200 的下表面照射带电粒子。另外， 步骤 S32 是在 从步骤 S30 起不改变硅掩膜 204 和半导体晶片 200 之间的位置关系的条件下被实施的。此 外， 在第 2 实施例中所使用的硅掩膜 204 的掩膜部 204b 薄于在第 1 实施例中所使用的硅掩 膜 104 的掩膜部 104b。 在步骤 S32 中， 对带电粒子的照射能量进行调节， 以使穿过了贯穿孔 204a 的带电粒子在相当于二极管低寿命区 39 的深度处停止。此外， 硅掩膜 204 的掩膜部 204b 的厚度被调节为， 使朝向掩膜部 204b 被照射的带电粒子贯穿 ( 穿过 ) 掩膜部 204b， 并 在半导体晶片 202 的相当于 IGBT 低寿命区 59 的深度处停止。因此， 在二极管区 20 内形成 有二极管低寿命区 39， 且在 IGBT 区 40 内形成有 IGBT 低寿命区 59。
步骤 S34 至 S38 以与第 1 实施例中的步骤 S14 至 S18 相同的方式被实施。由此， 完成半导体装置 200。
如以上说明所述， 在第 2 实施例的制造方法中， 硅掩膜 204 的掩膜部 204b 具有带 电粒子能够贯穿的厚度。因此， 贯穿了掩膜部 204b 的带电粒子被注入到 IGBT 区 40 内， 从 而形成了 IGBT 低寿命区 59。在步骤 S32 中， 能够同时形成二极管低寿命区 39 和 IGBT 低寿 命区 59。此外， 由于在步骤 S30 和步骤 S32 中， 半导体晶片 202 和硅掩膜 204 之间的相对位 置未发生改变， 因而防止了二极管低寿命区 39、 IGBT 低寿命区 59 以及阴极层 30 的相对位 置发生偏离的情况。由此， 抑制了在批量生产半导体装置 200 时， 半导体装置 200 的特性产
生误差的情况。
此外， 在第 2 实施例的制造方法中， 所照射的全部的带电粒子均穿过硅掩膜 204。 由于带电粒子未在硅掩膜 204 的内部停止， 因而硅掩膜 204 不易受到损伤。因此， 能够抑制 硅掩膜 204 的耐久性的下降。
( 第 3 实施例 )
下面， 对第 3 实施例的半导体装置的制造方法进行说明。图 11 图示了通过第 3 实 施例的制造方法而制造的半导体装置 300。如图 11 所示， 在第 3 实施例的半导体装置 300 中， 在二极管低寿命区 39 的端部 39a 的 IGBT 区 40 侧的区域内， 结晶缺陷朝向半导体基板 12 的上表面侧 ( 图 11 中的上方 ) 分布。第 3 实施例的半导体装置 300 的其他结构与第 1 实施例的半导体装置 10 大致相同。
对第 3 实施例的半导体装置 300 的制造方法进行说明。图 12 为表示第 3 实施例 的制造方法的流程图。图 12 中的步骤 S42 至 S44 以与第 1 实施例的制造方法中的步骤 S2 至 S4 相同的方式被实施。
在步骤 S46 中， 向半导体晶片的整个下表面注入 n 型杂质离子。在注入 n 型杂质 离子时， 对杂质离子的照射能量进行调节， 以使 n 型杂质离子在相当于阴极层 30 的深度处 停止。 在步骤 S48 中， 以与第 1 实施例的制造方法相同的方式， 在半导体晶片 302 的下表 面上粘合硅掩膜 304。 另外， 在步骤 S48 中， 如图 13 所示， 对位置进行调节， 从而在俯视观察 半导体晶片 302 时， 使应该形成集电层 52 的区域与硅掩膜 304 的贯穿孔 304a 相一致， 再将 硅掩膜 304 粘合在半导体晶片 302 上。
在步骤 S50 中， 如图 13 所示， 从杂质离子照射装置 90 朝向处于粘合有硅掩膜 304 的状态下的半导体晶片 300 的下表面照射杂质离子。
在步骤 S50 中， 首先照射 n 型杂质离子。朝向贯穿孔 304a 被照射的 n 型杂质离子 穿过贯穿孔 304a 而被注入到半导体晶片内。在此， 对杂质离子的照射能量进行调节， 以使 穿过了贯穿孔 304a 的 n 型杂质离子在相当于缓冲层 50b 的深度处停止。另一方面， 朝向掩 膜部 304b 被照射的 n 型杂质离子在掩膜部 304b 内停止。因此， n 型杂质离子仅被注入到 应该形成缓冲层 50b 的范围内。另外， 在步骤 S50 的 n 型杂质离子的注入中， 注入与在步骤 S46 中所注入的 n 型杂质离子相比浓度较低的 n 型杂质离子。
接下来， 照射 p 型杂质离子。朝向贯穿孔 304a 被照射的 p 型杂质离子穿过贯穿孔 304a 而被注入到半导体晶片内。 在此， 对杂质离子的照射能量进行调节， 以使穿过了贯穿孔 304a 的 p 型杂质离子在相当于集电层 52 的深度处停止。另一方面， 朝向掩膜部 304b 被照 射的 p 型杂质离子在掩膜部 304b 内停止。因此， p 型杂质离子仅被注入到应该形成集电层 52 的范围内。另外， 在步骤 S50 的 p 型杂质离子的注入中， 注入与在步骤 S46 中所注入的 n 型杂质离子相比浓度较高的 p 型杂质离子。
在步骤 S52 中， 如图 14 所示， 从带电粒子照射装置 92 朝向处于粘合有硅掩膜 304 的状态下的半导体晶片 302 的下表面照射带电粒子。另外， 步骤 S52 是在从步骤 S50 起不 改变硅掩膜 304 和半导体晶片 302 之间的位置关系的条件下被实施的。在步骤 S52 中， 对 带电粒子的照射能量进行调节， 以使穿过了贯穿孔 304a 的带电粒子贯穿 ( 穿过 ) 半导体晶 片 302， 且使朝向掩膜部 304b 被照射的带电粒子贯穿 ( 穿过 ) 掩膜部 304b， 并在半导体晶片
302 的相当于二极管低寿命区 39 的深度处停止。 因此， 朝向掩膜部 304b 被照射的带电粒子 在二极管漂移层 28 内停止。由此， 形成了低寿命区 39。另一方面， 朝向开口部 304a 被照射 的带电粒子贯穿半导体晶片 302。虽然带电粒子在半导体晶片 302 的内部停止时会在其停 止位置处生成结晶缺陷， 但在穿过半导体晶片 302 的内部时则基本不会生成结晶缺陷。因 此， 在与开口部 304a 相对应的范围内的半导体晶片 302 内， 基本未形成结晶缺陷。因此， 如 图 14 所示， 仅在二极管区 20 侧的半导体晶片 302 内形成有低寿命区 39。
步骤 S54 以与第 1 实施例的步骤 S14 相同的方式被实施。
在步骤 S56 中， 通过激光退火装置对半导体晶片的下表面进行局部加热。由此， 在 步骤 S46 以及步骤 S50 中被注入到半导体晶片 302 内的杂质离子活性化， 从而如图 11 所示， 形成有阴极层 30、 集电层 52 以及缓冲层 50b。即， 由于在步骤 S50 中的 p 型杂质离子的注 入浓度高于在步骤 S46 中的 n 型杂质离子的注入浓度， 因此在步骤 S50 中被注入了 p 型杂 质离子的区域通过杂质离子活性化， 而成为 p 型的集电层 52。在步骤 S46 中被注入了 n 型 杂质离子的区域中的、 在步骤 S50 中未被注入 p 型杂质离子的区域 ( 被掩膜部 304b 覆盖的 区域 )， 通过杂质离子活性化而成为 n 型的阴极层 30。此外， 在步骤 S50 中被注入了 n 型杂 质离子的区域， 通过杂质离子活性化而成为 n 型的缓冲层 50b。
步骤 S58 以与第 1 实施例的步骤 S18 相同的方式被实施。由此， 完成半导体装置 300。
如以上说明所述， 在第 3 实施例的制造方法中， 通过相同的硅掩膜 304 而划定了在 步骤 S50 中杂质离子被注入的区域、 和在步骤 S52 中氦离子被注入的区域。 由于在步骤 S50 和步骤 S52 中半导体晶片 302 和硅掩膜 304 之间的相对位置未发生改变， 从而防止了二极 管低寿命区 39、 阴极层 30、 缓冲区 50b 以及集电层 52 的相对位置发生偏离的情况。由此， 抑制了在批量生产半导体装置 300 时， 半导体装置 300 的特性产生误差的情况。
此外， 在第 3 实施例的制造方法中， 所照射的全部的带电粒子穿过硅掩膜 304。由 于带电粒子未在硅掩膜 304 的内部停止， 因而硅掩膜 304 难以受到损伤。因此， 能够抑制硅 掩膜 304 的耐久性的下降。
另外， 虽然在上述第 3 实施例中， 形成了缓冲层 50b， 但是在不需要缓冲层 50b 的情 况下也可以不形成缓冲层 50b。此时， 能够省略步骤 S50 中的 n 型杂质离子的注入。
此外， 虽然在上述第 1 至第 3 实施例中， 使用了具有贯穿孔和掩膜部的硅掩膜， 但 是如图 15 所示， 也可以使用具有薄壁部 404a 和厚壁部 404b 的硅掩膜 404。在使用硅掩膜 404 时， 通过以所照射的杂质离子贯穿薄壁部 404a 而不贯穿厚壁部 404b 的方式实施杂质离 子注入工序， 从而能够以与第 1 至第 3 实施例相同的方式制造半导体装置。
此外， 虽然在上述第 1 至第 3 实施例中， 将硅掩膜粘合在半导体晶片上， 但是也可 以通过其他方法而将硅掩膜固定在半导体晶片上。例如， 也可以如图 16 所示这样通过固定 夹具 500 而将硅掩膜 104 固定在半导体晶片 100 上。此外， 如图 17 所示， 也可以预先在半 导体晶片 100 和硅掩膜 104 的接合面上形成氧化硅膜 106， 并在通过 Ar 等离子照射而使氧 化硅膜 106 的表面活性化之后， 将氧化硅膜 106 彼此相互接合， 从而将半导体晶片 100 和硅 掩膜 104 接合。此时， 通过对氧化硅膜 106 进行蚀刻， 从而能够将硅掩膜 104 从半导体晶片 100 上取下。
。此外， 虽然在上述第 1 至第 3 实施例中， 在半导体晶片的下表面上形成了凹部， 但 如图 18 所示， 也可以将半导体晶片 600 的下表面设为平坦， 而在硅掩膜 604 的上表面上形 成凹部。通过这种结构， 也能够防止在半导体晶片 600 的中央部的下表面上产生伤痕的情 况。
此外， 虽然在上述第 1 至第 3 实施例中， 按照向半导体晶片的整个下表面的杂质离 子注入工序 ( 步骤 S6、 S26、 S46)、 通过硅掩膜的杂质离子注入工序 ( 步骤 S10、 S30、 S50)、 带电粒子的注入工序 ( 步骤 S12、 S32、 S52) 的顺序实施了各个工序。但是， 这些工序的顺序 也可以适当地改变。例如， 在制造与第 1 实施例相同的半导体装置时， 也可以通过图 19 或 图 20 中所示的顺序来实施工序。
此外， 虽然在上述第 1 至第 3 实施例中， 使用硅掩膜而对杂质离子以及带电粒子的 注入范围进行了选择， 但是也可以通过在半导体晶片的表面上形成较厚的保护层而对这些 注入范围进行选择。