《后栅极两晶体管零电容动态随机存储器的制备方法.pdf》由会员分享，可在线阅读，更多相关《后栅极两晶体管零电容动态随机存储器的制备方法.pdf（24页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102427064 A (43)申请公布日 2012.04.25 C N 1 0 2 4 2 7 0 6 4 A *CN102427064A* (21)申请号 201110232271.6 (22)申请日 2011.08.15 H01L 21/8242(2006.01) (71)申请人上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路568号 (72)发明人黄晓橹 颜丙勇 陈玉文 邱慈云 (74)专利代理机构上海新天专利代理有限公司 31213 代理人王敏杰 (54) 发明名称 后栅极两晶体管零电容动态随机存储器的制 备方法 (57) 摘。
2、要 本发明后栅极两晶体管零电容动态随机存 储器的制备方法解决了现有技术中工艺缺乏 可制造性的问题，提出一种更具可制造性设计 （DFM，DesignforManufacturability）的绝缘 体上硅后栅极两晶体管零电容动态随机存储器 （SOIGate-last2TZ-RAM）的制备方法，适用于 45nm以下一代的HKMG（高介电常数氧化层+金属 栅）后栅（Gate-last）工艺的集成电路制备中。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 3 页 说明书 9 页 附图 11 页 CN 102427072 A 1/3页 2 1.一种后栅极。
3、两晶体管零电容动态随机存储器的制备方法，在一硅基板中形成有通过 后栅极工艺制成的包含一第一晶体管和一第二晶体管的后栅极高介电常数双MOS结构，其 特征在于，包括以下步骤： 步骤a：进行湿法刻蚀，将第一晶体管器件的第一晶体管栅槽和第二晶体管器件的第 二晶体管栅槽内的样本栅去除； 步骤b：在第一晶体管和第二晶体管上旋涂光刻胶，将第一晶体管栅槽和第二晶 体管栅槽填充； 步骤c：进行光刻，去除第一晶体管器件上覆盖的光刻胶，并去除第一晶体管栅槽 内的光刻胶； 步骤d：第一晶体管栅槽和第二晶体管栅槽内均由下到上依次具有一高介电层和 一金属氧化物介电层，分别进行两次倾斜方向不同的角度倾斜离子注入，以改变第一。
4、晶体 管栅槽内的金属氧化物介电层靠近第一晶体管器件源极的一端的功函数，进而使得第一晶 体管的沟道区域中靠近源区的区域在不加栅压的情况下反型为与源极相同的掺杂类型；且 改变第一晶体管栅槽内的金属氧化物介电层的靠近漏极的一端的功函数，进而使得第一晶 体管的漏区的横向扩散至第一晶体管栅槽下方的扩散区域在不加栅压的情况下反型为与 第一晶体管的阱区相同的掺杂类型。 2.根据权利要求1所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特征 在于，将硅基板设置为P型硅基板。 3.根据权利要求1所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特征 在于，将第一晶体管设置为：源极为P+型，漏极为N+型。
5、，阱区为P型。 4.根据权利要求3所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特征 在于，将第二晶体管设置为NMOS管。 5.根据权利要求3所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特征 在于，在步骤d中经过角度倾斜离子注入后使得第一晶体管栅槽内的金属氧化物介电层靠 近第一晶体管器件源极的一侧的功率函数增大，且使得第一晶体管栅槽内的靠近漏极的金 属氧化物介电层的部分功率函数增大。 6.根据权利要求5所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特征 在于，在步骤d角度倾斜离子注入中注入B、C、Al、Ti、Cr、Ni、Ge、As、Se、Rh、Pd、Te、Re、Pt、。
6、 Au、Hg、Po元素为基的离子。 7.根据权利要求5所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特征 在于，在步骤d中，使得栅槽下靠近源区的沟道区域在不加栅压的情况下反型为P+型，且使 得栅槽下靠近漏区的沟道区域在不加栅压的情况下反型为P型。 8.根据权利要求1所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特征 在于，将第一晶体管设置为：源极为N+型，漏极为P+型，阱区为N型。 9.根据权利要求8所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特征 在于，将第二晶体管设置为PMOS管。 10.根据权利要求8所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在。
7、于，在步骤d中经过角度倾斜离子注入后使得第一晶体管栅槽内的金属氧化物介电层 靠近第一晶体管器件源极的一侧的功率函数减小，且使得第一晶体管栅槽内的靠近漏极的 权 利 要 求 书CN 102427064 A CN 102427072 A 2/3页 3 金属氧化物介电层的部分功率函数减小。 11.根据权利要求10所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步骤d角度倾斜离子注入中注入Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、 Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac、Th。
8、元素为基的离 子。 12.根据权利要求10所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步骤d中，使得栅槽下靠近源区的沟道区域在不加栅压的情况下反型为N+型，且 使得栅槽下靠近漏区的沟道区域在不加栅压的情况下反型为N型。 13.根据权利要求1所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步骤a刻蚀的过程中将第一晶体管栅槽和第二晶体栅槽底部的薄氧化层保留。 14.根据权利要求1所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在形成后栅极高介电常数双MOS结构的过程中在第一晶体管栅槽和第二晶体管栅 槽内均由下到上依次形成一高介电层和一金。
9、属氧化物介电层。 15.根据权利要求14所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步骤a刻蚀的过程中将第一晶体管栅槽和第二晶体栅槽底部的高介电层和金属 氧化物介电层保留。 16.根据权利要求1所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步骤a之后在第一晶体管栅槽和第二晶体管栅槽内均由下到上依次形成一高介 电层和一金属氧化物介电层。 17.一种后栅极两晶体管零电容动态随机存储器的制备方法，在一硅基板中形成有通 过后栅极工艺制成的包含一第一晶体管和一第二晶体管的后栅极高介电常数双MOS结构， 其特征在于，包括以下步骤： 步骤a：进行湿法刻蚀，将第一。
10、晶体管器件的第一晶体管栅槽和第二晶体管器件 的第二晶体管栅槽内的样本栅去除, 刻蚀的过程中将第一晶体管栅槽和第二晶体栅槽底 部的薄氧化层保留； 步骤b：在第一晶体管和第二晶体管上旋涂光刻胶，将第一晶体管栅槽和第二晶 体管栅槽填充； 步骤c：进行光刻，去除第一晶体管器件上覆盖的光刻胶，并去除第一晶体管栅槽 内的光刻胶； 步骤d：分别进行两次倾斜方向不同的角度倾斜离子注入，以使得第一晶体管的 沟道区域中靠近源区的区域在不加栅压的情况下反型为与源极相同的掺杂类型；且使得第 一晶体管的漏区的横向扩散至第一晶体管栅槽下方的扩散区域在不加栅压的情况下反型 为与第一晶体管的阱区相同的掺杂类型。 18.根据权。
11、利要求17所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，将硅基板设置为P型硅基板。 19.根据权利要求17所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，将第一晶体管设置为：源极为P+型，漏极为N+型，阱区为P型。 20.根据权利要求19所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，将第二晶体管设置为NMOS管。 权 利 要 求 书CN 102427064 A CN 102427072 A 3/3页 4 21.根据权利要求19所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步骤d角度倾斜离子注入中注入B、BF2、BF。
12、、In离子。 22.根据权利要求19所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步骤d中，使得栅槽下靠近源区的沟道区域在不加栅压的情况下反型为P+型，且 使得栅槽下靠近漏区的沟道区域在不加栅压的情况下反型为P型。 23.根据权利要求17所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，将第一晶体管设置为：源极为N+型，漏极为P+型，阱区为N型。 24.根据权利要求23所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，将第二晶体管设置为PMOS管。 25.根据权利要求23所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步。
13、骤d角度倾斜离子注入中注入P、As离子。 26.根据权利要求23所述的后栅极两晶体管零电容动态随机存储器的制备方法，其特 征在于，在步骤d中，使得栅槽下靠近源区的沟道区域在不加栅压的情况下反型为N+型，且 使得栅槽下靠近漏区的沟道区域在不加栅压的情况下反型为N型。 权 利 要 求 书CN 102427064 A CN 102427072 A 1/9页 5 后栅极两晶体管零电容动态随机存储器的制备方法 技术领域 0001 本发明涉及一种半导体工艺，尤其涉及一种后栅极两晶体管零电容动态随机 存储器的制备方法。 背景技术 0002 随着半导体集成电路进入更高阶的一代（Generation），传统1T。
14、1C结构的DRAM所 面临的挑战越来越大，尤其是高集成密度、低漏电的电容器制备难度越来越大。因此，目前 对可能替代1T1C结构DRAM的2T甚至1T结构的零电容动态随机存储器（Zero-Capacitor RAM 或者 Capacitorless RAM，简称Z-RAM）研究越来越热门，Z-RAM具有良好的应用前景。 0003 Z-RAM能够将DRAM的存储密度翻一番，将处理器的缓存容量提高5倍，而无需要求 使用特殊的材料或更先进的制造工艺。 0004 美国专利（US20100329043A1）公开了一种浮体闸单元2T DRAM结构的改进版 （Floating Body / Gate Cell。
15、，简称FBGC），图1是现有技术中美国专利所公开的一种浮体 闸单元2T DRAM结构的改进版的单元结构图（以NMOS为例），请参见图1，它是基于绝缘体 上硅 (Silicon on insulator，简称SOI)的双MOS结构（可以是PD，Partial Depletion 或者FD，Full Depletion）。 T1的漏端接BL1(Bitline 1，位线1)，源端为P+而非N+，源 接T2的栅极，这时的T1其实是一个隧穿FET（tunneling FET）。它利用带带隧穿（Band to Band Tunneling，简称BTB tunneling）或者栅极诱生漏极漏电流（Gate-。
16、induced Drain Leakage，简称GIDL）效应对T1的浮体（Floating Body）充正电荷（chargi ng）进行写入 “1“，利用T1的体漏间PN结正向偏置放电（discharging）进行写入 “0“。而T1的源端使 用P+有利于T1源端直接连接栅极，同时省去了T1的体接触（Body Contact），从而增大了 集成密度。“0“和“1“的读取结果为BL2的电流或者电压结果。该专利中提出可以通过灵 活设计T1和T2的源端、漏端与栅极之间的交叠特性来有效控制T1的GIDL效应及充放电 过程，从而优化2T DRAM的特性。这种FBGC 2T DRAM结构很有新颖性，但它。
17、没有解决可制 造性（DFM，Design for Manufacturability）问题，即如何在工艺上通过自对准有效实现不 同于常规CMOS工艺的源漏与栅的overlap延伸和underlap特性。 0005 根据该专利描述的T1源端、漏端与栅极之间交叠特性的灵活设计原则，现有技术 中的FBGC 2T DRAM单元结构改进版具有以下一种工作模式，图2是该专利的一种工作模式 所具有的结构图，其中T1的源端P+与栅极有0-40nm的overlap，而漏端与栅极有0-40nm 的underlap。当write“1“时，WL、BL1高电压，T1开启，BL1对T1体区充电，为了加快充 电速度，增加另。
18、一充电机制，即反型为N型的沟道与高浓度P型源端形成的PN结反偏并形 成带带隧穿（Band to Band Tunneling，简称BTB tunneling），从而对T1的体区充电。当 write“0“时，WL高电压，BL1低电压，T1的体漏PN结正偏，实现对T1体区的放电。当hold 状态时，由于WL负电压，为了防止BL1端电扰造成T1漏端GIDL效应所引起的T1体区漏电 过快，这里需要T1的漏端与栅极有0-40nm的underlap。T2的栅极由T1的源体电荷驱动， read动作由读取T2漏端的电流信号或者电压信号实现。 说 明 书CN 102427064 A CN 102427072 A。
19、 2/9页 6 发明内容 0006 本发明公开了一种后栅极两晶体管零电容动态随机存储器的制备方法，用以解决 现有技术中缺乏可制造性的问题。 0007 本发明的上述目的是通过以下技术方案实现的： 一种后栅极两晶体管零电容动态随机存储器的制备方法，在一硅基板中形成有通过 后栅极工艺制成的包含一第一晶体管和一第二晶体管的后栅极高介电常数双MOS结构，其 中，包括以下步骤： 步骤a：进行湿法刻蚀，将第一晶体管器件的第一晶体管栅槽和第二晶体管器件的第 二晶体管栅槽内的样本栅去除； 步骤b：在第一晶体管和第二晶体管上旋涂光刻胶，将第一晶体管栅槽和第二晶体管 栅槽填充； 步骤c：进行光刻，去除第一晶体管器件。
20、上覆盖的光刻胶，并去除第一晶体管栅槽内的 光刻胶； 步骤d：第一晶体管栅槽和第二晶体管栅槽内均由下到上依次具有一高介电层和一金 属氧化物介电层，可选地，高介电层下可以具有一层薄氧化层。分别进行两次倾斜方向不同 的角度倾斜离子注入，以改变第一晶体管栅槽内的金属氧化物介电层靠近第一晶体管器件 源极的一端的功函数，进而使得第一晶体管的沟道区域中靠近源区的区域在不加栅压的情 况下反型为与源极相同的掺杂类型；且改变第一晶体管栅槽内的金属氧化物介电层的靠近 漏极的一端的功函数，进而使得第一晶体管的漏区的横向扩散至第一晶体管栅槽下方的扩 散区域在不加栅压的情况下反型为与第一晶体管的阱区相同的掺杂类型。 00。
21、08 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将硅基板 设置为P型硅基板。 0009 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将第一晶 体管设置为：源极为P+型，漏极为N+型，阱区为P型。 0010 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将第二晶 体管设置为NMOS管。 0011 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 中经过角度倾斜离子注入后使得第一晶体管栅槽内的金属氧化物介电层靠近第一晶体管 器件源极的一侧的功函数增大，且使得第一晶体管栅槽内的靠近漏极的金属氧化物介电层 的部分功函数增大。 。
22、0012 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 角度倾斜离子注入中注入B、C、Al、Ti、Cr、Ni、Ge、As、Se、Rh、Pd、Te、Re、Pt、Au、Hg、Po元 素为基的离子。 0013 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 中，使得栅槽下靠近源区的沟道区域在不加栅压的情况下反型为P+型，且使得栅槽下靠近 漏区的沟道区域在不加栅压的情况下反型为P型。 0014 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将第一晶 体管设置为：源极为N+型，漏极为P+型，阱区为N型。 说 明 书CN 102427064。
23、 A CN 102427072 A 3/9页 7 0015 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将第二晶 体管设置为PMOS管。 0016 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 中经过角度倾斜离子注入后使得第一晶体管栅槽内的金属氧化物介电层靠近第一晶体管 器件源极的一侧的功函数减小，且使得第一晶体管栅槽内的靠近漏极的金属氧化物介电层 的部分功函数减小。 0017 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 角度倾斜离子注入中注入Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba。
24、、La、Nd、Pr、 Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac、Th元素为基的离子。 0018 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 中，使得栅槽下靠近源区的沟道区域在不加栅压的情况下反型为N+型，且使得栅槽下靠近 漏区的沟道区域在不加栅压的情况下反型为N型。 0019 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤a 刻蚀的过程中将第一晶体管栅槽和第二晶体管栅槽底部的薄氧化层保留。 0020 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在形成后 栅极高介电常数双MOS结构。
25、的过程中在第一晶体管栅槽和第二晶体管栅槽内均由下到上 依次形成一高介电层和一金属氧化物介电层。 0021 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤a 刻蚀的过程中将第一晶体管栅槽和第二晶体管栅槽底部的高介电层和金属氧化物介电层 保留。 0022 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤a 之后在第一晶体管栅槽和第二晶体管栅槽内均由下到上依次形成一高介电层和一金属氧 化物介电层。 0023 一种后栅极两晶体管零电容动态随机存储器的制备方法，在一硅基板中形成有通 过后栅极工艺制成的包含一第一晶体管和一第二晶体管的后栅极高介电常数双MOS结构，。
26、 其中，包括以下步骤： 步骤a：进行湿法刻蚀，将第一晶体管器件的第一晶体管栅槽和第二晶体管器件的第 二晶体管栅槽内的样本栅去除, 刻蚀的过程中将第一晶体管栅槽和第二晶体栅槽底部的 薄氧化层保留； 步骤b：在第一晶体管和第二晶体管上旋涂光刻胶，将第一晶体管栅槽和第二晶体管 栅槽填充； 步骤c：进行光刻，去除第一晶体管器件上覆盖的光刻胶，并去除第一晶体管栅槽内的 光刻胶； 步骤d：分别进行两次倾斜方向不同的角度倾斜离子注入，以使得第一晶体管的沟道 区域中靠近源区的区域在不加栅压的情况下反型为与源极相同的掺杂类型；且使得第一晶 体管的漏区的横向扩散至第一晶体管栅槽下方的扩散区域在不加栅压的情况下反型。
27、为与 第一晶体管的阱区相同的掺杂类型。 0024 可选地，原来保留的栅槽底部的薄氧化层可以在形成高介电层之前湿法去除，再 重新生长形成一新的薄氧化层，或者不再形成新的薄氧化层。 说 明 书CN 102427064 A CN 102427072 A 4/9页 8 0025 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将硅基板 设置为P型硅基板。 0026 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将第一晶 体管设置为：源极为P+型，漏极为N+型，阱区为P型。 0027 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将第二晶 体管设置为NMOS。
28、管。 0028 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 角度倾斜离子注入中注入B、BF2、BF、In离子。 0029 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 中，使得栅槽下靠近源区的沟道区域在不加栅压的情况下反型为P+型，且使得栅槽下靠近 漏区的沟道区域在不加栅压的情况下反型为P型。 0030 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将第一晶 体管设置为：源极为N+型，漏极为P+型，阱区为N型。 0031 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，将第二晶 体管设置为PMOS管。 0032。
29、 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d 角度倾斜离子注入中注入P、As离子 如上所述的后栅极两晶体管零电容动态随机存储器的制备方法，其中，在步骤d中，使 得栅槽下靠近源区的沟道区域在不加栅压的情况下反型为N+型，且使得栅槽下靠近漏区 的沟道区域在不加栅压的情况下反型为N型。 0033 综上所述，由于采用了上述技术方案，本发明后栅极两晶体管零电容动态随机 存储器的制备方法解决了现有技术中缺乏可制造性的问题，提出一种更具可制造性设计 （DFM，Design for Manufacturability）的绝缘体上硅后栅极两晶体管零电容动态随机存 储器（SOI Gat。
30、e-last 2T Z-RAM）的制备方法，适用于45nm以及更高阶的HKMG（高介电常 数氧化层+金属栅）后栅（Gate-last） 工艺的集成电路制备中。 附图说明 0034 通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外 形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例 绘制附图，重点在于示出本发明的主旨。 0035 图1是现有技术中美国专利所公开的一种浮体闸单元2T DRAM结构的改进版的单 元结构图； 图2是现有技术中FBGC 2T DRAM单元结构改进版的一种工作模式的结构图； 图3图7是本发明后栅极两晶体管零电容动态随机存储器。
31、的制备方法的实施例一的 工艺流程示意图； 图8图12是本发明后栅极两晶体管零电容动态随机存储器的制备方法的实施例二的 工艺流程示意图； 图13图17是本发明后栅极两晶体管零电容动态随机存储器的制备方法的实施例三 的工艺流程示意图； 说 明 书CN 102427064 A CN 102427072 A 5/9页 9 图18图22是本发明后栅极两晶体管零电容动态随机存储器的制备方法的实施例四 的工艺流程示意图。 具体实施方式 0036 下面结合附图对本发明的具体实施方式作进一步的说明： 实施例（一） 图3图7是本发明后栅极两晶体管零电容动态随机存储器的制备方法的实施例一的 工艺流程示意图，请参见图。
32、37，一种后栅极两晶体管零电容动态随机存储器的制备方法， 其中， 在一P型硅基板上通过后栅极工艺形成一包含一第一晶体管110和一第二晶体管120 的后栅极高介电常数双MOS结构；将第一晶体110管设置为源极1110为P+型，漏极1120 为N+型，阱区1140为P型，将第二晶体管120设置为NMOS管，源极1210、漏极1220为N+ 型，阱区为P型，其具体结构请参见附图3； 步骤a：进行湿法刻蚀，将第一晶体管110器件的第一晶体管栅槽1130和第二晶体管 120器件的第二晶体管栅槽1230内的样本栅去除。 0037 步骤b：在第一晶体管110和第二晶体管120上旋涂光刻胶，将第一晶体管栅槽 。
33、1130和第二晶体管栅槽1230填充； 步骤c：进行光刻，将第一晶体管110区域窗口开启，去除第一晶体管110器件上覆盖 的光刻胶，并去除第一晶体管栅槽1130内的光刻胶，清除光刻胶后的结构示意图请参见图 4； 步骤d：第一晶体管栅槽1130内由下到上依次具有一高介电层1132和一金属氧化物 介电层1133，第二晶体管栅槽1230内由下到上依次具有一高介电层1232和一金属氧化物 介电层1233，分别进行两次倾斜方向不同的角度倾斜离子注入，注入的是B、C、Al、Ti、Cr、 Ni、Ge、As、Se、Rh、Pd、Te、Re、Pt、Au、Hg、Po等元素为基的离子，请参见图5，可首先进行第 一晶体。
34、管栅槽1130内的靠近第一晶体管110源极1110一侧的的角度倾斜离子注入，以改 变第一晶体管栅槽1130内的金属氧化物介电层1133靠近第一晶体管110器件源极1110 一端的功函数，使功函数增大，进而使得第一晶体管110的沟道区域中靠近源区的区域在 不加栅压的情况下反型为与源极1110填充相同的掺杂类型，也就是说反型为P+型，从而在 栅极下形成一源栅交叠延伸区域1111；请参见图6，之后进行第一晶体管栅槽1130下靠近 第一晶体管110漏极1120一侧的角度倾斜离子注入，以改变第一晶体管栅槽1130内的金 属氧化物介电层1133的靠近漏极1120的一端的功函数，使该部分功函数增大，进而使得。
35、第 一晶体管110下的漏区的横向扩散至第一晶体管栅槽1130下方的扩散区在不加栅压的情 况下反型为与第一晶体管110的阱区1140相同的掺杂类型，也就是说反型为P型，从而使 得漏极1120和栅极无交叠。 0038 其中，两次角度倾斜离子注入的先后顺序并不会影响本发明的技术效果，可先进 行靠近第一晶体管110源极1110一侧的角度倾斜离子注入，后进行靠近第一晶体管110漏 极1120一侧的角度倾斜离子注入，也可以先进行靠近第一晶体管110漏极1120一侧的角 度倾斜离子注入，之后再进行靠近第一晶体管110源极1110一侧的角度倾斜离子注入。 0039 其中，上述的高介电层和金属氧化物介电层可以在。
36、步骤a之前形成，既在步骤a之 说 明 书CN 102427064 A CN 102427072 A 6/9页 10 前的形成后栅极高介电常数双MOS结构的过程中在第一晶体管栅槽1130和第二晶体管栅 槽1230内均由下到上依次形成一高介电层和一金属氧化物介电层，可选地，第一晶体管栅 槽1130中高介电层1132下可以具有一层薄氧化层1131，第二晶体管栅槽1230中高介电层 1232下可以具有一层薄氧化层1231。在步骤a之前既形成高介电层和金属氧化物介电层 则需要在步骤a刻蚀的过程中将第一晶体管栅槽1130和第二晶体栅槽1230底部的高介电 层和金属氧化物介电层保留。 0040 进一步的，本。
37、发明中也可以在步骤a之后形成高介电层和一金属氧化物介电层， 也就是说在步骤a之后在第一晶体管栅槽1130和第二晶体管栅槽1230内均由下到上依次 形成一高介电层和一金属氧化物介电层，可选地，第一晶体管栅槽1130中高介电层1132下 可以具有一层薄氧化层1131，第二晶体管栅槽1230中高介电层1232下可以具有一层薄氧 化层1231。无论是在步骤a之前或者步骤a之后形成高介电层和金属氧化物介电层都可以 起到相同的技术效果，且不会对后续工艺产生影响。 0041 步骤e：将光刻胶完全去除，进行后续常规的绝缘体上硅的双MOS结构工艺，其最 终的结构请参见图7。 0042 实施例（二） 图8图12是。
38、本发明后栅极两晶体管零电容动态随机存储器的制备方法的实施例一的 工艺流程示意图，在实施例（一）的基础上，请参见图812，一种后栅极两晶体管零电容动态 随机存储器的制备方法，其中， 在一P型硅基板上通过后栅极工艺形成一包含一第一晶体管210和一第二晶体管220 的后栅极高介电常数双MOS结构；将第一晶体管210设置为源极2110为N+型，漏极2120 为P+型，阱区2140为N型，将第二晶体管设置220为PMOS管，源极2210、漏极2220为P+ 型，阱区为N型，其具体结构请参见附图8； 步骤a：进行湿法刻蚀，将第一晶体管210器件的第一晶体管栅槽2130和第二晶体管 220器件的第二晶体管栅。
39、槽2230内的样本栅去除。 0043 步骤b：在第一晶体管210和第二晶体管220上旋涂光刻胶，将第一晶体管栅槽 2130和第二晶体管栅槽2230填充； 步骤c：进行光刻，将第一晶体管210区域窗口开启，去除第一晶体管210器件上覆盖 的光刻胶，并去除第一晶体管栅槽2130内的光刻胶，清除光刻胶后的结构示意图请参见图 9； 步骤d：第一晶体管栅槽2130内由下到上依次具有一高介电层2132和一金属氧化物 介电层2133，第二晶体管栅槽2230内由下到上依次具有一高介电层2232和一金属氧化物 介电层2233，分别进行两次倾斜方向不同的角度倾斜离子注入，注入的是Li、Mg、Ca、Sc、 Mn、G。
40、a、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、 Pb、Fr、Ra、Ac、Th等元素为基的离子，请参见图10，可首先进行第一晶体管栅槽2130内的 靠近第一晶体管210源极2110一侧的的角度倾斜离子注入，以改变第一晶体管栅槽2130 内的金属氧化物介电层2133靠近第一晶体管210器件源极2110一端的功函数，使功函数 减小，进而使得第一晶体管210的沟道区域中靠近源区的区域在不加栅压的情况下反型为 与源极2110填充相同的掺杂类型，也就是说反型为N+型，从而在栅极下形成一源栅交叠延 伸区域2111；请参见。
41、图11，之后进行第一晶体管栅槽2130下靠近第一晶体管210漏极2120 说 明 书CN 102427064 A CN 102427072 A 7/9页 11 一侧的角度倾斜离子注入，以改变第一晶体管栅槽2130内的金属氧化物介电层2133的靠 近漏极2120的一端的功函数，使该部分功函数减小，进而使得第一晶体管210下的漏区的 横向扩散至第一晶体管栅槽2130下方的扩散区在不加栅压的情况下反型为与第一晶体管 210的阱区2140相同的掺杂类型，也就是说反型为N型，从而使得漏极2120和栅极无交叠。 0044 其中，两次角度倾斜离子注入的先后顺序并不会影响本发明的技术效果，可先进 行靠近第一晶。
42、体管210源极2110一侧的角度倾斜离子注入，后进行靠近第一晶体管210漏 极2120一侧的角度倾斜离子注入，也可以先进行靠近第一晶体管210漏极2120一侧的角 度倾斜离子注入，之后再进行靠近第一晶体管210源极2110一侧的角度倾斜离子注入。 0045 其中，上述的高介电层和金属氧化物介电层可以在步骤a之前形成，既在步骤a之 前形成后栅极高介电常数双MOS结构的过程中在第一晶体管栅槽2130和第二晶体管栅槽 2230内均由下到上依次形成一高介电层和一金属氧化物介电层，可选地，第一晶体管栅槽 2130中高介电层2132下可以具有一层薄氧化层2131，第二晶体管栅槽2230中高介电层 2232。
43、下可以具有一层薄氧化层2231。在步骤a之前既形成高介电层和金属氧化物介电层 则需要在步骤a刻蚀的过程中将第一晶体管栅槽2130和第二晶体栅槽2230底部的高介电 层和金属氧化物介电层保留。 0046 进一步的，本发明中也可以在步骤a之后形成高介电层和一金属氧化物介电层， 也就是说在步骤a之后在第一晶体管栅槽2130和第二晶体管栅槽2230内均由下到上依次 形成一高介电层和一金属氧化物介电层，可选地，第一晶体管栅槽2130中高介电层2132下 可以具有一层薄氧化层2131，第二晶体管栅槽2230中高介电层2232下可以具有一层薄氧 化层2231。无论是在步骤a之前或者步骤a之后形成高介电层和金。
44、属氧化物介电层都可以 起到相同的技术效果，且不会对后续工艺产生影响。 0047 步骤e：将光刻胶完全去除，进行后续常规的绝缘体上硅的双MOS结构工艺，其最 终的结构请参见图12。 0048 实施例（三） 图13图17是本发明后栅极两晶体管零电容动态随机存储器的制备方法的实施例三 的工艺流程示意图，请参加图13图17一种后栅极两晶体管零电容动态随机存储器的制备 方法，其中， 在一P型硅基板上通过后栅极工艺形成一包含一第一晶体管310和一第二晶体管320 的后栅极高介电常数双MOS结构，将第一晶体管设置为：源极为P+型，漏极为N+型，阱区为 P型，将第二晶体管设置为NMOS管，其具体结构请参见附图。
45、13。 0049 步骤a：进行湿法刻蚀，将第一晶体管310器件的第一晶体管栅槽3130和第二晶 体管320器件的第二晶体管栅槽3230内的样本栅去除，需要注意的一点是，在刻蚀的过程 中需要将第一晶体管栅槽3130底部的薄氧化层3131和第二晶体栅槽3230底部的薄氧化 层3231保留； 步骤b：在第一晶体管310和第二晶体管320上旋涂光刻胶，将第一晶体管栅槽3130和 第二晶体管栅槽3230填充； 步骤c：进行光刻，将第一晶体管310区域窗口开启，去除第一晶体管310器件上覆盖 的光刻胶，并去除第一晶体管栅槽3130内的光刻胶，清除部分光刻胶后的具体结构请参见 图14； 说 明 书CN 10。
46、2427064 A CN 102427072 A 8/9页 12 步骤d：分别进行两次倾斜方向不同的角度倾斜离子注入，注入的离子可以为B、BF2、 BF或In离子，可首先进行第一晶体管310下靠近第一晶体管310源极3110一侧的的角度倾 斜离子注入，以使得第一晶体管310的沟道区域中靠近源区的区域在不加栅压的情况下反 型为与源极3110相同的掺杂类型，也就是反型为P+型，从而在第一晶体管栅槽3130下形 成一源栅交叠延伸区域，其具体结构请参见附图15；之后进行第一晶体管310的漏极3120 一侧的角度倾斜离子注入，使得第一晶体管310的漏区的横向扩散至第一晶体管栅槽3130 下方的扩散区域在。
47、不加栅压的情况下反型为与第一晶体管310的阱区3140相同掺杂类型， 也就是说反型为P型，从而使得第一晶体管310的漏极3120与第一晶体管栅槽3130无叠 加区域，其具体结构请参见附图16。 0050 其中，两次角度倾斜离子注入的先后顺序并不会影响本发明的技术效果，可先进 行靠近第一晶体管310源极3110一侧的角度倾斜离子注入，后进行靠近第一晶体管310漏 极3120一侧的角度倾斜离子注入，也可以先进行靠近第一晶体管310漏极3120一侧的角 度倾斜离子注入，之后再进行靠近第一晶体管310源极3110一侧的角度倾斜离子注入。 0051 步骤g：将光刻胶完全去除，进行后续常规的绝缘体上硅的双。
48、MOS结构工艺，其最 终的结构请参见图17。 0052 实施例（四） 图18图22是本发明后栅极两晶体管零电容动态随机存储器的制备方法的实施例四 的工艺流程示意图，请参见图1822，在实施例三的基础上，一种后栅极两晶体管零电容动 态随机存储器的制备方法，其中， 在一P型硅基板上通过后栅极工艺形成一包含一第一晶体管410和一第二晶体管420 的后栅极高介电常数双MOS结构，将第一晶体管410设置为：源极4110为N+型，漏极4120 为P+型，阱区4140为N型，将第二晶体管420设置为PMOS管，源极4210、漏极4220为P+ 型，阱区为N型，其具体结构请参见附图18。 0053 步骤a：进。
49、行湿法刻蚀，将第一晶体管410器件的第一晶体管栅槽4130和第二晶 体管420器件的第二晶体管栅槽4230内的样本栅去除，需要注意的一点是，在刻蚀的过程 中需要将第一晶体管栅槽4130底部的薄氧化层4131和第二晶体栅槽4230底部的薄氧化 层4231保留。 0054 步骤b：在第一晶体管410和第二晶体管420上旋涂光刻胶，将第一晶体管栅槽 4130和第二晶体管栅槽4230填充； 步骤c：进行光刻，将第一晶体管410区域窗口开启，去除第一晶体管410器件上覆盖 的光刻胶，并去除第一晶体管栅槽4130内的光刻胶，清除光刻胶后的结构示意图请参见图 19； 步骤d：分别进行两次倾斜方向不同的角度倾斜离子注入，注入的离子可以为P、As离 子等离子，可首先进行第一晶体管410下靠近第一晶体管410源极4110一侧的的角度倾斜 离子注入，以使得第一晶体管410的沟道区域中靠近源区的区域在不加栅压的情况下反型 为与源极4110相同的掺杂类型，也就是反型为N+型，从而在第一晶体管栅槽4130下形成 一源栅交叠延伸区域，其具体结构请参见附图20；之后进行第一。