封装结构及其制造方法.pdf

一种封装结构及其制造方法。封装结构包括一基板、一盖体、一导电图案及一感测组件。盖体配置于基板上。盖体与基板定义出一容纳空间。导电图案包括一导电线路，配置于盖体被容纳空间露出的一内表面上，并电性连接至基板。感测组件配置在盖体的内表面上，并电性连接至导电线路。

权利要求书1.  一种封装结构，包括： 基板； 盖体，配置于该基板上，该盖体与该基板定义出容纳空间； 导电图案，包括导电线路，配置于该盖体被该容纳空间露出的内表面上， 并电性连接至该基板；以及 感测组件，配置在该盖体的该内表面上，并电性连接至该导电线路。 2.  如权利要求1所述的封装结构，其特征在于，更包括芯片，其与该感测 组件分别配置在该容纳空间中的相同或不同的表面上。 3.  如权利要求1所述的封装结构，其特征在于，该盖体包括邻接的顶部分 与侧壁部分，该导电线路延伸在该顶部分与该侧壁部分上。 4.  如权利要求1所述的封装结构，其特征在于，该基板包括导电接垫， 该封装结构更包括导电接合件，该导电接合件物性并电性连接该导电接垫与该 导电线路。 5.  如权利要求1所述的封装结构，其特征在于，该导电图案包括导电屏 蔽层，配置在该盖体的该内表面上，并电性绝缘于该感测组件。 6.  如权利要求1所述的封装结构，其特征在于，该感测组件包括麦克风 芯片或压力传感器。 7.  如权利要求1所述的封装结构，其特征在于，更包括封装体，至少封 装该基板的上表面与该盖体的外表面的邻接处。 8.  如权利要求1所述的封装结构，其特征在于，该盖体具有通孔连通容 纳空间与外部空间。 9.  如权利要求1所述的封装结构，其特征在于，该盖体为高分子聚合物 材料混合粉体材料，该粉体材料包括玻璃纤维、氧化铁(Fe2O3或Fe3O4)、铁镍 合金、铁镁合金；锌锰铁氧体(MnZn)、镍锌铁氧体(NiZn)、镍铁氧体、钴镍铁 氧体、锶铁氧体、钴铁氧、钡铁氧、碳化硅(SiC)、氧化硅(SiO2)、氮化硅(Si3N4)、 或上述的组合。 10.  一种封装结构的制造方法，包括： 提供盖体，该盖体定义出容纳空间； 形成导电线路于该盖体被该容纳空间露出的内表面上； 配置感测组件于该盖体的该内表面上，并电性连接至该导电线路；以及 配置该盖体至基板上，其中该容纳空间朝向该基板。 11.  如权利要求10所述的封装结构的制造方法，其特征在于，更包括配 置导电接合件于该导电线路与该基板的导电接垫之间，以电性连接该导电线路 与该导电接垫。 12.  如权利要求10所述的封装结构的制造方法，其特征在于，该导电线 路的形成方法包括： 形成导电薄膜于该盖体的该内表面上；以及 图案化该导电薄膜以形成该导电线路。 13.  如权利要求10所述的封装结构的制造方法，其特征在于，更包括形 成导电屏蔽层于该盖体的该内表面上，方法包括： 形成导电薄膜于该盖体的该内表面上；以及 图案化该导电薄膜以形成该导电屏蔽层。 14.  如权利要求10所述的封装结构的制造方法，其特征在于，更包括形 成导电屏蔽层于该盖体的该内表面上，其中该导电屏蔽层与该导电线路是同时 形成。 15.  如权利要求10所述的封装结构的制造方法，其特征在于，更包括利 用封装体至少封装该基板的上表面与该盖体的外表面的邻接处。

说明书封装结构及其制造方法
技术领域
本发明是有关于一种封装结构及其制造方法，且特别是有关于一种微机电 封装结构及其制造方法。
背景技术
半导体工业是近年来发展速度最快的高科技工业之一，随着电子技术的日 新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不 断地推陈出新，并朝向轻、薄、短、小的趋势设计。
一般微机电封装技术使用金属盖体封盖基板。然而，由于结构本身与工艺 因素，金属盖体的体积的微缩程度有限，且制造成本高。再者，为避免基板上 的电子装置碰触金属盖体而短路，金属盖体的容纳空间必须设计的够宽大，以 确保与电子装置之间存在一完全间隔开的空隙，而阻碍了缩小化的发展。
发明内容
本发明提供一种封装结构及其制造方法，能改善上述问题。
根据一实施例，提出一种封装结构，包括一基板、一盖体、一导电图案及 一感测组件。盖体配置于基板上。盖体与基板定义出一容纳空间。导电图案包 括一导电线路，配置于盖体被容纳空间露出的一内表面上，并电性连接至基板。 感测组件配置在盖体的内表面上，并电性连接至导电线路。
根据另一实施例，提出一种封装结构的制造方法，包括以下步骤。提供一 盖体，其定义出一容纳空间。形成一导电线路于盖体被容纳空间露出的一内表 面上。配置一感测组件于盖体的内表面上，并电性连接至导电线路。配置盖体 至一基板上，其中容纳空间朝向基板。
附图说明
图1A绘示根据一实施例的封装结构的剖面图。
图1B绘示根据一实施例的封装结构的上透视图。
图2绘示根据一实施例的封装结构的剖面图。
图3绘示根据一实施例的封装结构的剖面图。
图4A至图4D绘示根据一实施例的封装结构的制造方法。
图5绘示根据一实施例的封装结构的制造步骤。
具体实施方式
为让本发明上述内容能更明显易懂，下文特举较佳实施例，并配合所附图 式，作详细说明如下。
请参照图1A，其绘示根据一实施例的封装结构的剖面图。封装结构包括 一基板102、一盖体104、一导电图案106、一感测组件108与一芯片110。
盖体104配置于基板102上。盖体104包括邻接的一顶部分112与一侧壁 部分114，其与基板102定义出一容纳空间116，其为空隙，填充空气。顶部 分112的表面118与侧壁部分114的表面120之间的夹角A1并不限于如图1 所示的直角，而可为其它合适的角度或形状；举例来说，其它角度可以是钝角。
盖体104的材质为一高分子聚合物材料包括液晶聚合物，聚苯硫醚，高性 能聚酰胺或其它合适的热塑性塑料材料。一些实施例中，高分子聚合物是混合 电磁波防护材料，藉此使盖体104本身具有EMI防护功效。举例来说，电磁 波防护材料可包括玻璃纤维。电磁波防护材料包括铁氧体材料，包含氧化铁 (Fe2O3或Fe3O4)、铁镍合金、铁镁合金；或者锌锰铁氧体(MnZn)、镍锌铁氧体 (NiZn)等软铁氧体；或者镍铁氧体、钴镍铁氧体、锶铁氧体、钴铁氧、钡铁氧 等应铁氧体。不同铁氧体能抑制不同波段电磁转换成热能消散特性。一些实施 例中，电磁波防护材料包括碳化硅(SiC)、氧化硅(SiO2)、氮化硅(Si3N4)，利用 可吸收电磁波、微波的特性，有效将电磁波吸收转换成热能，以提供电磁波防 护。电磁波防护材料可为粉末或其它合适的形式。适当选择电磁波防护材料能 使产品有效屏蔽电磁波干扰。
导电图案106配置在盖体104被容纳空间116露出的一内表面118及/或 120上，并可藉由导电接合件122物性并电性连接至基板102的导电接垫124。 导电接合件122可为焊料、导电胶等。
感测组件108与芯片110配置在盖体104上。
实施例中，封装结构为一微机电封装结构。感测组件108包括具有感应薄 膜的感应芯片，例如微机电麦克风(MEMS microphone)或微机电压力传感器 (MEMS pressure sensor)等。盖体104具有一通孔126连通内侧的容纳空间116 与盖体104外侧的外部空间。盖体104的通孔126即为，使感应信号源例如声 波，从外部空间传入容纳空间116，以被感测组件108感应的信道。感测组件 108并不限定对应通孔126设置，然设计上仍会使感测组件108尽量靠近通孔 126，以使感测组件108能接受较强的信号，提高装置的感测效率。通孔126 的位置可视产品需求适当地调配，例如设计在盖体104的顶部分112中，或在 侧壁部分114中。举例来说，能设计在靠近信号源(例如使用者)的位置，以接 收较大的信号强度。感测组件108并不限于如图1所示对应于通孔126配置， 而可适当地配置在其它位置。
一实施例中，芯片110为专用集成电路(Application Specific Intergrated  Circuits;ASIC)，并电性连接至导电图案106。感测组件108与芯片110可分别 以固晶法，利用绝缘的黏着胶接着于盖体104上。可利用打线109电性连接感 测组件108与芯片110，并利用打线111电性连接芯片110与导电图案106。 打线109、111的材质包括铜、金、或其它合适的材料。其它实施例中，芯片 110亦可以覆晶的方式配置，并利用接合焊料电性连接至导电图案106。一实 施例中，芯片110可以绝缘胶(未绘示)封装保护。
感测组件108与芯片110并不限于如图1A所示，配置在盖体104的顶部 分112相同的表面118上，在其它实施例中，也可分别配置在盖体104的侧壁 部分114或基板102的上表面128上；配置在盖体104的相同或不同(共平面 或非共平面)的侧壁部分114上；或以其它合适的方式配置。因此，容纳空间 116中的装置配置设计弹性大，能善用空间而缩小产品体积。
一实施例中，芯片110并未配置在容纳空间116中，而是配置在盖体104 外侧的基板102上，藉由基板102中的导电组件及/或导电图案106，电性连接 至容纳空间116中的感测组件108。此概念亦可应用至未绘示在图1中的其它 芯片。其它实施例中，容纳空间116中尚可配置其它数目的装置，例如不同功 效的芯片或被动组件等。
封装结构可包括一封装体130，至少封装基板102的上表面128与盖体104 的外表面132的邻接处。
请参照图1B，其绘示根据一实施例的封装结构的上透视图。导电图案106 包括互相分开的导电线路134与导电屏蔽层136，可适当地配置在盖体104的 顶部分112及/或侧壁部分114的内表面118、120(图1A)上。一实施例中，导 电屏蔽层136电性绝缘于感测组件108与芯片110。导电屏蔽层136并不限于 如图所示的网格形状，亦可为矩形，或其它合适的形式。感测组件108可藉由 打线109电性连接至芯片110。芯片110利用打线111电性连接至导电线路134。 一实施例中，导电线路134与导电屏蔽层136延伸至侧壁部分114的下表面 138(图1A)，以藉由导电接合件122电性连接至基板102的导电接垫124，透 过导电接垫124连接的线路，分别电性连接至其它信号端。一实施例中，导电 屏蔽层136藉此电性连接至接地端，以提供EMI屏蔽功效。
图2绘示根据一实施例的封装结构的剖面图，其与图1A的差异说明如下。 盖体104的顶部分112的表面118与侧壁部分114的表面120之间夹钝角A2。 由于顶部分112的表面118与侧壁部分114的表面120之间为一钝角A2，可 以更迅速地在盖体104上的形成导电图案106。
图3绘示根据一实施例的封装结构的剖面图，其与图1的差异说明如下。 感测组件108与芯片110是分别配置在盖体104的顶部分112与基板102上。
图4A至图4D绘示根据一实施例的封装结构的制造方法。
请参照图4A，形成具有数个单元盖体104的盖结构140。各单元盖体104 具有一通孔126，并定义出一容纳空间116连通通孔126。一实施例中，盖结 构140是以射出成形的方式形成，能够形成出大面积与大量的单元盖体104， 方法简单、快速、且成本低。再者，射出成形的方式能精确地形成需求的结构， 例如小的容纳空间116，因此能帮助缩小产品尺寸。盖结构140的材质可使用 任何适用于射出方式成形的绝缘材料，例如高分子(聚合物)。
请参照图4B，形成导电图案106于盖体104上。一实施例中，形成导电 图案106的方法包括，形成一导电薄膜(未绘示)于盖结构140上，并图案化导 电薄膜，以在各个盖体104上形成导电线路134与导电屏蔽层136。导电薄膜 可以电镀、化学镀、物理气相沉积、或其它合适的方法形成。盖体104不欲沉 积导电薄膜的部分可先以绝缘胶带覆盖，待沉积完导电薄膜之后再移除。导电 薄膜的材质可包括金属，例如金、镍、铜、锡、铟、铂、铬、铝、钛、氮化钛、 氮化铬、氮碳化钛、不锈钢等，且可为单一层或多层结构。一实施例中，是以 黄光微影工艺图案化导电薄膜，以同时形成导电线路134与导电屏蔽层136。 另一实施例中，是以雷射方式雕刻导电薄膜。亦可以其它合适的方式图案化导 电薄膜。
然后可对盖结构140进行切割，以分开各个盖体104。
请参照图4C，配置感测组件108与芯片110于盖体104上。感测组件108 与芯片110可以固晶法，利用绝缘黏着胶接着于盖体104上，并可进行烘烤加 以固化。黏着胶的材质为环氧树脂(epoxy)，或其它合适的材料。
请参照图4D，配置盖体104至基板102上，其中容纳空间116朝向基板 102。基板102可包括例如PCB、SBS等。一实施例中，利用导电接合件122 配置于导电图案106与基板102的导电接垫124之间，以物性并电性连接导电 图案106与导电接垫124。导电接合件122包括焊料、银胶等。一些实施例中， 导电图案106与导电接垫124接合处以外的部分，亦可使用非导电胶(未绘示) 强化盖体104与基板102之间的黏合。可对结构进行烘烤固化步骤。利用封装 体130包覆基板102的上表面128与盖体104的外表面132的邻接处。
其它实施例中，如图5所示，将大面积的盖结构140配置在由数个单元基 板102构成的基板结构542上之后，才进行切割步骤，以得到如图1A所示的 封装结构。相较于单个盖体104接合单个基板102，此方法具有较高的产能(每 单位小时，UPH)。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。 本发明所属技术领域中具有通常知识者，在不脱离本发明精神和范围内，当可 作各种更动与润饰。因此，本发明保护范围当视后附的权利要求为准。