时钟生成系统.pdf

摘要
申请专利号：	CN201210052299.6	申请日：	2012.03.01
公开号：	CN102780488A	公开日：	2012.11.14
当前法律状态：	授权	有效性：	有权
法律详情：	授权\|\|\|实质审查的生效IPC(主分类):H03L 7/099申请日:20120301\|\|\|公开
IPC分类号：	H03L7/099; H03L7/18	主分类号：	H03L7/099
申请人：	西门子公司
发明人：	乔治·布尔恰
地址：	德国慕尼黑
优先权：	2011.05.12 EP 11165809
专利代理机构：	北京康信知识产权代理有限责任公司 11240	代理人：	余刚;李慧
PDF下载：	PDF下载

内容摘要

本发明涉及一种用于以略微不同的时钟频率生成时钟生成第一和第二时钟信号(CLK1，CLK2)的系统，包括：时钟信号发生器(1)，用于提供第一时钟信号(CLK1)；分频器(2，4)，将时钟频率(f1，f2)除以整数(N，K)以产生辅助信号(CLK11，CLK21)；计时器(5)，测量辅助信号(CLK11，CLK21)的第一信号沿之间的第一时滞(Δt1)和辅助信号的第二信号沿之间的第二时滞(Δt2)；比较器装置(6)，用于通过比较所测量的时滞(Δt1，Δt2)和预定的时间值(Δt0)之间的差异来提供误差信号(ERR)；以及压控振荡器(3)，根据所述误差信号(ERR)来控制以生成所述第二时钟信号(CLK2)。

权利要求书

1：一种时钟生成系统，用于以第一时钟频率 (f1) 生成第一时钟信号 (CLK1)，并以与所述第一时钟频率 (f1) 成预定比例的第二时钟频率 (f2) 生成第二时钟信号 (CLK2)，所述系统包括：时钟信号发生器 (1)，以第一时钟频率 (f1) 提供第一时钟信号 (CLK1)，第一分频器 (2)，将第一时钟频率 (f1) 除以第一整数 (N) 以产生第一辅助信号 (CLK11)，第二分频器 (4)，将第二时钟频率 (f2) 除以第二整数 (K) 以产生第二辅助信号 (CLK21)，计时器 (5)，用于测量第一辅助信号 (CLK11) 的第一信号沿和第二辅助信号 (CLK21) 的第一信号沿之间的第一时滞 (Δt1)，并测量第一辅助信号 (CLK11) 的第二信号沿和第二辅助信号 (CLK21) 的第二信号沿之间的第二时滞，比较器装置 (6)，用于通过比较所测量的时滞 (Δt1， Δt2) 和预定的时间值 (Δt0) 之间的差异来提供误差信号 (ERR)，以及压控振荡器 (3)，根据所述误差信号 (ERR) 来控制以生成第二时钟信号 (CLK2)。2：根据权利要求 1 所述的时钟生成系统，其中计时器 (5) 包括时间 - 电压转换器。3：根据权利要求 1 或 2 所述的时钟生成系统，还包括用于在所述系统的调节模式下将第一时钟信号 (CLK1) 而不是第二时钟信号 (CLK2) 连接至所述第二分频器 (4)，其中在所述调节模式下测量的时滞 (Δt1， Δt2) 之间的差乘以因数 (x) 得到预定时间值 (Δt0)。4：根据前述权利要求中任一项所述的时钟生成系统，其中所述第一和第二分频器 (2， 4) 适用于调节所述第一和第二整数 (N， K)。

说明书

时钟生成系统
    技术领域本发明涉及一种时钟生成系统，其用于以第一时钟频率生成第一时钟信号并以与所述第一时钟频率成预定比例的第二时钟频率生成第二时钟信号。
     背景技术 EP2207263A1 公开了这样的系统，包括：时钟信号发生器，其以第一时钟频率 f 提供第一时钟信号；第一分频器，将第一时钟频率除以第一整数 N 以产生第一辅助信号；第二分频器，将第二时钟频率除以第二整数 K 以产生第二辅助信号；相位 / 周期比较器，用于通过比较第一和第二辅助信号生成误差信号；以及压控振荡器 (VCO)，根据所述误差信号来控制以第二时钟频率 K/N·f 生成第二时钟信号。
     相位 / 周期比较器、压控振荡器和第二分频器形成锁相回路 (PLL)，其将其输入频率 f/N 的倍数锁定至 K，所以所述第二时钟频率和第一时钟频率的比率是 K/N。
     实践中，第一和第二时钟频率的频率可仅略微不同，例如 3.000000MHz 和 2.999970MHz，其需要整数除数 N ＝ 300000 和 K ＝ 299997。因此，现有技术的时钟生成系统的主要缺点可能是长的响应时间，因为通过 PLL 进行频率倍增，且每次频率调节仅可仅在约第一时钟信号的 N 周期＝第二时钟信号的 K 周期的一致的时刻检查了两个信号之后进行。进行几次校正对于锁定 PLL 是必要，且当需要大的 N 与 M 分频比时，将花费非常长的时间来将 PLL 锁定。
     发明内容
     本发明的一个目的在于克服现有技术的缺点，并提供具有定义的时间延迟或相位延迟的频率略微不同的两个时钟信号。
     根据本发明，该目的通过初始提到类型的时钟生成系统实现，包括：时钟信号发生器，以第一时钟频率 f 提供第一时钟信号；第一分频器，将第一时钟频率除以第一整数以产生第一辅助信号；第二分频器，将第二时钟频率除以第二整数以产生第二辅助信号；计时器，用于测量第一辅助信号的第一信号沿和第二辅助信号的第一信号沿之间的第一时滞，并测量第一辅助信号的第二信号沿和第二辅助信号的第二信号沿之间的第二时滞；比较器装置，用于通过比较所测量的时滞和预定的时间值之间的差异来提供误差信号；以及压控振荡器，根据所述误差信号来控制以生成第二时钟信号。
     因此，第一和第二时钟频率的比率不再仅依靠第一和第二整数，而且也依靠预定时间值，这允许以更低值的第一和第二整数来更精细地调节频率的差异。因此，环路锁定时间更短，因为压控振荡器的频率调节是在比达到第一和第二时钟信号之间的一致的时间短得多的时间之后进行的。
     在确定了所测量的时滞的差的情况下，在分频器和比较器装置之间的信号处理链中发生的任何误差，诸如传播延迟变化、偏移和斜坡 (slope) 误差都将会同样地影响时滞，并因此将会通过减少时滞来将误差消除。在根据本发明的系统的优选实施方案中，计时器包括提供高的时间分辨率的时间 - 电压转换器。
     预定时间值可通过在调节模式下临时切换 (switching) 系统来获得，其中第一时钟信号而不是第二时钟信号连接至第二分频器，且其中在调节模式下测量的时滞之间的差乘以因子 (factor) 以获得所述预定时间值。可规律地重复或有时重复该调节模式以便补偿由于温度变化或老化引起的部件变化。
     第一和第二分频器可适于调节第一和第二整数以便优化锁相回路的增益并得到足够的高误差信号。附图说明
     现将进一步通过优选实例并参照附图描述本发明，其中：图 1 示出根据本发明的时钟生成系统的框图，图 2 示出由时钟生成系统生成信号的时序图，图 3 为作为图 1 中示出的时钟生成系统的一部分的时间 - 电压转换器的实例，图 4 为作为图 1 中示出的时钟生成系统的一部分的比较器装置的第一个实例，图 5 为比较器装置的第二个实例，图 6 为根据本发明的时钟生成系统的另一个实施方案，图 7 和 8 为由时钟生成系统生成的信号的时序方案 (timing scheme) 的其它实例。具体实施方式
     图 1 示出时钟生成系统，其中时钟信号发生器 1 提供第一时钟频率 f1 的第一时钟信号。第一分频器 2 将第一时钟频率 f1 除以第一整数 N 以产生第一辅助信号 CLK11。通过压控振荡器 (VCO)3 生成具有第二时钟频率 f2 的第二时钟信号 CLK2，且在第二分频器 4 中，将第二时钟频率 f2 除以第二整数 K 以产生第二辅助信号 CLK21。如以下更详细的描述，计时器 5 测量第一和第二辅助信号 CLK11、 CLK21 的第一信号沿之间的第一时滞，并随后测量第一和第二辅助信号第二信号沿之间的第二时滞。比较器装置 6 通过比较所测量的时滞与预定的时间值 Δt0 之间的差生成误差信号 ERR。例如通过 PLL 环路滤波器 (loop filter) ( 未示出 ) 将误差信号 ERR 馈送至生成第二时钟信号 CLK2 的压控振荡器 3。
     图 2 示出信号 CLK1、 CLK2、 CLK11 和 CLK21 的时序图。第一时钟信号 CLK1 具有周期 1/f1，而第二时钟信号 CLK2 具有周期 1/f2。由于分别除以 N 和 K，所以第一辅助信号 CLK11 具有周期 N/f1，而第二辅助信号 CLK21 具有周期 K/f2。在所示的实例中，计时器 5 测量第一辅助信号 CLK11 的上升信号沿和第二辅助信号 CLK21 的下一个上升信号沿之间的第一时滞 Δt1。第一辅助信号 CLK11 的一个周期之后，计时器 5 测量第一辅助信号 CLK11 的上升信号沿和第二辅助信号 CLK21 的下一个上升信号沿之间的第二时滞 Δt2。或者，可使用下降信号沿，而不是上升沿。因此，得到以下等式：
     N/f1+Δt2 ＝ K/f2+Δt1
     或
     K/f2-N/f1 ＝ Δt2-Δt1
     比较器装置 6 比较与预定时间值 Δt0 的时滞差 Δt1-Δt2，并在该比较的基础上生成误差信号 ERR，用于控制压控振荡器 3。因此，包括组件 3-6 的 PLL 以不变的时间值 Δt0 控制时滞差 Δt1-Δt2，以便第一和第二时钟频率 f1 和 f2 的比例不再仅依靠第一和第二整数 n 和 K，而且也依靠预定时间值 Δt0。
     例如，在现有技术中， f1 ＝ 3.000000MHz 和 f2 ＝ 2.999970MHz((f1-f2)/f1 ＝ 10ppm) 的第一和第二时钟频率需要整数除数 N ＝ 300000 和 K ＝ 299997。
     通过图 1 的时钟生成系统生成相同的频率，其根据图 2 的时序图来工作并具有以下参数：
     N ＝ K ＝ 1000
     和
     Δt0 ＝ K/f2-N/f1
     ＝ N·[(f1-f2)/f1]·1/f2
     ＝ 1000·10ppm·1/f2
     ＝ 1％·1/f2.
     图 3 示出包括时间 - 电压转换器的计时器 5 的简化实例。时间 - 电压转换器具有与电容器 C 和第一开关 S1 串联的恒流电源 I。第二开关 S2 与恒流电源 I 并联。开关 S1 和 S2 经由逻辑块 7 由第一和第二辅助信号 CLK11 和 CLK21 控制。第一开关 S1 通过第一信号 CLK11 的每个上升沿打开并通过第二信号 CLK21 的每个上升沿闭合。当打开第一开关 S1 时，打开第二开关 S2 的时间很短。每次闭合第一开关 S1 时，电容器 C 被充电至电压 V，其与各自时滞 Δt1 和 Δt2 成比例： V1 ＝ G·Δt1 和 V2 ＝ G·Δt2.
     图 2 示出电容器 C 上的电压。
     图 4 示出比较器装置 6 的混合模拟和数字设计与压控振荡器 3 的输入部分的第一实例。由时间 - 电压转换器 ( 计时器 5) 提供的电压值 V1、 V2 由放大器 8 来提供并在采样 - 和保持电路 9、 10 中缓冲。两个差分放大器 11 和 12 产生误差信号：
     ERR ＝ (V2-V1)-ΔV0，
     其中 V2 ～ Δt2， V1 ～ Δt1 和 ΔV0 ～ Δt0，结果为：
     ERR ～ (Δt2-Δt1)-Δt0.
     压控振荡器 3 的输入部分包括另一个差分放大器 13，通过采样 - 和保持电路 14(sample-and-hold circuit) 将其输出反馈回其一个输入，且其在另一个输入上接收误差信号 ERR。在每两个测量后，将压控振荡器 3 的控制电压 VC 调节与 ERR 成比例的量，以便其从先前的值 VC，其中 VC，连续调节压 i-1 变为新的值 VC， i， i ＝ VC， i-1-k·ERR。通过这种方式，控振荡器 3 以将频率 f1 和 f2 代入并保持在关系式 K/f2-N/f1 ＝ Δt0 中。
     通过计时器 5 的逻辑块 7 提供的控制信号 CTRL 来控制部件 9-14 的定时或者说时序 (timing)( 图 3)。
     图 5 示出上述比较器装置 6 的可选实例，其中模拟 / 数字转换器 15 替代放大器 8 和采样 - 和保持电路 9、 10，且其中数字处理器 16 和数字模拟转换器 17 替代差分放大器 11、 12、 13 和采样 - 和保持电路 14。在所有其它方面，比较器装置 6 都与上述类似地工作。
     图 6 示出时钟生成系统的另一个实施方案，其与图 1 的不同之处在于提供转换开关 (change-over switch) 或 2-1(two-to-one) 的多路复用器 18，用于将第一时钟信号 CLK1
     或第二时钟信号 CLK2 连接至第二分频器 4。在校准或调节模式下，由控制信号 ADJ 控制开关 18，以将第一时钟信号 CLK1 连接至第二分频器 4。这给出了以下等式：
     N/f1+Δt2′＝ K/f1+Δt1′
     或
     (K-N)/f1 ＝ Δt2′ -Δt1′＝ Δt0′ .
     因此，比较器装置 6 测量时滞差 Δt0 ′，且差分放大器 11 输出电压 ΔV0 ′～ Δt0′。现在将该值 Δt0′或 ΔV0′乘以适当的因子 x 来获得预定时值 Δt0 ＝ x· Δt0′ 或 ΔV0 ＝ x· ΔV0′。由于对第二分频器 4 给出第二时钟信号 CLK2，所以现在将系统转换回正常的时钟生成模式，其中：
     K/f2-N/f1 ＝ Δt2-Δt1 ＝ x·Δt0′＝ x·(K-N)/f1
     或
     f2/f1 ＝ (K/N)/(x·K/N+1-x)
     或
     x ＝ [(K/N)·(f1/f2)-1]/[(K/N)-1].
     例如， K ＝ 2N 或 K/N ＝ 2，得到：
     f2/f1 ＝ 2/(1+x)
     或
     x ＝ 2f1/f2-1.
     图 7 示出信号 CLK1、 CLK2、 CLK11 和 CLK21 的另一个配时方案，其与图 2 的不同之处在于计时器 5 连续测量辅助信号 CLK11， CLK21 的上升信号沿之间的第一时滞 Δt1 和辅助信号 CLK11， CLK21 的下一个下降信号沿之间的第二时滞 Δt2。这给出了以下关系式：
     N/2f1+Δt2 ＝ K/2f2+Δt1
     或
     K/2f2-N/2f1 ＝ Δt2-Δt1.
     图 8 示出信号 CLK1， CLK2， CLK11 和 CLK21 的另一个配时方案，其与图 2 和图 6 的配时方案的不同之处在于计时器 5 首先测量辅助信号 CLK11， CLK21 的上升信号沿之间的第一时滞 Δt1 与随后的第二辅助信号 CLK21 的下一个下降信号沿和第一辅助信号 CLK11 的下一个上升信号沿之间的第二时滞 Δt2。这给出：
     N/f1 ＝ K/2f2+Δt1+Δt2
     或
     N/f1-K/2f2 ＝ Δt1+Δt2.
     时滞 Δt1 和 Δt2 由如上参照图 2-5 所述的方式被进一步处理。这意味着比较器装置 6 比较时滞差 Δt1-Δt2 与预定时间值 Δt0，并在该比较的基础上生成误差信号 ERR，用于控制压控振荡器 3。在图 7 的配时方案的情况下，第二时滞 Δt2 实际上是负的，其在实践中使差 Δt1-Δt2 求和 (summation)。因此，求和放大器替代了图 4 的差分放大器 11。
     分频器 2 和 4 的分频因子 (divider factor)N 和 K 可变化，以允许在生成误差信号 ERR 的时候进行连续增益调整。在调节周期开始时，预期误差信号 ERR 具有大值，以便不需要大的增益，且可将分频因子设置为低值，例如 100。这允许进行适当的信号缩放 (scaling) 并避免饱和。由于调节了压控振荡器 3，所以误差信号 ERR 的值降低，且可使用较大分频因子 N 和 K( 例如 1000) 使环路增益增加。在使第二时钟频率 f2 甚至更接近目标值之后，可再次增加分频因子 N， K，例如 10000，并已增加了敏感度，以将第二时钟频率 f2 保持在所需值上。改变分频因子 N， K 等于改变误差信号 ERR 的增益。

资源描述

《时钟生成系统.pdf》由会员分享，可在线阅读，更多相关《时钟生成系统.pdf（11页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102780488 A (43)申请公布日 2012.11.14 C N 1 0 2 7 8 0 4 8 8 A *CN102780488A* (21)申请号 201210052299.6 (22)申请日 2012.03.01 11165809 2011.05.12 EP H03L 7/099(2006.01) H03L 7/18(2006.01) (71)申请人西门子公司地址德国慕尼黑 (72)发明人乔治布尔恰 (74)专利代理机构北京康信知识产权代理有限责任公司 11240 代理人余刚李慧 (54) 发明名称时钟生成系统 (57) 摘要本发明涉及一种用于。

2、以略微不同的时钟频率生成时钟生成第一和第二时钟信号(CLK1，CLK2) 的系统，包括：时钟信号发生器(1)，用于提供第一时钟信号(CLK1)；分频器(2，4)，将时钟频率 (f1，f2)除以整数(N，K)以产生辅助信号(CLK11， CLK21)；计时器(5)，测量辅助信号(CLK11， CLK21)的第一信号沿之间的第一时滞(t1)和辅助信号的第二信号沿之间的第二时滞(t2)；比较器装置(6)，用于通过比较所测量的时滞 (t1，t2)和预定的时间值(t0)之间的差异来提供误差信号(ERR)；以及压控振荡器(3)，根据所述误差信号(ERR)来控制以生成所述第二时钟信号(CLK2。

3、)。 (30)优先权数据 (51)Int.Cl. 权利要求书1页说明书5页附图4页 (19)中华人民共和国国家知识产权局 (12)发明专利申请权利要求书 1 页说明书 5 页附图 4 页 1/1页 2 1.一种时钟生成系统，用于以第一时钟频率(f1)生成第一时钟信号(CLK1)，并以与所述第一时钟频率(f1)成预定比例的第二时钟频率(f2)生成第二时钟信号(CLK2)，所述系统包括：时钟信号发生器(1)，以第一时钟频率(f1)提供第一时钟信号(CLK1)，第一分频器(2)，将第一时钟频率(f1)除以第一整数(N)以产生第一辅助信号 (CLK11)，第二分频器(4)，将第二时。

4、钟频率(f2)除以第二整数(K)以产生第二辅助信号 (CLK21)，计时器(5)，用于测量第一辅助信号(CLK11)的第一信号沿和第二辅助信号(CLK21)的第一信号沿之间的第一时滞(t1)，并测量第一辅助信号(CLK11)的第二信号沿和第二辅助信号(CLK21)的第二信号沿之间的第二时滞，比较器装置(6)，用于通过比较所测量的时滞(t1，t2)和预定的时间值(t0)之间的差异来提供误差信号(ERR)，以及压控振荡器(3)，根据所述误差信号(ERR)来控制以生成第二时钟信号(CLK2)。 2.根据权利要求1所述的时钟生成系统，其中计时器(5)包括时间-电压转换器。 3.根据权利要求。

5、1或2所述的时钟生成系统，还包括用于在所述系统的调节模式下将第一时钟信号(CLK1)而不是第二时钟信号(CLK2)连接至所述第二分频器(4)，其中在所述调节模式下测量的时滞(t1，t2)之间的差乘以因数(x)得到预定时间值(t0)。 4.根据前述权利要求中任一项所述的时钟生成系统，其中所述第一和第二分频器(2， 4)适用于调节所述第一和第二整数(N，K)。权利要求书CN 102780488 A 1/5页 3 时钟生成系统技术领域 0001 本发明涉及一种时钟生成系统，其用于以第一时钟频率生成第一时钟信号并以与所述第一时钟频率成预定比例的第二时钟频率生成第二时钟信号。背景技术。

6、 0002 EP2207263A1公开了这样的系统，包括：时钟信号发生器，其以第一时钟频率f提供第一时钟信号；第一分频器，将第一时钟频率除以第一整数N以产生第一辅助信号；第二分频器，将第二时钟频率除以第二整数K以产生第二辅助信号；相位/周期比较器，用于通过比较第一和第二辅助信号生成误差信号；以及压控振荡器(VCO)，根据所述误差信号来控制以第二时钟频率K/Nf生成第二时钟信号。 0003 相位/周期比较器、压控振荡器和第二分频器形成锁相回路(PLL)，其将其输入频率f/N的倍数锁定至K，所以所述第二时钟频率和第一时钟频率的比率是K/N。 0004 实践中，第一和第二时钟频率的频率可仅。

7、略微不同，例如3.000000MHz和 2.999970MHz，其需要整数除数N300000和K299997。因此，现有技术的时钟生成系统的主要缺点可能是长的响应时间，因为通过PLL进行频率倍增，且每次频率调节仅可仅在约第一时钟信号的N周期第二时钟信号的K周期的一致的时刻检查了两个信号之后进行。进行几次校正对于锁定PLL是必要，且当需要大的N与M分频比时，将花费非常长的时间来将PLL锁定。发明内容 0005 本发明的一个目的在于克服现有技术的缺点，并提供具有定义的时间延迟或相位延迟的频率略微不同的两个时钟信号。 0006 根据本发明，该目的通过初始提到类型的时钟生成系统实现，包括：。

8、时钟信号发生器，以第一时钟频率f提供第一时钟信号；第一分频器，将第一时钟频率除以第一整数以产生第一辅助信号；第二分频器，将第二时钟频率除以第二整数以产生第二辅助信号；计时器，用于测量第一辅助信号的第一信号沿和第二辅助信号的第一信号沿之间的第一时滞，并测量第一辅助信号的第二信号沿和第二辅助信号的第二信号沿之间的第二时滞；比较器装置，用于通过比较所测量的时滞和预定的时间值之间的差异来提供误差信号；以及压控振荡器，根据所述误差信号来控制以生成第二时钟信号。 0007 因此，第一和第二时钟频率的比率不再仅依靠第一和第二整数，而且也依靠预定时间值，这允许以更低值的第一和第二整数来更精细地调。

9、节频率的差异。因此，环路锁定时间更短，因为压控振荡器的频率调节是在比达到第一和第二时钟信号之间的一致的时间短得多的时间之后进行的。 0008 在确定了所测量的时滞的差的情况下，在分频器和比较器装置之间的信号处理链中发生的任何误差，诸如传播延迟变化、偏移和斜坡(slope)误差都将会同样地影响时滞，并因此将会通过减少时滞来将误差消除。说明书CN 102780488 A 2/5页 4 0009 在根据本发明的系统的优选实施方案中，计时器包括提供高的时间分辨率的时间-电压转换器。 0010 预定时间值可通过在调节模式下临时切换(switching)系统来获得，其中第一时钟信号而不是。

10、第二时钟信号连接至第二分频器，且其中在调节模式下测量的时滞之间的差乘以因子(factor)以获得所述预定时间值。可规律地重复或有时重复该调节模式以便补偿由于温度变化或老化引起的部件变化。 0011 第一和第二分频器可适于调节第一和第二整数以便优化锁相回路的增益并得到足够的高误差信号。附图说明 0012 现将进一步通过优选实例并参照附图描述本发明，其中： 0013 图1示出根据本发明的时钟生成系统的框图， 0014 图2示出由时钟生成系统生成信号的时序图， 0015 图3为作为图1中示出的时钟生成系统的一部分的时间-电压转换器的实例， 0016 图4为作为图1中示出的时钟生成系统的一部分。

11、的比较器装置的第一个实例， 0017 图5为比较器装置的第二个实例， 0018 图6为根据本发明的时钟生成系统的另一个实施方案， 0019 图7和8为由时钟生成系统生成的信号的时序方案(timing scheme)的其它实例。具体实施方式 0020 图1示出时钟生成系统，其中时钟信号发生器1提供第一时钟频率f1的第一时钟信号。第一分频器2将第一时钟频率f1除以第一整数N以产生第一辅助信号CLK11。通过压控振荡器(VCO)3生成具有第二时钟频率f2的第二时钟信号CLK2，且在第二分频器4中，将第二时钟频率f2除以第二整数K以产生第二辅助信号CLK21。如以下更详细的描述，计时器5测量。

12、第一和第二辅助信号CLK11、CLK21的第一信号沿之间的第一时滞，并随后测量第一和第二辅助信号第二信号沿之间的第二时滞。比较器装置6通过比较所测量的时滞与预定的时间值t0之间的差生成误差信号ERR。例如通过PLL环路滤波器(loop filter) (未示出)将误差信号ERR馈送至生成第二时钟信号CLK2的压控振荡器3。 0021 图2示出信号CLK1、CLK2、CLK11和CLK21的时序图。第一时钟信号CLK1具有周期 1/f1，而第二时钟信号CLK2具有周期1/f2。由于分别除以N和K，所以第一辅助信号CLK11 具有周期N/f1，而第二辅助信号CLK21具有周期K/f2。在所示的。

13、实例中，计时器5测量第一辅助信号CLK11的上升信号沿和第二辅助信号CLK21的下一个上升信号沿之间的第一时滞t1。第一辅助信号CLK11的一个周期之后，计时器5测量第一辅助信号CLK11的上升信号沿和第二辅助信号CLK21的下一个上升信号沿之间的第二时滞t2。或者，可使用下降信号沿，而不是上升沿。因此，得到以下等式： 0022 N/f1+t2K/f2+t1 0023 或 0024 K/f2-N/f1t2-t1 0025 比较器装置6比较与预定时间值t0的时滞差t1-t2，并在该比较的基础上说明书CN 102780488 A 3/5页 5 生成误差信号ERR，用于控制压控振荡器3。

14、。因此，包括组件3-6的PLL以不变的时间值t0 控制时滞差t1-t2，以便第一和第二时钟频率f1和f2的比例不再仅依靠第一和第二整数n和K，而且也依靠预定时间值t0。 0026 例如，在现有技术中，f13.000000MHz和f22.999970MHz(f1-f2)/f1 10ppm)的第一和第二时钟频率需要整数除数N300000和K299997。 0027 通过图1的时钟生成系统生成相同的频率，其根据图2的时序图来工作并具有以下参数： 0028 NK1000 0029 和 0030 t0K/f2-N/f1 0031 N(f1-f2)/f11/f2 0032 100010ppm1/f2 。

15、0033 11/f2. 0034 图3示出包括时间-电压转换器的计时器5的简化实例。时间-电压转换器具有与电容器C和第一开关S1串联的恒流电源I。第二开关S2与恒流电源I并联。开关S1和 S2经由逻辑块7由第一和第二辅助信号CLK11和CLK21控制。第一开关S1通过第一信号 CLK11的每个上升沿打开并通过第二信号CLK21的每个上升沿闭合。当打开第一开关S1时，打开第二开关S2的时间很短。每次闭合第一开关S1时，电容器C被充电至电压V，其与各自时滞t1和t2成比例： 0035 V1Gt1和V2Gt2. 0036 图2示出电容器C上的电压。 0037 图4示出比较器装置6的混合模拟和数。

16、字设计与压控振荡器3的输入部分的第一实例。由时间-电压转换器(计时器5)提供的电压值V1、V2由放大器8来提供并在采样-和保持电路9、10中缓冲。两个差分放大器11和12产生误差信号： 0038 ERR(V2-V1)-V0， 0039 其中V2t2，V1t1和V0t0，结果为： 0040 ERR(t2-t1)-t0. 0041 压控振荡器3的输入部分包括另一个差分放大器13，通过采样-和保持电路 14(sample-and-hold circuit)将其输出反馈回其一个输入，且其在另一个输入上接收误差信号ERR。在每两个测量后，将压控振荡器3的控制电压VC调节与ERR成比例的量，以便其。

17、从先前的值V C，i-1 变为新的值V C，i ，其中V C，i V C，i-1 -kERR。通过这种方式，连续调节压控振荡器3以将频率f1和f2代入并保持在关系式K/f2-N/f1t0中。 0042 通过计时器5的逻辑块7提供的控制信号CTRL来控制部件9-14的定时或者说时序(timing)(图3)。 0043 图5示出上述比较器装置6的可选实例，其中模拟/数字转换器15替代放大器8 和采样-和保持电路9、10，且其中数字处理器16和数字模拟转换器17替代差分放大器11、 12、13和采样-和保持电路14。在所有其它方面，比较器装置6都与上述类似地工作。 0044 图6示出时钟生成系统。

18、的另一个实施方案，其与图1的不同之处在于提供转换开关(change-over switch)或2-1(two-to-one)的多路复用器18，用于将第一时钟信号CLK1 说明书CN 102780488 A 4/5页 6 或第二时钟信号CLK2连接至第二分频器4。在校准或调节模式下，由控制信号ADJ控制开关18，以将第一时钟信号CLK1连接至第二分频器4。这给出了以下等式： 0045 N/f1+t2K/f1+t1 0046 或 0047 (K-N)/f1t2-t1t0. 0048 因此，比较器装置6测量时滞差t0，且差分放大器11输出电压V0 t0。现在将该值t0或V0乘以适当的因子x来。

19、获得预定时值t0xt0 或V0xV0。由于对第二分频器4给出第二时钟信号CLK2，所以现在将系统转换回正常的时钟生成模式，其中： 0049 K/f2-N/f1t2-t1xt0x(K-N)/f1 0050 或 0051 f2/f1(K/N)/(xK/N+1-x) 0052 或 0053 x(K/N)(f1/f2)-1/(K/N)-1. 0054 例如，K2N或K/N2，得到： 0055 f2/f12/(1+x) 0056 或 0057 x2f1/f2-1. 0058 图7示出信号CLK1、CLK2、CLK11和CLK21的另一个配时方案，其与图2的不同之处在于计时器5连续测量辅助信号CLK1。

20、1，CLK21的上升信号沿之间的第一时滞t1和辅助信号CLK11，CLK21的下一个下降信号沿之间的第二时滞t2。这给出了以下关系式： 0059 N/2f1+t2K/2f2+t1 0060 或 0061 K/2f2-N/2f1t2-t1. 0062 图8示出信号CLK1，CLK2，CLK11和CLK21的另一个配时方案，其与图2和图6的配时方案的不同之处在于计时器5首先测量辅助信号CLK11，CLK21的上升信号沿之间的第一时滞t1与随后的第二辅助信号CLK21的下一个下降信号沿和第一辅助信号CLK11的下一个上升信号沿之间的第二时滞t2。这给出： 0063 N/f1K/2f2+t1+。

21、t2 0064 或 0065 N/f1-K/2f2t1+t2. 0066 时滞t1和t2由如上参照图2-5所述的方式被进一步处理。这意味着比较器装置6比较时滞差t1-t2与预定时间值t0，并在该比较的基础上生成误差信号ERR，用于控制压控振荡器3。在图7的配时方案的情况下，第二时滞t2实际上是负的，其在实践中使差t1-t2求和(summation)。因此，求和放大器替代了图4的差分放大器11。 0067 分频器2和4的分频因子(divider factor)N和K可变化，以允许在生成误差信号ERR的时候进行连续增益调整。在调节周期开始时，预期误差信号ERR具有大值，以便不需要大的增益。

22、，且可将分频因子设置为低值，例如100。这允许进行适当的信号缩放 (scaling)并避免饱和。由于调节了压控振荡器3，所以误差信号ERR的值降低，且可使用说明书CN 102780488 A 5/5页 7 较大分频因子N和K(例如1000)使环路增益增加。在使第二时钟频率f2甚至更接近目标值之后，可再次增加分频因子N，K，例如10000，并已增加了敏感度，以将第二时钟频率f2保持在所需值上。改变分频因子N，K等于改变误差信号ERR的增益。说明书CN 102780488 A 1/4页 8 图1 图2 说明书附图CN 102780488 A 2/4页 9 图3 图4 图5 说明书附图CN 102780488 A 3/4页 10 图6 图7 说明书附图CN 102780488 A 10 4/4页 11 图8 说明书附图CN 102780488 A 11 。

展开阅读全文