显示装置和显示装置的制造方法 技术领域 本发明涉及显示装置和显示装置的制造方法， 特别涉及对可动快门的位置进行电 控制来显示图像的显示装置的结构及其制造方法。
背景技术 近年来， 人们提出了一种对可动快门的位置进行电控制来显示图像的显示器 （以 下称为可动快门方式的显示器） 。可动快门方式的显示器例如在专利文献 1（日本特开 2008-197668 号公报） 中已有公开。
以往提出的可动快门方式的显示器的像素中， 可动快门配置在一对电极之间， 通 过施加在一对电极上的电压， 对可动快门的位置进行电控制以显示图像。
例如， 在一对电极中一个电极的电压是 GND 电压， 一对电极中另一个电极的电压 是 Vdd 电压的情况下， 可动快门向一对电极中另一个电极一侧移动， 在一对电极中一个电 极的电压是 Vdd 电压， 一对电极中另一个电极的电压是 GND 电压的情况下， 可动快门向一对 电极中一个电极一侧高速移动。
这样， 例如在可动快门向一对电极中另一个电极一侧移动的情况下， 背光源的光 透过， 像素成为发光状态， 在可动快门向一对电极中一个电极一侧移动的情况下， 背光源的 光不透过， 像素成为不发光状态。
由此， 能够像液晶显示面板、 等离子体显示面板一样显示图像。
以往提出的可动快门方式的显示器中， 因为需要对可动快门输入电信号， 所以可 动快门包含掺杂有杂质的非晶硅膜 （以下称为 n+a-Si 膜） 。
在可动快门包含 n+a-Si 膜的情况下， 残余应力强的 n+a-Si 膜导致可动快门的可 动部变形而不再能够驱动， 所以可动快门需要对于拉伸应力和压缩应力都为低残余应力的 n+a-Si 膜。
此外， 压缩应力 （MPa） 为 “0” 附近的 n+a-Si 膜， 是表面电阻值 （Sheet Resistance， 表面电阻率） 为低电阻的情况与表面电阻值为高电阻的情况同时存在的不稳定的膜。
另外， 可动快门也起到从基板一侧传递电信号的接触层的作用， 但当接触层由表 面电阻值为高电阻的 n+a-Si 膜构成时， 为了使可动部动作而需要高电压， 所以该接触层优 选表面电阻值为低电阻的 n+a-Si 膜。
本发明是为了解决上述现有技术的问题点的而提出的， 本发明的目的在于提供一 种在可动快门方式的显示器中， 能够通过减小残余内部应力， 来使用低残余应力的稳定的 非晶硅膜形成可动快门的技术。
本发明的上述以及其他目的和新的特征， 将通过说明书的记载和附图进行说明。
发明内容
本申请公开的发明中， 对代表性的例子的概要进行简单说明， 如下上述。 本发明提供一种显示装置， 具有包括第一基板和第二基板的显示面板， 上述显示面板具有多个像素， 上述各像素具有包含非晶硅的可动快门， 和驱动上述可动快门的驱动 电路， 上述可动快门的上述非晶硅由至少 2 个非晶硅膜构成， 当令上述至少 2 个非晶硅膜中 彼此邻接的 2 个非晶硅膜为第一非晶硅膜和层叠在上述第一非晶硅膜上的第二非晶硅膜 时， 上述第一非晶硅膜与上述第二非晶硅膜的特性值不同。
此外， 本发明的显示装置中， 上述可动快门形成在上述第二基板上， 上述可动快门 的上述非晶硅， 由从上述第二基板一侧起的上述第一非晶硅膜和层叠在上述第一非晶硅膜 上的上述第二非晶硅膜这 2 个非晶硅膜构成， 上述第一非晶硅膜的折射率比上述第二非晶 硅膜的折射率高。
此外， 本发明的显示装置中， 上述可动快门形成在上述第二基板上， 上述可动快门 的上述非晶硅， 由从上述第二基板一侧起的上述第一非晶硅膜和层叠在上述第一非晶硅膜 上的上述第二非晶硅膜这 2 个非晶硅膜构成， 上述第一非晶硅膜的折射率比上述第二非晶 硅膜的折射率低。
此外， 本发明的显示装置中， 上述可动快门形成在上述第二基板上， 上述可动快门 的上述非晶硅， 由从上述第二基板一侧起的上述第一非晶硅膜和层叠在上述第一非晶硅膜 上层叠的上述第二非晶硅膜这 2 个非晶硅膜构成， 上述第一非晶硅膜的表面电阻值比上述 第二非晶硅膜的表面电阻值低。
此外， 本发明的显示装置中， 上述可动快门形成在上述第二基板上， 上述可动快门 的上述非晶硅， 由从上述第二基板一侧起的上述第一非晶硅膜和层叠在上述第一非晶硅膜 上层叠的上述第二非晶硅膜这 2 个非晶硅膜构成， 上述第一非晶硅膜的表面电阻值比上述 第二非晶硅膜的表面电阻值高。
此外， 本发明的显示装置中， 上述可动快门形成在上述第二基板上， 上述可动快门 的上述非晶硅， 由从上述第二基板一侧起的上述第一非晶硅膜、 层叠在上述第一非晶硅膜 上的上述第二非晶硅膜和层叠在上述第二非晶硅膜上的第三非晶硅膜这 3 个非晶硅膜构 成， 上述第一和第三非晶硅膜的折射率比上述第二非晶硅膜的折射率高。
此外， 本发明的显示装置中， 上述可动快门形成在上述第二基板上， 上述可动快门 的上述非晶硅， 由从上述第二基板一侧起的上述第一非晶硅膜、 层叠在上述第一非晶硅膜 上的上述第二非晶硅膜和层叠在上述第二非晶硅膜上的第三非晶硅膜这 3 个非晶硅膜构 成， 上述第一和第三非晶硅膜的折射率比上述第二非晶硅膜的折射率低。
此外， 本发明的显示装置中， 上述可动快门形成在上述第二基板上， 上述可动快门 的上述非晶硅， 由从上述第二基板一侧起的上述第一非晶硅膜、 层叠在上述第一非晶硅膜 上的上述第二非晶硅膜和层叠在上述第二非晶硅膜上的第三非晶硅膜这 3 个非晶硅膜构 成， 上述第一和第三非晶硅膜的表面电阻值比上述第二非晶硅膜的表面电阻值低。
此外， 本发明的显示装置中， 上述可动快门形成在上述第二基板上， 上述可动快门 的上述非晶硅， 由从上述第二基板一侧起的上述第一非晶硅膜、 层叠在上述第一非晶硅膜 上的上述第二非晶硅膜和层叠在上述第二非晶硅膜上的第三非晶硅膜这 3 个非晶硅膜构 成， 上述第一和第三非晶硅膜的表面电阻值比上述第二非晶硅膜的表面电阻值高。
此外， 本发明的显示装置中， 上述可动快门具有形成在与上述第一基板相对的一 侧的面上的金属层。
此外， 本发明的显示装置中， 上述可动快门包括 ： 遮蔽部 ； 与上述遮蔽部连接的弹簧部 ； 和与上述弹簧部连接的锚固部， 上述锚固部固定在上述第二基板上， 支承上述遮蔽部 和上述弹簧部。
本发明还提供一种显示装置的制造方法， 上述显示装置具有包括第一基板和第二 基板的显示面板， 上述显示面板具有多个像素， 上述各像素具有包含非晶硅的可动快门， 和 驱动上述可动快门的驱动电路， 上述显示装置的制造方法包括 ： 在上述第一基板上形成规 定形状的第一抗蚀剂膜的工序 1 ； 在上述工序 1 中形成的第一抗蚀剂膜上， 形成至少 2 个非 晶硅膜的工序 2 ； 在上述至少 2 个非晶硅膜上形成规定形状的第二抗蚀剂膜的工序 3 ； 以上 述第二抗蚀剂膜为掩模， 对上述至少 2 个非晶硅膜进行蚀刻的工序 4 ； 和除去上述工序 1 中 形成的上述第一抗蚀剂膜的工序 5， 在上述工序 2 中形成的上述至少 2 个非晶硅膜中， 当令 彼此邻接的 2 个非晶硅膜为第一非晶硅膜和层叠在上述第一非晶硅膜上的第二非晶硅膜 时， 上述第一非晶硅膜与上述第二非晶硅膜在不同的成膜生成条件下形成。
此外， 本发明的显示装置的制造方法中， 上述工序 2 包括 ： 在上述工序 1 中形成的 上述第一抗蚀剂膜上形成上述第一非晶硅膜的工序 21 ； 在与上述工序 21 不同的成膜生成 条件下形成上述第二非晶硅膜的工序 22 ； 和在与上述工序 22 不同的成膜生成条件下形成 第三非晶硅膜的工序 23。 此外， 本发明的显示装置的制造方法中， 还包括 ： 在上述工序 2 中形成的非晶硅膜 上形成金属膜的工序， 上述工序 3 中， 在形成于上述非晶硅膜上的上述金属膜上形成第二 抗蚀剂膜， 上述工序 4， 是以上述第二抗蚀剂膜为掩模， 对上述工序 2 中形成的上述非晶硅 膜和上述金属膜进行蚀刻的工序。
附图说明
图 1 是表示作为本发明的前提的显示装置的显示面板的概要结构的图。
图 2 是用于说明作为本发明的前提的显示装置的显示原理的图。
图 3 是用于说明作为本发明的前提的显示装置的一例的截面结构的示意图。
图 4 是用于说明作为本发明的前提的显示装置的其他例子的截面结构的示意图。
图 5 是用于说明图 4 所示的可动快门的一例的立体图。
图 6 是图 5 所示的可动快门的俯视图。
图 7A 是用于说明本发明的实施例的可动快门的俯视图。
图 7B 是用于说明本发明的实施例的可动快门的侧视图。
图 8 是用于说明本发明的实施例的可动快门中所包含的非晶硅膜的结构的截面 图。
图 9 是用于说明作为本发明的前提的显示装置的可动快门的问题点的图。
图 10 是表示非晶硅膜的膜应力 （MPa） 与表面电阻值的关系的曲线图。
图 11 是用于说明本发明的实施例的可动快门的制造方法的图。
图 12 是用于说明本发明的实施例的可动快门的制造方法的图。
图 13 是用于说明本发明的实施例的可动快门的制造方法的图。 具体实施方式
以下参照附图详细说明本发明的实施例。其中， 在用于说明实施例的所有附图中， 对于具有相同功能的部分标注相同的附 图标记， 省略其重复说明。此外， 以下实施例并不限定本发明的权利要求的解释。以下说明 中， 当记载元件或层位于其它元件或层之 “上” 时， 不仅包括位于其它元件或层的正上方 （紧 挨着） ， 还包括中间存在其它层或其它元件的情况。
[ 作为本发明的前提的显示装置 ]
图 1 是表示作为本发明的前提的显示装置的显示面板的概要结构的图。图 1 中， 100 是显示面板， 显示面板 100 具有扫描线驱动电路 104 和影像线驱动电路 102。对于显示 面板 100 经由挠性基板 103 从外部输入显示数据、 显示控制信号。
图 1 中， 101 是显示区域， 在显示区域 101 中， 配置有从扫描线驱动电路 104 供给选 择扫描信号的多个扫描线 （g1、 g2、 g3、……） ， 和从影像线驱动电路供给数据电压的多个影 像线 （d1、 d2、 d3、……） 。
与液晶显示面板等同样地， 在扫描线 （g1、 g2、 g3、 ……） 与影像线 （d1、 d2、 d3、 ……） 交叉的位置上配置有像素。
其中， 扫描线驱动电路 104 和影像线驱动电路 102 可以由安装在基板上的半导体 芯片中搭载的电路构成， 或者， 扫描线驱动电路 104 和影像线驱动电路 102 也可以由形成在 基板上的、 半导体层包括多晶硅层的薄膜晶体管构成。 图 2 是用于说明作为本发明的前提的显示装置的显示原理的图。
如图 2 所示， 在第一基板 200 的显示区域 101 中， 形成有多个开口 201， 由可动快门 202 控制各开口的开闭。
其中， 图 2 中所有开口为打开的状态， 如果可动快门 202 覆盖对应的开口 201， 则成 为关闭状态。例如， 在可动快门 202 打开对应的开口 201 的状态下， 背光源的光透过， 像素 成为发光状态， 在可动快门 202 覆盖对应的开口 201 的状态下， 背光源的光不透过， 像素成 为不发光状态。由此显示图像。
图 3 是用于说明作为本发明的前提的显示装置的一例的截面结构的示意图， 图4 是用于说明作为本发明的前提的显示装置的其他例子的截面结构的示意图。
图 3、 图 4 中， 111 是第一基板 （对置基板） ， 113 是第二基板 （MEMS 基板） 。在第一基 板 111 上， 除了开口 201 外， 形成有遮光膜 112。此外， 如图 3 所示， 在第一基板 111 一侧配 置有背光源 （BL） 。
在第二基板 113 上， 设置有 TFT 电路形成部 114。在该 TFT 电路形成部 114 中， 形 成有未图示的锁存电路等。其中， TFT 电路形成部 114 的各晶体管由半导体层包括多晶硅 层的薄膜晶体管形成。
在 TFT 电路形成部 114 上， 配置有可动快门 118。对该可动快门 118， 经由接触部 117 供给规定的电压。
图 3 中， 在 TFT 电路形成部 114 上设置有电极 116。对于电极 116， 经由接触部 115 供给从未图示的锁存电路输出的 2 个输出电压中的一个输出电压。图 3 中， 通过在可动快 门 118 与电极 116 之间施加电场， 而使可动快门 118 向电极 116 一侧移动。
图 4 中， 在 TFT 电路形成部 114 上设置有电极 116 和电极 122。对于电极 116， 经 由接触部 115 供给从未图示的锁存电路输出的 2 个输出电压中的一个输出电压， 对于电极 122， 经由接触部 121 供给从未图示的锁存电路输出的 2 个输出电压中的另一个输出电压。
图 4 中， 通过对可动快门 118 与电极 116 之间施加电场， 而使可动快门 118 向电极 116 一侧移动， 同样地， 通过在可动快门 118 与电极 122 之间施加电场， 而使可动快门 118 向 电极 122 一侧移动。
其中， 图 3、 图 4 中 119 是密封部件， 120 是配置在密封部件 119 与 TFT 电路形成部 114 之间的接触部。此外， 图 3、 图 4 中仅表示了 1 个像素的结构。
图 5 是用于说明图 4 所示的可动快门 118 的一例的立体图， 图 6 是图 5 所示的可 动快门的俯视图。
图 5、 图 6 中， 211 是可动快门的遮蔽部， 212 是可动快门的开口部， 213 是第一弹 簧， 214 是第二弹簧， 215、 216 是锚固部。
锚固部 215 是用于将可动快门的遮蔽部 211 和第一弹簧 213 固定在第二基板 113 上的单元， 兼用作从 TFT 电路形成部 114 对可动快门的遮蔽部 211 和第一弹簧 213 供电的 部件。此处， 通过第一弹簧 213 使可动快门的遮蔽部 211 和可动快门的开口部 212 配置成 悬浮在空中的状态。
此外， 第一弹簧 213 对应于电极 116 和电极 122。锚固部 216 是用于将第二弹簧 214 固定在第二基板 113 上的单元， 兼用作从 TFT 电路形成部 114 对第二弹簧 214 供电的部 件。 通过在第一弹簧 213 与第二弹簧 214 之间施加电场， 使第一弹簧 213 向第二弹簧 214 一侧移动， 由此可动快门的遮蔽部 211 和可动快门的开口部 212 移动。
图 5、 图 6 所示的可动快门中， 通过利用可动快门的遮蔽部 211 覆盖形成在第一基 板 111 上的开口 201， 使像素成为非点亮状态。
作为本发明的前提的可动快门方式的显示器中， 需要对可动快门输入电信号， 所 以可动快门包含掺杂有杂质的非晶硅膜 （以下称为 n+a-Si 膜） 。
[ 实施例 ]
图 7 是用于说明本发明的实施例的可动快门的图， 该图 （a） 是俯视图， 图 （b） 是侧 视图。
本申请实施例的可动快门 118 与图 5 所示的可动快门 118 的不同之处在于， 设置 了锚固部 222 和连接部 220、 221。
本实施例中， 通过从 TFT 电路形成部 114 对锚固部 215、 222 中的某一个供电， 能够 对可动快门 118 供电。
本实施例中， 可动快门虽然也包含掺杂了杂质的 n+a-Si 膜， 但本实施例中， 可动 快门中所包含的 n+a-Si 膜特征在于， 由至少 2 个非晶硅膜层叠构成， 令彼此邻接的 2 个非 晶硅膜为第一非晶硅膜 A 和层叠在第一非晶硅膜 A 上的第二非晶硅膜 B， 第一非晶硅膜 A 与 第二非晶硅膜 B 的特性值不同。
例如， 如图 8（a）所示， 本实施例中， 可动快门包括由表面电阻值为低电阻的 n+a-Si 膜 10 和表面电阻值为高电阻的 n+a-Si 膜 11 这 2 个 n+a-Si 膜层叠而成的结构。此 外， 图 8 中 13 是构成反射膜的金属膜。
由于表面电阻值为低电阻的 n+a-Si 膜是致密的、 压缩应力强的膜， 所以在例如可 动快门由表面电阻值为低电阻的 n+a-Si 膜构成的情况下， 最坏的情况下如图 9 所示， 存在 可动快门变形， 可动快门的移动部与 TFT 电路形成部 114 接触， 导致快门不再能够驱动的可
能。 此外， 如图 10 所示， 压缩应力 （MPa） 为 “0” 附近的 n+a-Si 膜， 是表面电阻值为低 电阻的情况和表面电阻值为高电阻的情况同时存在而不稳定的膜。
对此， 本实施例中， 如图 8（a） 所示， 将表面电阻值为低电阻的 n+a-Si 膜 10 和表 面电阻值为高电阻的 n+a-Si 膜 11 层叠构成可动快门。
如图 10 所示， 表面电阻值为低电阻的 n+a-Si 膜 10 是压缩应力强的膜， 表面电 阻值为高电阻的 n+a-Si 膜 11 是拉伸应力强的膜。因此， 通过控制 n+a-Si 膜 10 的膜厚 和 n+a-Si 膜 11 的膜厚， 能够使 n+a-Si 膜整体的膜应力 （MPa） 成为 “0” 附近的值。进而， n+a-Si 膜整体的表面电阻值由表面电阻值为低电阻的 n+a-Si 膜 10 决定， 所以本实施例中， 能够分别独立地控制 n+a-Si 膜整体的表面电阻值和膜应力 （MPa） ， 所以能够扩大成膜条件 的窗口。
其中， 图 10 是表示 n+a-Si 膜的膜应力 （MPa） 与表面电阻值 （Ω/ □） 的关系的曲 线图。
特别是， 通过使表面电阻值为低电阻的 n+a-Si 膜 10 为下层， 能够使锚固部 （215、 222） 的与 TFT 电路形成部 114 接触的一侧的表面电阻值为低电阻， 所以能够降低为了使 可动快门动作而对锚固部 （215、 222） 输入的电压。另外， 上述说明中， 表面电阻值不足 10M （Ω/ □） 则为低电阻， 10M（Ω/ □） 以上则为高电阻。
另外， 由于表面电阻值为低电阻的 n+a-Si 膜 10 是致密的膜， 而表面电阻值为高电 阻的 n+a-Si 膜 11 是不那么致密的膜， 所以 n+a-Si 膜 10 与 n+a-Si 膜 11 的折射率不同。 即， 表面电阻值为低电阻的 n+a-Si 膜 10 是致密的膜， 所以其折射率比表面电阻值为高电阻 的 n+a-Si 膜 11 的折射率高。
图 11 至图 13 是用于说明本实施例的可动快门的制造工序的图。
以下用图 11 至图 13 说明本实施例的可动快门的制造方法。
首先， 在第二基板 113 上形成 TFT 电路形成部 114（图 11（a） ） 。
接着， 在 TFT 电路形成部 114 上使用光刻技术形成锚固部抗蚀剂膜 31 和可动快门 用抗蚀剂膜 32（图 11（b） ） 。
接着， 在锚固部抗蚀剂膜 31 和可动快门用抗蚀剂膜 32 上， 利用 CVD 法形成第一 n+a-Si 膜 33（图 11（c） ） 。该工序中， 形成表面电阻值为低电阻、 压缩应力强的 n+a-Si 膜。
接着， 在第一 n+a-Si 膜 33 上， 改变生成条件， 利用 CVD 法形成第二 n+a-Si 膜 34 （图 11（d） ） 。该工序中， 形成表面电阻值为高电阻、 拉伸应力强的 n+a-Si 膜。
此处， 第一 n+a-Si 膜 33 和第二 n+a-Si 膜 34 通过改变成膜生成条件而在同一处 理室内连续进行成膜。
例如， 第一 n+a-Si 膜 33 和第二 n+a-Si 膜 34 按照以下表 1 所示的成膜生成条件 生成。
[ 表 1]
项目 SiH4 单位 ml/min 10 第一 n+a-Si 膜 40 第二 n+a-Si 膜 50CN 102809812 A H2 PH3 压力 RF 功率 成膜速度
ml/min ml/min Pa W nm/s说明书300 30 260 30 1.387/8 页300 15 290 20 0.57接着， 在第二 n+a-Si 膜 34 上， 形成起到反射膜作用的金属膜 （ALSi） 35（图 12（a） ） 。 然后， 在金属膜 35 上， 形成用于形成可动快门图案的抗蚀剂膜 36（图 12（b） ） 。
接着， 以抗蚀剂膜 36 为掩模， 实施蚀刻， 形成包含第一 n+a-Si 膜 10、 第二 n+a-Si 膜 11 和金属膜 13 的可动快门图案 （图 13（a） ） 。
最后， 在 TFT 电路形成部 114 上， 除去所形成的锚固部抗蚀剂膜 31 和可动快门用 抗蚀剂膜 32， 形成具有遮蔽部 211、 第一弹簧 213、 锚固部 （215、 222） 、 连接部 （220、 221） 的可 动快门 （图 13（b） ） 。
另外， 上述说明中， 说明了可动快门中所包含的非晶硅膜是下层 （第二基板 113 一 侧） 由表面电阻值为低电阻的 n+a-Si 膜 10 构成， 上层由表面电阻值为高电阻的 n+a-Si 膜 11 构成的 2 层结构的情况， 但可动快门只要由膜应力 （MPa） 为 “0” 附近的值且具有稳定的 表面电阻值的非晶硅膜形成即可， 也可以是下层 （第二基板 113 一侧） 由表面电阻值为高电 阻的 n+a-Si 膜 11 构成， 上层由表面电阻值为低电阻的 n+a-Si 膜 10 构成的 2 层结构。
此外， 也可以如图 8（b） 所示， 可动快门中所包含的非晶硅膜是从第二基板 113 一 侧起为表面电阻值为低电阻的 n+a-Si 膜 10、 表面电阻值为高电阻的 n+a-Si 膜 11、 表面电 阻值为低电阻的 n+a-Si 膜 10 的 3 层结构， 或者如图 8（c） 所示， 为表面电阻值为高电阻的 n+a-Si 膜 11、 表面电阻值为低电阻的 n+a-Si 膜 10、 表面电阻值为高电阻的 n+a-Si 膜 11 的 3 层结构。
进而， 可动快门中所包含的非晶硅膜也可以是彼此邻接的 2 个 n+a-Si 膜的特性值 不同的、 4 层以上的 n+a-Si 膜的层叠结构。
如以上说明， 根据本实施例， 能够得到以下作用、 效果。
（1） 通过使可动快门中所包含的 n+a-Si 膜多层层叠化， 能够控制 n+a-Si 膜整体的 膜应力。即， 将表面电阻值为低电阻 （压缩应力） 的 n+a-Si 膜和表面电阻值为高电阻 （拉伸 应力） 层叠， 能够通过控制各自的膜厚而控制膜整体的应力。
（2） 特别是， 通过使可动快门中所包含的 n+a-Si 膜 2 层层叠化， 使用下层部的表面 电阻值为低电阻的 n+a-Si 膜从 TFT 电路形成部 114 接受电信号， 并在上层部层叠存在拉伸 应力的表面电阻值为高电阻的 n+a-Si 膜， 能够形成膜整体存在拉伸应力的表面电阻值为 低电阻的 n+a-Si 膜。
（3） 通过使可动快门中所包含的 n+a-Si 膜 2 层层叠化， 对于下层， 进行 n+a-Si 膜 的表面电阻值低电阻化的条件下的成膜， 对于上层， 与表面电阻值无关地进行拉伸应力的 条件下的成膜， 由此不需要使单个膜满足各个条件， 成膜条件的窗口扩大。
如上所述， 对本申请中公开的发明中有代表性的例子得到的效果进行了简单说 明， 根据本发明， 在可动快门方式的显示器中， 通过减小残留内部应力， 能够使用低残余应 力的稳定的非晶硅膜形成可动快门。
以上基于上述实施例具体说明了发明人的发明， 但本发明并不限定于上述实施 例， 可以在不脱离其主旨的范围内进行各种变更。