一种基于FPGA的全配置型CAMERALINK转光纤实时图像光端机.pdf

一种基于FPGA的全配置型Camera link转光纤实时图像光端机，该光端机实现高带宽(85MHz)、高可靠性的全配置(Full型)Camera link实时图像输入至光纤实时图像输出的转换功能，且具备全配置型(Full)、中等型(Medium)或基本型(Base)Camera link实时图像输入的自适应配置功能、Camera link输入工作频率的自适应功能；并实现串口、时序控制光纤数据流输入至Camera link接口输出的转换功能，提高了Camera link实时图像光端机的远距离串口通讯、时序控制的可靠性；突破了全配置型(Full)Camera link实时图像转光纤的技术难点；设计实现SFP光纤模块的灵活配置，传输距离从500米至120千米，增强了Camera link实时图像传输系统的抗电磁干扰能力，满足多种工程应用场合的需求。

权利要求书1.  一种基于FPGA的全配置型Camera link转光纤实时图像光端机，其特征在于包括：Camera link转光纤装置(1)和SFP光纤互联传输装置(2)；Camera link转光纤装置(1)完成全配置型(Full)Camera link实时图像输入至光纤实时图像输出的转换，光纤实时图像通过SFP光纤互联传输装置(2)发送至远端；Camera link转光纤装置(1)实时接收SFP光纤互联传输装置(2)输入的串口、时序同步控制光纤数据流，Camera link转光纤装置(1)完成光纤数据流解析并转换成串口数据、时序同步控制信号传输至相机；其全配置型Camera link转光纤实时图像光端机能自适应Camera link的全配置型(Full)、中等型(Medium)或基本型(Base)输入工作模式，无需人工干预配置，自适应Camera link的输入工作频率，最高Camera link工作频率达85MHz。2.  根据权利要求1所述的全配置型Camera link转光纤实时图像光端机，其特征在于：Camera link转光纤装置(1)包括Camera link基本配置(Base)输入接口模块(111)、Camera link全配置(Full)输入接口模块(112)、Camera link数据解调模块(113、114、115)、LED指示灯(110)、数据采集同步模块(12)、64位转48位数据分发模块(13)、数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)、时钟芯片(18)、时钟管理模块(181)、FPGA芯片(19)、EEPROM程序存储芯片(191)。3.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：Camera link基本配置(Base)输入接口模块(111)、Camera link全配置(Full)输入接口模块(112)，满足Camera link接口的全配置型(Full)、中等型(Medium)或基本型(Base)输入。4.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：Camera link数据解调模块(113、114、115)，满足Camera link的全配置型(Full)、中等型(Medium)或基本型(Base)的数据解调，每一个模块均由DS90CR288A芯片完成数据解调，数据解调模块(113)对应Camera link格式的X分量数据，数据解调模块(114)对应Camera link格式的Y分量数据，数据解调模块(115)对应Camera link格式的Z分量数据，解调获得的数据均输入FPGA(19)芯片进行处理。5.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：LED指示灯(110)，由3个独立的LED指示灯组成，3个LED指示灯的颜色分别是红色、 黄色和绿色，红色LED灯闪烁则指示Camera link转光纤装置工作正常，黄色LED灯闪烁则指示Camera link图像输入正常，绿色LED灯亮则指示Camera link转光纤装置的SFP光纤互联连接正常。6.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：数据采集同步模块(12)，由Camera link数据解调模块(113、114、115)分别获得的X、Y、Z分量数据在时序上是不同步的，设计3个写数据宽度为24位、深度为64的FIFO缓存空间；将X、Y、Z分量数据分别写入至各自对应的FIFO缓存空间中，采用X分量的写时钟作为这3个FIFO的统一读出时钟；把X分量的写有效使能信号经过延迟8个时钟周期后所得的使能信号，作为这3个FIFO的统一读出有效使能信号，以完成X、Y、Z分量的数据同步。7.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：64位转48位数据分发模块(13)，设计一个写数据控制状态机，该状态机将数据采集同步模块(12)输出的64位数据，每次经过3个时钟周期的采集，采集获得的数据合并为192位的数据；再将这192位数据写入到一个写数据宽度为192位、深度为1K、读数据宽度为48位的FIFO缓存空间，完成Camera link的64位数据至48位的转换；将48位数据分成3个16位数据流通道，每个通道的数据分别输出至各自对应的数据Block RAM乒乓缓存模块(14)。8.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：数据Block RAM乒乓缓存模块(14)，设计一个写数据宽度为16位、深度为2K、读数据宽度为16位的Block RAM乒乓缓存空间，即Block RAM A和Block RAM B的深度均为1K；起始时，通道的数据先写入Block RAM A空间，当Block RAM A空间被写满时，写地址切换至Block RAM B空间继续写入，此时，启动读操作，读操作从Block RAM A空间中读出数据；当Block RAM B空间被写满时，Block RAM A空间也已早被读完，此时，写地址切换至Block RAM A空间继续写入，读操作切换至Block RAM B空间继续读出数据，以此循环实现数据乒乓缓存。9.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：图像帧封装模块(15)，每一帧的图像数据在光纤数据流中是由帧首和帧尾严格封装的，帧首代表帧的起始，帧首采用一个16位特殊字符“9CE7”和一个2位K字符“10”共同表示；帧尾代表帧的结束，帧尾采用一个16位特殊字符“9CA5”和一个2位K字符“10”共同表示；在每一帧图像数据写入数据Block RAM乒乓缓存模块之前，先将帧首标志、像素个数/行、行数/帧信息写入数据Block RAM乒乓缓存模块(14)，在每一帧图像数据完全写入数据Block  RAM乒乓缓存模块之后，紧接着将帧尾标志写入数据Block RAM乒乓缓存模块(14)，完成图像帧的封装。10.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：数据包封装模块(16)，每一包的图像数据在光纤数据流中是由包首和包尾严格封装的，包首代表一个包的起始，包首采用一个16位特殊字符“9C63”和一个2位K字符“10”共同表示；包尾代表包的结束，包尾采用一个16位特殊字符“9C5A”和一个2位K字符“10”共同表示；每一个数据包的长度为1K字节。11.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：串口数据采集/解析模块(161)，实时采集Camera link中的串口数据并转为光纤数据流发送输出(下行)；同时，实时接收光纤数据流并解析出Camera link中的串口数据(上行)；串口数据在光纤数据流中是由串口数据包首引导的，以严格区分图像数据包，串口数据包首采用一个16位特殊字符“FC17”和一个2位K字符“10”共同表示；在每个图像数据包、串口数据包之间，均需要嵌入一定频率的时钟修正序列和字符对齐序列，时钟修正序列和字符对齐序列均采用一个16位特殊字符“FC00”和一个2位K字符“10”共同表示。12.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：数据并/串转换模块(17)，完成16位并行数据至光纤串行数据流的互相转换，设计采用FPGA内部的RocketIO IP核作为数据并/串转换模块。13.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：时钟芯片(18)，设计采用IDT5V9885时钟芯片产生高精度的125MHz时钟，输出至时钟管理模块(181)。14.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：时钟管理模块(181)，设计采用DCM时钟管理器，完成为数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)提供高精度的125MHz时钟。15.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：FPGA芯片(19)，设计采用Virtex-II Pro系列的FPGA，在单片FPGA内部完成数据采集同步模块(12)、64位转48位数据分发模块(13)、数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)、时钟管理模块(181)的设计。16.  根据权利要求2所述的全配置型Camera link转光纤实时图像光端机，其特征在于：EEPROM程序存储芯片(191)，设计采用Xilinx公司的XCF32P EEPROM程序存储芯片， 该芯片完成FPGA程序的存储和上电自动加载。17.  根据权利要求1所述的全配置型Camera link转光纤实时图像光端机，其特征在于SFP光纤互联传输装置(2)包括：SFP光纤互联通道1(21)，SFP光纤互联通道2(22)，SFP光纤互联通道3(23)；Camera link转光纤装置的SFP光纤互联通道分别与光纤转Camera link装置的SFP光纤互联通道进行一一对应互联。18.  根据权利要求17所述的全配置型Camera link转光纤实时图像光端机，其特征在于，SFP光纤互联传输装置(2)，SFP光纤互联通道采用标准的SFP光纤模块，SFP光纤模块的传输速率为3.125Gb/s，SFP光纤模块能接插SFP多模光纤模块或者SFP单模光纤模块；SFP多模光纤模块传输距离为500米，传输波长为850nm；SFP单模光纤模块传输距离为120千米，传输波长为1470nm--1610nm。

说明书一种基于FPGA的全配置型Camera link转光纤实时图像光端机
技术领域
本发明涉及高带宽(85MHz)、高可靠性的全配置型(Full)Camera link实时图像远距离传输，尤其涉及基于FPGA(Field Programmable Gate Array，现场可编程门阵列)的Camera link高速实时图像远距离传输实现。
背景技术
在传统的Camera link图像传输系统中，设备之间的传输介质都是采用Camera link线缆进行直接连接的，由于Camera link线缆的抗干扰性差，传输距离短(小于10米)，未能满足远距离传输。近年来，随着光纤互联传输技术的发展，逐渐出现了基于光纤传输的基本型(Base)Camera link图像光端机，但是仅能实现基本型(Base)Camera link图像传输，且传输距离短(约300米)，未能满足工程需要的中等配置(Medium)、全配置(Full)、高带宽(85MHz)的Camera link实时图像远距离传输，未能满足更远距离(100千米及以上)传输。
本发明采用FPGA的高速信号处理性能、高速串行传输RocketIO IP核等资源优势，设计出一套全配置型Camera link转光纤装置，SFP光纤互联传输装置，解决了高带宽(85MHz)、全配置型(Full)Camera link转换光纤的技术难点，突破了远距离(120千米)传输的局限，并且实现了Camera link串口数据、时序同步控制信号与光纤数据流的互转换，实现了Camera link串口数据、时序同步控制信号的远距离互联通讯。同时，本发明的光端机可配置SFP光纤模块，提供单模或者多模SFP光纤模块的灵活配置，满足多种工程应用场合的需求。
发明内容
本发明的目的是通过下述技术方案实现的。
基于FPGA的全配置型Camera link转光纤实时图像光端机，其特征在于包括：Camera link转光纤装置(1)和SFP光纤互联传输装置(2)；Camera link转光纤装置(1)完成全配置型(Full)Camera link实时图像输入至光纤实时图像输出的转换，光纤实时图像通过SFP光纤互联传输装置(2)发送至远端；Camera link转光纤装置(1)实时接收SFP光纤互联传输装置(2)输入的串口、时序同步控制光纤数据流，Camera link转光纤装置(1)完成光纤数据流解析并转换成串口数据、时序同步控制信号传输至相机；其全配置型Camera link转光纤实时图像光端机的特征在于自适应Camera link的全配置型(Full)、中等型(Medium) 或基本型(Base)输入工作模式，无需人工干预配置，自适应Camera link的输入工作频率，最高Camera link工作频率达85MHz。
Camera link转光纤装置(1)，其特征在于包括：Camera link基本配置(Base)输入接口模块(111)、Camera link全配置(Full)输入接口模块(112)、Camera link数据解调模块(113、114、115)、LED指示灯(110)、数据采集同步模块(12)、64位转48位数据分发模块(13)、数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)、时钟芯片(18)、时钟管理模块(181)、FPGA芯片(19)、EEPROM程序存储芯片(191)。
Camera link基本配置(Base)输入接口模块(111)、Camera link全配置(Full)输入接口模块(112)，其特征在于：满足Camera link接口的全配置型(Full)、中等型(Medium)或基本型(Base)输入。
Camera link数据解调模块(113、114、115)，其特征在于：满足Camera link的全配置型(Full)、中等型(Medium)或基本型(Base)的数据解调，每一个模块均由DS90CR288A芯片完成数据解调，数据解调模块(113)对应Camera link格式的X分量数据，数据解调模块(114)对应Camera link格式的Y分量数据，数据解调模块(115)对应Camera link格式的Z分量数据，解调获得的数据均输入FPGA(19)芯片进行处理。
LED指示灯(110)，其特征在于：由3个独立的LED指示灯组成，3个LED指示灯的颜色分别是红色、黄色和绿色，红色LED灯闪烁则指示Camera link转光纤装置工作正常，黄色LED灯闪烁则指示Camera link图像输入正常，绿色LED灯亮则指示Camera link转光纤装置的SFP光纤互联连接正常。
数据采集同步模块(12)，其特征在于：由Camera link数据解调模块(113、114、115)分别获得的X、Y、Z分量数据在时序上是不同步的，设计3个写数据宽度为24位、深度为64的FIFO缓存空间；将X、Y、Z分量数据分别写入至各自对应的FIFO缓存空间中，采用X分量的写时钟作为这3个FIFO的统一读出时钟；把X分量的写有效使能信号经过延迟8个时钟周期后所得的使能信号，作为这3个FIFO的统一读出有效使能信号，以完成X、Y、Z分量的数据同步。
64位转48位数据分发模块(13)，其特征在于:设计一个写数据控制状态机，该状态机将数据采集同步模块(12)输出的64位数据，每次经过3个时钟周期的采集，采集获得的数据合并为192位的数据；再将这192位数据写入到一个写数据宽度为192位、深度为1K、读数据宽度为48位的FIFO缓存空间，完成Camera link的64位数据至48位的转换；将48位数据分成3个16位数据流通道，每个通道的数据分别输出至各自对应的数据Block RAM 乒乓缓存模块(14)。
数据Block RAM乒乓缓存模块(14)，其特征在于：设计一个写数据宽度为16位、深度为2K、读数据宽度为16位的Block RAM乒乓缓存空间，即Block RAM A和Block RAM B的深度均为1K；起始时，通道的数据先写入Block RAM A空间，当Block RAM A空间被写满时，写地址切换至Block RAM B空间继续写入，此时，启动读操作，读操作从Block RAM A空间中读出数据；当Block RAM B空间被写满时，Block RAM A空间也已早被读完，此时，写地址切换至Block RAM A空间继续写入，读操作切换至Block RAM B空间继续读出数据，以此循环实现数据乒乓缓存。
图像帧封装模块(15)，其特征在于：每一帧的图像数据在光纤数据流中是由帧首和帧尾严格封装的，帧首代表帧的起始，帧首采用一个16位特殊字符“9CE7”和一个2位K字符“10”共同表示；帧尾代表帧的结束，帧尾采用一个16位特殊字符“9CA5”和一个2位K字符“10”共同表示；在每一帧图像数据写入数据Block RAM乒乓缓存模块(14)之前，先将帧首标志、像素个数/行、行数/帧信息写入数据Block RAM乒乓缓存模块(14)，在每一帧图像数据完全写入数据Block RAM乒乓缓存模块(14)之后，紧接着将帧尾标志写入数据Block RAM乒乓缓存模块(14)，完成图像帧的封装。
数据包封装模块(16)，其特征在于：每一包的图像数据在光纤数据流中是由包首和包尾严格封装的，包首代表一个包的起始，包首采用一个16位特殊字符“9C63”和一个2位K字符“10”共同表示；包尾代表包的结束，包尾采用一个16位特殊字符“9C5A”和一个2位K字符“10”共同表示；每一个数据包的长度为1K字节。
串口数据采集/解析模块(161)，其特征在于：实时采集Camera link中的串口数据并转为光纤数据流发送输出(下行)；同时，实时接收光纤数据流并解析出Camera link中的串口数据(上行)；串口数据在光纤数据流中是由串口数据包首引导的，以严格区分图像数据包，串口数据包首采用一个16位特殊字符“FC17”和一个2位K字符“10”共同表示；在每个图像数据包、串口数据包之间，均需要嵌入一定频率的时钟修正序列和字符对齐序列，时钟修正序列和字符对齐序列均采用一个16位特殊字符“FC00”和一个2位K字符“10”共同表示。
数据并/串转换模块(17)，其特征在于：完成16位并行数据至光纤串行数据流的互相转换，设计采用FPGA内部的RocketIO IP核作为数据并/串转换模块。
时钟芯片(18)，其特征在于：设计采用IDT5V9885时钟芯片产生高精度的125MHz时钟，输出至时钟管理模块(181)。
时钟管理模块(181)，其特征在于：设计采用DCM时钟管理器，完成为数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模 块(161)、数据并/串转换模块(17)提供高精度的125MHz时钟。
FPGA芯片(19)，其特征在于：设计采用Virtex-II Pro系列的FPGA，在单片FPGA内部完成数据采集同步模块(12)、64位转48位数据分发模块(13)、数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)、时钟管理模块(181)的设计。
EEPROM程序存储芯片(191)，其特征在于：设计采用Xilinx公司的XCF32P EEPROM程序存储芯片，该芯片完成FPGA程序的存储和上电自动加载。
SFP光纤互联传输装置(2),其特征在于包括：SFP光纤互联通道1(21)，SFP光纤互联通道2(22)，SFP光纤互联通道3(23)；Camera link转光纤装置的SFP光纤互联通道分别与光纤转Camera link装置的SFP光纤互联通道进行一一对应互联。
SFP光纤互联传输装置(2),其特征在于：所述SFP光纤互联传输装置(2)，SFP光纤互联通道采用标准的SFP光纤模块，SFP光纤模块的传输速率为3.125Gb/s，SFP光纤模块能接插SFP多模光纤模块或者SFP单模光纤模块；SFP多模光纤模块传输距离为500米，传输波长为850nm；SFP单模光纤模块传输距离为120千米，传输波长为1470nm--1610nm。
本发明能够获得的技术效果为：
1、本发明实现全配置型(Full)Camera link实时图像输入至光纤实时图像输出的转换功能，实现全配置型(Full)、中等型(Medium)或基本型(Base)Camera link实时图像输入的自适应配置功能，实现Camera link输入工作频率的自适应功能，提高了Camera link实时图像光端机的性能。
2、本发明实现串口、时序控制光纤数据流输入至Camera link接口输出的转换功能，提高了Camera link实时图像光端机的远距离串口通讯、时序控制的可靠性。
3、本发明实现高带宽(85MHz)、全配置型(Full)Camera link实时图像的远距离传输，突破了高带宽(85MHz)、全配置型(Full)Camera link转换光纤的技术难点。
4、本发明实现SFP光纤模块的灵活配置(多模或者单模)，传输距离从500米至120千米，扩展了Camera link实时图像光端机的应用场合。
5、本发明采用光纤作为传输介质，简化现有设备之间的配线复杂性，增强系统的抗电磁干扰能力，提高全配置型(Full)Camera link实时图像传输的稳定性和可靠性。
附图说明
图1是Camera link转光纤装置的结构原理框图；
图2是光纤传输协议的特殊字符和K字符类型；
附图标记说明如下：
1--Camera link转光纤装置，
110--LED指示灯，
111--Camera link基本配置(Base)输入接口模块，
112--Camera link全配置(Full)输入接口模块，
113--Camera link数据解调模块1，
114--Camera link数据解调模块2，
115--Camera link数据解调模块3，
12--数据采集同步模块，
13--64位转48位数据分发模块，
14--数据Block RAM乒乓缓存模块，
15--图像帧封装模块，
16--数据包封装模块，
161--串口采集/解析模块， 
17--数据并/串转换模块， 
18--时钟芯片， 
181--时钟管理模块，
19--FPGA芯片，
191--EEPROM程序存储芯片，
2--SFP光纤互联传输装置，
21--SFP光纤互联通道1，
22--SFP光纤互联通道2，
23--SFP光纤互联通道3。
具体实施方式
下面结合实施例及附图对本发明做进一步说明。
本发明采用附图1的Camera link转光纤装置(1)、SFP光纤互联传输装置(2)，搭建了全配置型Camera link转光纤实时图像光端机的应用实例。
Camera link转光纤装置(1)的基本配置(Base)输入接口模块(111)与相机的基本配置(Base)输出接口连接；Camera link转光纤装置(1)的全配置(Full)输入接口模块(112)与相机的全配置(Full)输出接口连接；SFP光纤互联传输装置(2)的SFP光纤互联通道1(21)通过光纤线缆与光纤转Camera link装置的SFP光纤互联通道1进行互联；SFP光纤互联传输装置(2)的SFP光纤互联通道2(22)通过光纤线缆与光纤转Camera link装置的 SFP光纤互联通道2进行互联；SFP光纤互联传输装置(2)的SFP光纤互联通道3(23)通过光纤线缆与光纤转Camera link装置的SFP光纤互联通道3进行互联。
当Camera link转光纤装置(1)和SFP光纤互联传输装置(2)开启电工作后，LED指示灯(110)的红色LED灯是按固定频率闪烁，则说明Camera link转光纤装置(1)程序启动正常；当SFP光纤互联传输装置(2)通过光纤线缆与光纤转Camera link装置进行互联接后，LED(110)指示灯的绿色LED灯是一直亮，则说明Camera link转光纤装置(1)和光纤转Camera link装置的光纤互联连接正常；当Camera link转光纤装置(1)接入相机图像时，LED(110)指示灯的黄色LED灯闪烁，且黄色LED灯闪烁的频率会随相机帧频的提高而加快，则说明Camera link图像接入正常。
参考附图1所示，Camera link转光纤装置(1)和SFP光纤互联传输装置(2)的3个SFP光纤互联通道都需要连接，才能实现全配置型(Full)、中等型(Medium)或基本型(Base)Camera link实时图像输入的自适应配置功能，即当输入为全配置型(Full)时，Camera link的X、Y、Z数据分量分别通过第1、第2、第3个SFP光纤互联通道进行传输；当输入为中等型(Medium)时，Camera link的X、Y数据分量分别通过第1、第2个SFP光纤互联通道进行传输，而第3个SFP光纤互联通道则无数据进行传输；当输入为基本型(Base)时，仅有Camera link的X数据分量通过第1个SFP光纤互联通道进行传输，而第2、第3个SFP光纤互联通道则无数据进行传输；Camera link转光纤装置(1)和光纤转Camera link装置进行互联的SFP光纤模块须是相同的工作模块，即一致为单模光纤模块或一致为多模光纤模块，SFP光纤模块均支持热插拔；SFP多模光纤模块采用的是一通光电公司的3.125Gb/s光纤模块，传输距离为500米，传输功率为0.1mW，工作波长为850nm；SFP单模光纤模块采用的是一通光电公司的3.125Gb/s光纤模块，传输距离为120千米，传输功率为1mW,工作波长从1470nm—1610nm，每隔20nm一个波长，共有8个使用波长。
参考附图1所示，Camera link数据解调模块(113、114、115)是采用芯片DS90CR288A完成数据解调；通过在FPGA内部采用硬件描述语言设计实现相应的硬件模块电路，包括：数据采集同步模块(12)、64位转48位数据分发模块(13)、数据Block RAM乒乓缓存模块(14)、图像帧封装模块(15)、数据包封装模块(16)、串口数据采集/解析模块(161)、数据并/串转换模块(17)、时钟管理模块(181)；FPGA(19)是采用Xilinx公司的Virtex-II Pro系列的XC2VP20-FG676-2芯片。
参考附图1所示，Camera link转光纤装置(1)自适应在不同的Camera link输入配置模式、不同输入工作频率之间切换，切换后Camera link转光纤装置(1)和SFP光纤互联传输装置(2)无需断电重新启动即可工作。
结合附图1对本发明做进一步的描述：
按照附图1搭建实例所示，将Camera link转光纤装置(1)设计生成的比特流文件烧写至EEPROM程序存储芯片(191)中；给FPGA(19)上电后，FPGA(19)从EEPROM程序存储芯片(191)加载已生成的比特流文件，并产生相应的硬件电路；使用Chip scope工具可以观察和分析数字逻辑、控制时序是否正确。