基于SOI阻挡杂质带探测器的制备方法.pdf

一种基于SOI阻挡杂质带探测器的制备方法包括：在SOI材料的顶硅层上采用原位掺杂工艺外延生长吸收层；在所述吸收层上重掺杂生长导电层；在所述导电层上键合高阻硅晶圆；通过深硅刻蚀工艺去除所述SOI材料的底硅层；通过湿法腐蚀工艺去除SOI材料的埋氧层；通过离子注入工艺及快速热退火工艺在所述SOI材料的顶硅层上形成电极过渡区；再通过深硅刻蚀工艺形成微台面，并沉积氮化硅钝化层；在所述氮化硅钝化层上腐蚀开孔，并通过电子束蒸发工艺形成正电极和负电极；再通过退火工艺形成电极欧姆接触；通过电子束蒸发工艺加厚所述正电极和所述负电极。本发明的技术方案提高了阻挡杂质带探测器的量子效率和响应率。

权利要求书1.  一种基于SOI阻挡杂质带探测器的制备方法，其特征在于，包括：在SOI材料的顶硅层上采用原位掺杂工艺外延生长吸收层；在所述吸收层上重掺杂生长导电层；在所述导电层上键合高阻硅晶圆；通过深硅刻蚀工艺去除所述SOI材料的底硅层；通过湿法腐蚀工艺去除SOI材料的埋氧层；通过离子注入工艺及快速热退火工艺在所述SOI材料的顶硅层上形成电极过渡区；再通过深硅刻蚀工艺形成微台面，并沉积氮化硅钝化层；在所述氮化硅钝化层上腐蚀开孔，并通过电子束蒸发工艺形成正电极和负电极；再通过退火工艺形成电极欧姆接触；通过电子束蒸发工艺加厚所述正电极和所述负电极。2.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述埋氧层的厚度为1.5～3μm，所述顶硅层的电阻率为5000～10000Ω·cm，所述顶硅层的厚度为3～12μm。3.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述采用原位掺杂工艺外延生长吸收层时掺杂离子为磷离子，所述磷离子的掺杂浓度为4×1017～6×1017cm-3，所述吸收层的厚度为25～30μm。4.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述在所述吸收层上重掺杂生长导电层时掺杂离子为磷离子，所述磷离子的掺杂浓度为1×1019～3×1019cm-3，所述导电层的厚度为20～30μm。5.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述湿法腐蚀工艺中腐蚀溶液体积配比为：49％的氢氟酸：水＝1:1，所述 湿法腐蚀工艺的腐蚀时间为5～6分钟。6.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述离子注入工艺中注入能量为40keV，注入剂量为2×1014～5×1014cm-2。7.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述快速热退火工艺在氮气保护气氛中完成，退火温度为950～1000℃，退火时间为10～15秒。8.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述通过深硅刻蚀工艺形成微台面时刻蚀深度为35～55μm。9.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述通过电子束蒸发工艺形成正电极和负电极包括依次蒸镀钛、铝、镍和金，蒸镀钛的厚度为20nm，蒸镀铝的厚度为150nm，蒸镀镍的厚度为30nm、蒸镀金的厚度为100nm。10.  如权利要求1所述的基于SOI阻挡杂质带探测器的制备方法，其特征在于，所述通过电子束蒸发工艺加厚所述正电极和所述负电极包括依次蒸镀镍和金，蒸镀镍的加厚厚度为20nm，蒸镀金的加厚厚度为300nm。

说明书基于SOI阻挡杂质带探测器的制备方法
技术领域
本发明涉及红外及太赫兹探测器件的制备工艺技术，特别涉及一种基于SOI阻挡杂质带探测器的制备方法。
背景技术
阻挡杂质带探测器是一种高灵敏的远红外及太赫兹波探测器，工作在10K以下的低温环境中，在民用、军用及航天领域有着广泛的应用前景。阻挡杂质带探测器的制备工艺主要有以下两种。其中一种是在高导硅衬底上外延生长硅重掺杂吸收层，在吸收层上再同炉外延生长高阻硅阻挡层，这种制备方法的优点是结构和工艺比较简单，便于增加吸收层厚度，缺点是外延生长的高阻硅阻挡层无法避免地会引入杂质，降低了电阻率，无法有效抑制暗电流；另一种方法是在高阻硅衬底上通过离子注入的方式来制备吸收层和高导层，这种方法的优点是利用高阻硅衬底作为阻挡层，能够提高阻挡层的电阻率，有效抑制暗电流，缺点是离子注入形成的吸收层厚度受限，一般在2微米以下，这样就限制了器件的量子效率和响应率。
因此如何提高阻挡杂质带探测器的量子效率和响应率成为目前亟待解决的问题之一。
发明内容
本发明的技术方案解决的技术问题是提高了阻挡杂质带探测器的量子效率和响应率。
为了实现上述发明目的，本发明提供了一种基于SOI阻挡杂质带探测器 的制备方法，包括：
在SOI材料的顶硅层上采用原位掺杂工艺外延生长吸收层；
在所述吸收层上重掺杂生长导电层；在所述导电层上键合高阻硅晶圆；
通过深硅刻蚀工艺去除所述SOI材料的底硅层；通过湿法腐蚀工艺去除SOI材料的埋氧层；通过离子注入工艺及快速热退火工艺在所述SOI材料的顶硅层上形成电极过渡区；再通过深硅刻蚀工艺形成微台面，并沉积氮化硅钝化层；
在所述氮化硅钝化层上腐蚀开孔，并通过电子束蒸发工艺形成正电极和负电极；再通过退火工艺形成电极欧姆接触；通过电子束蒸发工艺加厚所述正电极和所述负电极。
可选的，所述埋氧层的厚度为1.5～3μm，所述顶硅层的电阻率为5000～10000Ω·cm，所述顶硅层的厚度为3～12μm。
可选的，所述采用原位掺杂工艺外延生长吸收层时掺杂离子为磷离子，所述磷离子的掺杂浓度为4×1017～6×1017cm-3，所述吸收层的厚度为25～30μm。
可选的，所述在所述吸收层上重掺杂生长导电层时掺杂离子为磷离子，所述磷离子的掺杂浓度为1×1019～3×1019cm-3，所述导电层的厚度为20～30μm。
可选的，所述湿法腐蚀工艺中腐蚀溶液体积配比为：49％的氢氟酸：水＝1:1，所述湿法腐蚀工艺的腐蚀时间为5～6分钟。
可选的，所述离子注入工艺中注入能量为40keV，注入剂量为2×1014～5×1014cm-2。
可选的，所述快速热退火工艺在氮气保护气氛中完成，退火温度为950～1000℃，退火时间为10～15秒。
可选的，所述通过深硅刻蚀工艺形成微台面时刻蚀深度为35～55μm。
可选的，所述通过电子束蒸发工艺形成正电极和负电极包括依次蒸镀钛、铝、镍和金，蒸镀钛的厚度为20nm，蒸镀铝的厚度为150nm，蒸镀镍的厚度为30nm、蒸镀金的厚度为100nm。
可选的，所述通过电子束蒸发工艺加厚所述正电极和所述负电极包括依次蒸镀镍和金，蒸镀镍的加厚厚度为20nm，蒸镀金的加厚厚度为300nm。
本发明采取以上技术方案，与现有技术相比，具有以下优点：
精确控制阻挡层厚度，并提高阻挡层电阻率，从而，最大限度地抑制暗电流，避免了外延生长的阻挡层电阻率低、无法有效抑制暗电流的问题；同时，通过原位掺杂工艺外延生长硅掺磷吸收层，易于控制吸收层掺杂浓度，增加吸收层厚度，解决了离子注入制备吸收层厚度受限的问题，提高探测器的量子效率和响应率。
附图说明
图1为本发明提供的基于SOI阻挡杂质带探测器制备过程中键合高阻硅晶圆后器件的剖面结构示意图；
图2为本发明提供的基于SOI阻挡杂质带探测器制备完成后器件的剖面结构示意图；
图1和图2中：
1——SOI材料的底硅层
2——SOI材料的埋氧层
3——SOI材料的顶硅层
4——Si:P吸收层
5——Si:P导电层
6——高阻硅晶圆
7——电极过渡区
8——氮化硅钝化层
9——正电极区
10——负电极区
图3为本发明提供的基于SOI阻挡杂质带探测器制备工艺的步骤流程图；
图4至图13为本发明实施例提供的基于SOI阻挡杂质带探测器制备工艺的过程图。
具体实施方式
为使本发明的上述目的、特征和优点更易于理解，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
如图1及图2所示，本发明的基于SOI阻挡杂质带探测器(以下简称探测器)的制备方法是在现有成熟的SOI工艺技术基础之上，通过深硅刻蚀和湿法腐蚀工艺来获得高电阻率阻挡层；通过采用原位掺杂工艺精确控制吸收层掺杂浓度，增加吸收层厚度。
如图3所示，器件制备工艺流程步骤简述如下：
首先，在SOI材料的顶硅层3上采用原位掺杂工艺外延生长Si:P(掺杂磷离子的硅材料)吸收层4，掺杂浓度4×1017～6×1017cm-3，厚度25～30μm；
然后，在吸收层4上继续重掺杂生长Si:P导电层5，掺杂浓度1×1019～3×1019cm-3，厚度20～30μm；在导电层5上键合高阻硅晶圆6；
然后，通过深硅刻蚀工艺去除SOI材料的底硅层1；通过湿法腐蚀工艺去除埋氧层2；通过离子注入及快速热退火工艺在顶硅层3上形成电极过渡区7；再通过深硅刻蚀工艺形成微台面，并沉积氮化硅钝化层8；
然后，在氮化硅钝化层8上腐蚀开孔，并通过电子束蒸发工艺形成正电极9和负电极10；通过退火工艺形成电极欧姆接触；
最后，再通过电子束蒸发工艺，加厚正电极9和负电极10，以便于电极引线和器件测试。除了正、负电极区外，器件表面，包括微台面的侧面，覆盖有氮化硅钝化层。
本发明的技术方案适用于制备低暗电流、高量子效率的阻挡杂质带探测器。本发明的技术方案精确控制阻挡层厚度，并提高阻挡层电阻率，从而，最大限度地抑制暗电流，避免了外延生长的阻挡层电阻率低、无法有效抑制暗电流的问题；同时，通过原位掺杂工艺外延生长Si:P吸收层，易于控制吸收层掺杂浓度，增加吸收层厚度，解决了离子注入制备吸收层厚度受限的问题，提高探测器的量子效率和响应率。
下面结合图1至图13，举例说明本发明的技术方案：
如图1及图2所示，本实施例探测器所用的衬底材料为埋氧层2厚度2μm、顶硅层3厚度5μm、顶硅层3电阻率10000Ω·cm的SOI材料；在SOI材料的顶硅层3上采用原位掺杂工艺外延生长Si:P吸收层4，掺杂浓度 5×1017cm-3，厚度30μm；在吸收层4上继续重掺杂生长Si:P导电层5，掺杂浓度2×1019cm-3，厚度20μm；在导电层5上键合高阻硅晶圆6；然后，通过深硅刻蚀工艺去除SOI材料的底硅层1；通过湿法腐蚀工艺去除埋氧层2；通过离子注入及快速热退火工艺在顶硅层3上形成电极过渡区7；再通过深硅刻蚀工艺形成微台面，并沉积氮化硅钝化层8；然后，在氮化硅钝化层8上腐蚀开孔，并通过电子束蒸发工艺形成正电极9和负电极10；通过退火工艺形成电极欧姆接触；最后再通过电子束蒸发工艺，加厚正电极9和负电极10，以便于电极引线及器件测试。除了正、负电极区外，器件表面，包括微台面的侧面，覆盖有氮化硅钝化层。
本实施例探测器芯片制备的具体工艺流程为(如图3所示)：
S1，清洗SOI材料：依次采用四氯化碳、丙酮、异丙醇、去离子水清洗SOI材料，氮气吹干；
S2，外延生长吸收层：在SOI材料的顶硅层3上，采用原位掺杂工艺外延生长Si:P吸收层4，掺杂离子P(磷离子)，磷离子掺杂浓度5×1017cm-3，厚度30μm(见图4)；
S3，外延生长导电层：在吸收层4上继续采用原位掺杂工艺外延生长Si:P导电层5，掺杂离子P，掺杂浓度2×1019cm-3，厚度20μm(见图5)；
S4，键合高阻硅晶圆：在导电层5上键合高阻硅晶圆6(见图6)；
S5，深硅刻蚀：采用感应耦合等离子体(ICP)工艺进行刻蚀，去除SOI材料的底硅层1(见图7)；
S6，湿法腐蚀：腐蚀溶液体积配比为49％HF：H2O(49％氢氟酸：水)＝1:1，腐蚀时间为5分钟，去除埋氧层2(见图8)；
S7，第一次光刻：甩正胶AZ5214，厚度1.5μm，曝光显影；
S8，蒸镀光刻标记：采用电子束蒸发工艺蒸镀光刻标记，真空度5×10-4Pa，蒸发速率0.5nm/s，依次蒸镀Ti(钛)、Au(金)金属膜，厚度为20nm、150nm；
S9，浮胶：采用丙酮进行浮胶，并依次用异丙醇、去离子水清洗，氮气吹干；
S10，离子注入：采用离子注入工艺，将磷离子注入SOI材料的顶硅层3，注入能量40keV，注入剂量2×1014cm-2；
S11，快速热退火：在氮气气氛中进行快速热退火工艺(快速热退火工艺是指升、降温速率在20℃/s～250℃/s范围的热退火工艺)，升、降温速率为90℃/s，退火温度为950℃，退火温度保持时间为10秒，形成电极过渡区7(见图9)；
S12，第二次光刻：甩正胶AZ4620，厚度8μm，曝光显影，获得刻蚀区域；
S13，深硅刻蚀：采用感应耦合等离子体(ICP)工艺进行刻蚀，刻蚀深度40μm，形成微台面(见图10)；
S14，光刻胶剥离：采用丙酮进行光刻胶剥离，并依次用异丙醇、去离子水清洗，氮气吹干；
S15，氮化硅沉积：采用等离子体增强化学气相沉积(PECVD)工艺，在器件表面及微台面的侧面沉积氮化硅钝化膜，生长温度200℃，RF功率为40W，SiH4气流量50ml/min，N2气流量为900ml/min，沉积厚度为500nm(见图11)；
S16，第三次光刻：甩正胶AZ5214，厚度2μm，曝光显影后60℃坚膜 20分钟；
S17，腐蚀开孔：腐蚀开电极孔，采用氢氟酸缓冲液腐蚀正、负电极区的氮化硅钝化膜，氢氟酸缓冲液体积配比为HF∶NH4F∶H2O(氢氟酸：氟化铵：水)＝1∶2∶3，室温下腐蚀60秒，去离子水冲洗，氮气吹干(见图12)；
S18，光刻胶剥离：采用丙酮进行光刻胶剥离，并依次用异丙醇、去离子水清洗，氮气吹干；
S19，第四次光刻：甩正胶AZ5214，厚度2μm，曝光显影获得正、负电极区域；
S20，等离子体去胶：采用氩气等离子体去胶工艺，进一步去除显影后残留的光刻胶底膜；
S21，蒸镀正、负电极：采用电子束蒸发工艺生长正、负电极，真空度5×10-4Pa，蒸发速率1nm/s，依次蒸镀Ti(钛)、Al(铝)、Ni(镍)、Au(金)金属膜，厚度分别为20nm、150nm、30nm、100nm；
S22，浮胶：采用丙酮进行浮胶，70℃水浴10分钟，异丙醇超声清洗5分钟，去离子水冲洗，氮气吹干；
S23，正、负电极退火：采用退火工艺，退火温度为400℃，退火温度保持时间为30分钟；
S24，第五次光刻：甩正胶AZ5214，厚度2μm，曝光显影获得正、负电极区域；
S25，等离子体去胶：采用氩气等离子体去胶工艺，进一步去除显影后残留的光刻胶底膜；
S26，加厚正、负电极：采用电子束蒸发工艺加厚正、负电极，真空度5×10-4Pa，蒸发速率1nm/s，依次蒸镀Ni、Au金属膜，厚度分别为20nm、300nm；
S27，浮胶：采用丙酮进行浮胶，70℃水浴5分钟，异丙醇超声清洗5分钟，去离子水冲洗，氮气吹干(见图13)；
S28，划片、测试：划片、测试，器件制备完毕。
本发明的优点在于：
利用成熟的SOI工艺，根据设计及模拟要求，可以精确控制SOI材料顶硅层的电阻率和厚度，电阻率可高达5000～10000Ω·cm，从而最大限度地降低暗电流，抑制噪声，避免由于外延生长的阻挡层电阻率低、无法有效抑制暗电流的问题；
由于SOI材料的埋氧层比底硅层具有较小的刻蚀速率，当深硅刻蚀到埋氧层时，刻蚀速率将明显减小，因此，埋氧层可作为深硅刻蚀的截止层，进而采用湿法腐蚀去除埋氧层，可以避免对顶硅层造成刻蚀损伤；
采用原位掺杂工艺来生长吸收层，易于控制吸收层掺杂浓度，增加吸收层厚度，避免了离子注入制备吸收层厚度受限的问题，从而提高器件的量子效率和响应率。
总之，本发明方法结合了技术背景中提到的现有两种阻挡杂质带探测器制备方法的优点，即在抑制暗电流的同时提高了器件响应率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。