《射频LDMOS及其制作方法.pdf》由会员分享，可在线阅读，更多相关《射频LDMOS及其制作方法.pdf（11页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201410632526.1(22)申请日 2014.11.11H01L 29/78(2006.01)H01L 21/265(2006.01)H01L 21/336(2006.01)(71)申请人上海华虹宏力半导体制造有限公司地址 201203 上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人钱文生(74)专利代理机构上海浦一知识产权代理有限公司 31211代理人殷晓雪(54) 发明名称射频LDMOS及其制作方法(57) 摘要本发明公开了一种射频LDMOS，具有侧面接触的第一掺杂类型的体区与第二掺杂类型的漂移区；在体区中具有第。
2、二掺杂类型的源区与第一掺杂类型的源端袋形注入区，源端袋形注入区在源区内侧，且源端袋形注入区在栅极正下方；在漂移区中具有第二掺杂类型的漏区与第一掺杂类型的漏端袋形注入区，漏端袋形注入区在漏区内侧。本发明还公开了所述射频LDMOS的制作方法。本发明的射频LDMOS可以解决低导通电阻与低漏电、高击穿电压、低输出电容之间的矛盾。(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书2页 说明书4页 附图4页(10)申请公布号 CN 104409500 A(43)申请公布日 2015.03.11CN 104409500 A1/2页21.一种射频LDMOS，具有侧面接触的。
3、第一掺杂类型的体区与第二掺杂类型的漂移区；其特征是，在体区中具有第二掺杂类型的源区与第一掺杂类型的源端袋形注入区，源端袋形注入区在源区内侧，且源端袋形注入区在栅极正下方；在漂移区中具有第二掺杂类型的漏区与第一掺杂类型的漏端袋形注入区，漏端袋形注入区在漏区内侧。2.根据权利要求1所述的射频LDMOS，其特征是，所述源端袋形注入区的掺杂浓度大于体区。3.根据权利要求1所述的射频LDMOS，其特征是，所述漏端袋形注入区与漂移区之间形成的PN结的结深小于或等于漏区结深。4.根据权利要求1所述的射频LDMOS，其特征是，所述第一掺杂类型为p型，第二掺杂类型为n型；漂移区的杂质为磷；源端袋形注入区和漏端袋。
4、形注入区的杂质为硼；或者，所述第一掺杂类型为n型，第二掺杂类型为p型；漂移区的杂质为硼；源端袋形注入区和漏端袋形注入区的杂质为磷或砷。5.一种射频LDMOS的制作方法，其特征是，在源漏注入之前先采用倾斜角度的袋形离子注入工艺，在第一掺杂类型的体区中形成第一掺杂类型的源端袋形注入区，在第二掺杂类型的漂移区中形成第一掺杂类型的漏端袋形注入区；然后采用源漏注入工艺，在体区中形成第二掺杂类型的源区，在漂移区中形成第二掺杂类型的漏区；所述源端袋形注入区在源区内侧，且源端袋形注入区在栅极正下方；所述漏端袋形注入区在漏区内侧。6.根据权利要求5所述的射频LDMOS的制作方法，其特征是，包括如下步骤：第1步，。
5、在衬底上外延生长形成外延层；第2步，在外延层上先热氧化生长形成栅氧化层，再淀积多晶硅；第3步，采用光刻和刻蚀工艺仅去除源端窗口的多晶硅；第4步，采用自对准离子注入工艺对源端窗口正下方及邻近区域的外延层进行离子注入，形成体区；第5步，采用光刻和刻蚀工艺刻蚀多晶硅形成栅极；第6步，采用自对准离子注入工艺在外延层中进行轻掺杂漏注入，形成与体区侧面接触的漂移区；第7步，先采用光刻工艺仅暴露出源端窗口和漏端窗口，再对源端窗口和漏端窗口进行倾斜角度的袋形离子注入形成袋形注入区，最后对源端窗口和漏端窗口进行源漏注入形成源区和漏区；源端袋形注入区位于源区的内侧，且在栅极的正下方；漏端袋形注入区位于漏区的内侧；。
6、第8步，在源区、漏区和栅极上方形成源区金属硅化物、漏区金属硅化物和栅极金属硅化物；第9步，先在整个硅片淀积一层氧化硅作为栅屏蔽阻挡层，再采用光刻和刻蚀工艺去除掉部分的栅屏蔽阻挡层；剩余的栅屏蔽阻挡层为连续的且有高度差的一整块，覆盖在部分或全部的栅极金属硅化物之上，还位于栅极金属硅化物和栅极的一侧侧壁，还相隔栅氧化层覆盖在除漏区以外的漂移区和漏端袋形注入区之上；第10步，先在整个硅片淀积一层金属或多晶硅作为栅屏蔽层，再采用光刻和刻蚀工艺去除掉部分的栅屏蔽层；剩余的栅屏蔽层为连续的一整块，覆盖在部分或全部的栅屏蔽阻权 利 要 求 书CN 104409500 A2/2页3挡层之上；栅屏蔽层至少在部分。
7、的漂移区的上方；第11步，先采用光刻和刻蚀工艺在源区的位置刻蚀孔或沟槽，其穿越源区金属硅化物、源区、体区、外延层，并抵达到衬底之中，接着在该孔或沟槽中填充金属形成下沉结构。权 利 要 求 书CN 104409500 A1/4页4射频 LDMOS 及其制作方法技术领域0001 本申请涉及一种半导体器件，特别是涉及一种应用于射频领域的LDMOS器件。背景技术0002 射频LDMOS(横向扩散场效应晶体管)器件是普遍使用的半导体高压器件，其广泛应用于无线基站、广播站等射频领域的功率放大器。0003 请参阅图1，这是一种现有的射频LDMOS器件。以n型射频LDMOS器件为例，在p型重掺杂衬底1上具有p。
8、型轻掺杂外延层2。在外延层2中具有依次侧面接触的n型重掺杂源区8a、p型沟道掺杂区5和n型漂移区6。在漂移区6中具有n型重掺杂漏区8b。在沟道掺杂区5和漂移区6之上依次具有栅氧化层3和多晶硅栅极4。在栅极4的正上方、以及部分漂移区6的正上方具有一整块且有高差的氧化硅作为栅屏蔽阻挡层10。在部分栅屏蔽阻挡层10的上方具有栅屏蔽层(G-shield，也称栅掩蔽层)11。栅屏蔽层11至少在部分漂移区6的上方，也可延展到部分的栅极4的正上方而形成一整块且有高差的结构。所述栅屏蔽层11是金属或n型重掺杂多晶硅，其RESURF(Reduced SURfsce Field，减小表面电场)效应能够有效地增加器。
9、件的击穿电压，同时有效地降低栅极和漏极之间的寄生电容，这样便可以适当增加漂移区3的掺杂浓度从而降低器件的导通电阻。下沉结构(sinker)12从源区8a表面向下穿透源区8a、外延层2，并抵达到衬底1之中。0004 射频LDMOS器件追求的性能指标包括高击穿电压、低导通电阻(线性区的器件源漏电阻)和低输出电容等。为了降低导通电阻，应尽可能缩小器件的沟道长度和漂移区长度，增大漂移区的掺杂浓度。但过短的沟道长度会带来较大的DIBL(Drain induction barrier lower，漏致势垒降低)效应，并产生较大漏电；过短的漂移区长度会降低击穿电压；较高的漂移区掺杂浓度同样会降低击穿电压，并。
10、增加器件的输出电容。因此传统的射频LDMOS器件很难兼顾全部的电学参数以达到器件性能优异。发明内容0005 本申请所要解决的技术问题是提供一种射频LDMOS器件，具有低导通电阻、低漏电、高击穿电压、低输出电容的特点。为此，本申请还要提供所述射频LDMOS器件的制造方法。0006 为解决上述技术问题，本申请的射频LDMOS具有侧面接触的第一掺杂类型的体区与第二掺杂类型的漂移区；在体区中具有第二掺杂类型的源区与第一掺杂类型的源端袋形注入区，源端袋形注入区在源区内侧，且源端袋形注入区在栅极正下方；在漂移区中具有第二掺杂类型的漏区与第一掺杂类型的漏端袋形注入区，漏端袋形注入区在漏区内侧。0007 本申。
11、请的射频LDMOS的制作方法是，在源漏注入之前先采用倾斜角度的袋形离子注入工艺，在第一掺杂类型的体区中形成第一掺杂类型的源端袋形注入区，在第二掺杂类型的漂移区中形成第一掺杂类型的漏端袋形注入区；0008 然后采用源漏注入工艺，在体区中形成第二掺杂类型的源区，在漂移区中形成第说 明 书CN 104409500 A2/4页5二掺杂类型的漏区；所述源端袋形注入区在源区内侧，且源端袋形注入区在栅极正下方；所述漏端袋形注入区在漏区内侧。0009 本申请的射频LDMOS可以解决低导通电阻与低漏电、高击穿电压、低输出电容之间的矛盾。这是由于通过倾斜角度的袋形离子注入工艺所形成的源端袋形注入区提高了沟道的势垒。
12、高度，减小漏电。同样通过倾斜角度的袋形离子注入工艺所形成的漏端袋形注入区在影响导通电阻不大的情况下，帮助大漏极电压下漂移区的全耗尽，以降低输出电容，增大击穿电压。附图说明0010 图1是一种现有的射频LDMOS器件的剖面结构示意图；0011 图2是本申请的射频LDMOS器件的剖面结构示意图；0012 图3a至图3j是本申请的射频LDMOS器件的制造方法的各步骤剖面结构示意图。0013 图中附图标记说明：0014 1为衬底；2为外延层；3为栅氧化层；4为栅极；5为体区；6为漂移区；7a为源端袋形注入区；7b为漏端袋形注入区；8a为源区；8b为漏区；9a为源区金属硅化物；9b为漏区金属硅化物；9c。
13、为栅极金属硅化物；10为栅屏蔽阻挡层；11为栅屏蔽层；12为下沉结构；A为源端窗口；B为漏端窗口。具体实施方式0015 请参阅图2，这是本申请的射频LDMOS器件。以n型射频LDMOS器件为例，在p型重掺杂衬底1上具有p型轻掺杂外延层2。在外延层2中具有侧面接触的p型体区5和n型漂移区6。体区5包含了本申请的射频LDMOS器件的沟道位置。漂移区6的深度例如大于体区5。在体区5中具有侧面接触的n型重掺杂源区8a和p型源端袋形注入区7a。源端袋形注入区7a位于源区8a的内侧，同时位于栅极4的正下方。源端袋形注入区7a的掺杂浓度大于体区5。在漂移区6中具有n型重掺杂漏区8b和p型漏端袋形注入区7b。。
14、漏端袋形注入区7b位于漏区8b的内侧。漏端袋形注入区7b与漂移区6之间形成的PN结的结深小于或等于漏区结深。源端袋形注入区7a和漏端袋形注入区7b的掺杂浓度和深度例如均小于源区8a和漏区8b。在沟道掺杂区5、漂移区6、源端袋形注入区7a和漏端袋形注入区7b之上具有栅氧化层3。在部分栅氧化层3之上具有多晶硅栅极4，栅极4在源端袋形注入区7a的正上方，还在体区5与漂移区6的接触面的正上方。在源区8a、漏区8b、栅极4之上分别具有源区金属硅化物9a、漏区金属硅化物9b、栅极金属硅化物9c。在部分或全部的栅极金属硅化物9c的正上方、以及部分或全部的栅氧化层3的正上方具有一整块且有高差的氧化硅作为栅屏蔽。
15、阻挡层10。高差体现在栅屏蔽阻挡层10还位于栅极金属硅化物9c和栅极4的仅一侧侧壁。在部分栅屏蔽阻挡层10的上方具有栅屏蔽层11。栅屏蔽层11至少在部分漂移区6的正上方，也可延展到部分的栅极金属硅化物9c的正上方而形成一整块且有高差的结构。所述栅屏蔽层11是金属或n型重掺杂多晶硅。下沉结构12从源区金属硅化物9a表面向下穿透源区金属硅化物9a、源区8a、体区5、外延层2，并抵达到衬底1之中。0016 对于n型射频LDMOS而言，n型漂移区6的杂质例如为磷，p型源端袋形注入区7a说 明 书CN 104409500 A3/4页6和漏端袋形注入区7b的杂质例如为硼。对于p型射频LDMOS而言，其各部。
16、分掺杂类型与n型射频LDMOS相反，且p型漂移区6的杂质例如为硼，n型源端袋形注入区7a和漏端袋形注入区7b的杂质例如为磷或砷。0017 与现有的射频LDMOS器件相比，本申请的主要创新体现在：0018 其一，在源区8a内侧新增掺杂类型相反的源端袋形注入区7a。该源端袋形注入区7a是通过具有一定倾斜角度的袋形离子注入(pocket implant)工艺制造的，位于射频LDMOS器件的沟道位置。该源端袋形注入区7a在对器件阈值电压没有显著增加的同时，提高了沟道的势垒高度，显著改善了器件的短沟道效应(short channel effects)，降低了DIBL效应及由此带来的漏电。0019 其二，。
17、在漏区8b内侧新增掺杂类型相反的漏端袋形注入区7b。该漏端袋形注入区7b是通过具有一定倾斜角度的袋形离子注入工艺制造的，位于漂移区6中。该漏端袋形注入区7b对漂移区6靠近漏区8b的部分进行与漂移区6相反类型杂质掺杂，这样可以帮助漏极高压偏置时漂移区6的全耗尽，以降低输出电容，还可以在提高漂移区6的掺杂浓度时仍然保持高击穿电压，并保持低导通电阻。0020 本申请的射频LDMOS器件的制造方法包括如下步骤(以n型射频LDMOS器件为例)：0021 第1步，请参阅图3a，在重掺杂的p型衬底1之上采用外延生长工艺形成轻掺杂的p型外延层2。0022 第2步，请参阅图3b，在外延层2之上先采用热氧化生长工。
18、艺形成一层氧化硅3作为栅氧化层，再采用淀积工艺形成一层多晶硅4。在淀积多晶硅4的同时进行n型杂质的高剂量原位掺杂，或在淀积多晶硅4之后进行n型杂质的高剂量离子注入，使得多晶硅4为n型重掺杂。0023 第3步，请参阅图3c，采用光刻和刻蚀工艺仅去除源端窗口A的多晶硅4。所述源端窗口A是指后续准备形成源区的区域。0024 第4步，请参阅图3d，采用自对准离子注入工艺对源端窗口A正下方及邻近区域的外延层2进行p型杂质的离子注入，形成体区5。所述自对准是指无须光刻工艺，直接以多晶硅4作为离子注入的阻挡层。体区5包含了本申请的射频LDMOS器件的沟道位置。0025 第5步，请参阅图3e，采用光刻和刻蚀工。
19、艺刻蚀多晶硅4形成栅极。0026 第6步，请参阅图3f，采用自对准离子注入工艺在外延层2中进行n型杂质的轻掺杂漏注入(LDD)，形成与体区5的侧面相接触的漂移区6。漂移区6与体区5的侧面接触位置例如位于栅极4的正下方。漂移区6的深度例如大于体区5。所述自对准是指无须光刻工艺，直接以栅极4作为离子注入的阻挡层。此时n型杂质也将注入p型的体区5，然而剂量较小因而对体区5没有影响。0027 第7步，请参阅图3g，先采用光刻工艺仅暴露出源端窗口A和漏端窗口B，其余区域均覆盖光刻胶(未图示)。所述漏端窗口B是指后续准备形成漏区的区域。再对源端窗口A和漏端窗口B进行具有一定倾斜角度的p型杂质的袋形离子注入。
20、，形成袋形注入区7a和7b。最后对源端窗口A和漏端窗口B进行n型杂质的高剂量源漏注入形成源区8a和漏区8b。源端袋形注入区7a位于源区8a的内侧，且在栅极4的正下方。漏端袋形注入区7b位于漏区8b的内侧。源端袋形注入区7a和漏端袋形注入区7b的掺杂浓度和深度例如均说 明 书CN 104409500 A4/4页7小于源区8a和漏区8b。0028 第8步，请参阅图3h，先在整个硅片淀积一层氧化硅作为硅化物阻挡层(未图示)。然后采用光刻和刻蚀工艺仅暴露出源区8a上表面、漏区8b上表面和栅极4上表面，这需要去除源区8a、漏区8b和栅极4上方的硅化物阻挡层，同时去除源区8a和漏区8b上方的栅氧化层3。最。
21、后在源区8a、漏区8b和栅极4上方形成源区金属硅化物9a、漏区金属硅化物9b和栅极金属硅化物9c。0029 所述形成金属硅化物例如包括先淀积一层难熔金属，再进行高温退火处理使得金属与硅接触的区域形成金属硅化物，最后去除未形成金属硅化物的金属。0030 第9步，请参阅图3i，先在整个硅片淀积一层氧化硅作为栅屏蔽阻挡层10，接着采用光刻和刻蚀工艺去除掉部分的栅屏蔽阻挡层10。剩余的栅屏蔽阻挡层10为连续的且有高度差的一整块，覆盖在部分或全部的栅极金属硅化物9c之上，还位于栅极金属硅化物9c和栅极4的一侧侧壁，还相隔栅氧化层3覆盖在除漏区8b以外的漂移区6和漏端袋形注入区7b之上。0031 第10步。
22、，请参阅图3j，先在整个硅片淀积一层金属作为栅屏蔽层11，接着采用光刻和刻蚀工艺去除掉部分的栅屏蔽层11。剩余的栅屏蔽层11为连续的一整块，覆盖在部分或全部的栅屏蔽阻挡层10之上。栅屏蔽层11至少在部分的漂移区6的上方，也可相隔栅屏蔽阻挡层10延伸到部分的栅极金属硅化物9c的上方而形成具有高度差的一整块。0032 或者，栅屏蔽层11也可以是n型重掺杂多晶硅。此时，可先淀积多晶硅再进行n型杂质的离子注入，也可直接淀积n型掺杂多晶硅(即原位掺杂)。0033 第11步，请参阅图2，先采用光刻和刻蚀工艺在源区8a的位置刻蚀孔或沟槽，其穿越源区金属硅化物9a、源区8a、体区5、外延层2，并抵达到衬底1之。
23、中。接着在该孔或沟槽中填充金属，优选为钨，形成下沉结构12。0034 如需制造p型射频LDMOS器件，则将上述方法各步骤中的掺杂类型变为相反。0035 以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。说 明 书CN 104409500 A1/4页8图1图2图3a说 明 书 附 图CN 104409500 A2/4页9图3b图3c图3d说 明 书 附 图CN 104409500 A3/4页10图3e图3f图3g说 明 书 附 图CN 104409500 A10。