本发明涉及一种光纤通信系统编码的生成和分离设备，更具体地说是涉及一种采用mBnB，pBqB线路码综合传送通信主信号，分路区间通信信号的光纤通信系统编码的生成和分离设备。 现有的光纤通信系统中，多采用以下几种方式解决通信信号和分路区间通信信号的传送，1，在主干线路上利用原有明线作为区间通信用，2，在光缆内增设光纤芯线专供区间通信用，形成同缆空间复用，3，在主干线中继器上采用复用设备进行分路，构成时分复用。在发达国家，由于区间通信话务量多，技术力量和资金力量雄厚，多采用上述2和3的方法解决区间通信问题。我国有的区间通信话务量相对较少，技术资金力量薄弱，没有能力增加光纤线路或用复杂的数字复用设备解决区间通信问题。而且我国长途通信业务收费是在主干线的两个端站进行，沿途中继站只负责维护中继设备和线路，却不能从主干线上受益。（“光纤数字传输系统的线路编码”《电信技术》1986.5）。
本发明的目的是提供一种光纤通信系统编码信号的生成和分离设备，实现主信号5B6B编码，区间信号4B6B编码和5B6B+4B6B编码生成，以及5B6B码和4B6B码的分离，实现主信号和区间通信信号的传输。本发明所提供的方法，采用5B6B码作为主信号线路码，区间通信信号进行4B6B编码后插入到5B6B码中的时分复用方法。由于4B6B码同5B6B码一样具有分组码的普遍特点，而且4B6B编码只有一种模式，每个码字都由3个“0”，3个“1”组成，故其本身直流成份恒定，变换也很简单。4B6B码的插入使线路传输码更为均衡，功率谱分布更好，因而采用5B6B+4B6B作为主干线的传输线路码不但具有5B6B码的优点，而且还具有传输区间通信容量大地优点。采用本发明所提供的设备，不需要增加新的光纤芯线或复用设备即可进行大容量的区间通信，对主干线通信并无影响，大大地降低通信系统的成本，中继线沿途可从通信干路中受益。
本发明所提供的方法中，5B6B+4B6B码结构如下式所示，
A11…A1RB1A21…A（i-1）RB（i-1）Ai1…AiKBiAi（K+1）…式中Ai1…AiK为主信号径5B6B编码后的K个6B码字，Bi…Bi为区间通信信号经4B6B编码后的6B码字，i，K为大于等于1的正整数，K称作插入比率。
在5B6B码字中插入4B6B码字的插入比率依主信号编码后的速率和区间通信信号编码后的速率大小决定，其插入比率K如下式所示，
取整 ［ (5 B 6 B 码速率)/(4 B 6 B 码速率) ］， 若取整结果为偶数
K = ｛
取整 ［ (5 B 6 B 码速率)/(4 B 6 B 码速率) ］，-1 若取整结果为奇数
即每K个5B6B码的6B码字后插入1个4B6B码的6B码字，形成的新数据流即为5B6B+4B6B码。
本发明的任务是这样实现的，由5B6B编码器将通信主信号编码成5B6B码，由4B6B编码器将分路区间通信信号编码成4B6B码，在同步时钟同步下，5B6B码以K×6bit分组送入K×6bit寄存器中，并将编码器串联输出变成寄存器并联输出。4B6B码以1×6bit分组送入1×6bit寄存器中，K×6bit 4B6B信号在时钟同步下，送入（K+1）×6bit寄存器中，（K+1）×6bit寄存器将（K+1）×6bit并行输入信号转换为串行输出信号，完成一组5B6B+4B6B码的混合生成，这个过程在时钟脉冲的同步下继续进行，从而完成发送端5B6B+4B6B码的生成。
5B6B+4B6B码的分离实际上是5B6B+4B6B码生成的逆过程。串行输入的5B6B+4B6B码送入一个（K+1）×6bit寄存器，进行串-并变换。寄存器并行出口对应于5B6B码的K×6bit送入一个K×6bit寄存器、对应4B6B码的1×6bit送入一个1×6bit寄存器、K×6bit寄存器输出信号送入缓存器，在同步时钟同步下，与其他组K×6bit 5B6B码组构成5B6B码流。而对应于4B6B码的1×6bit信号则与其它4B6B码组重新生成4B6B码流，送入4B6B译码器，获得区间通信信号，从而实现区间信号的传输。
图1是本发明一个实施例5B6B+4B6B码生成电路原理框图。
图2是本发明一个实施例5B6B+4B6B码分离电路原理框图。
下面结合附图所示的实施例说明本发明的特点和优点。
参见图1，图中示出了本发明一个实施例5B6B+4B6B码生成电路的原理框图。这个电路的作用是将区间通信信号编码生成4B6B码，按插入比率K插入到编码成5B6B码的主信号码流中，从而完成5B6B+4B6B码的生成。
S1为串行输入的主信号5B6B码流，速率为SP1，在时钟CP1同步下送入K×6bit寄存器11中，寄存器将串行输入信号S1变换为并行输出信号h。
S2为经4B6B编码器15编码成4B6B码的区间通信信号，速率为SP2，该4B6B编码信号由同步脉冲同步输入到1×6bit寄存器12中，将输入串行4B6B信号变换成并行输出信号g，变换由时钟CP4同步。
当置入脉冲CP2到连时，h信号和g信号并行存入（K+1）×6bit寄存器B中，在插入后线路码时钟CP3的同步下，寄存器中的线路码移位输出，完成5B6B+4B6B码的生成和插入过程。频率变换电路14为电路提供同步时钟。
图2所示是本发明一个实施例5B6B+4B6B码分离电路原理框图，其作用是将5B6B码和4B6B码正确分离，获得5B6B主信号码流和译码后的区间通信信号。
SS信号为输入待分离的5B6B+4B6B码信号，在同步时钟CK1同步下输入到（K+1）×6bit寄存器23中，进行串/并变换，在同步时钟CK2同步下，对应4B6B码的1×6bit信号送入K×6bit寄存器21中，在同步时钟CK3和CK4的同步下，K×6bit寄存器21输出K×6bit信号经缓存器26与其它组K×6bit码信号形成5B6B码流，而在同步时钟CK3同步下，1×6bit寄存器22输出形成4B6B信号，信号输出经由4B6B译码器25形成区间通信信号。频率变换电路24为电路提供同步时钟从而完成5B6B+4B6B码的分离过程。