用于磁盘驱动调节器控制的自适应H型无限硬件控制器 (1)技术领域
本发明涉及磁性数据存储设备，特别是，但不是受限于，一种H型无限控制器，用于提供控制输入给磁盘驱动调节器来保持磁头在旋转磁盘上邻近所选的磁道。
(2)背景技术
磁盘驱动器在现代的计算机系统和网络中被作为主要的存储设备。一种典型的磁盘驱动器包括磁头磁盘组件(HDA)，用于安放驱动器的机械部分；和印刷电路板(PCB)，放置在HAD外表面上，用来支撑控制HAD的电子电路。
一种典型的HAD包括一个或更多的固定磁性存储盘片，该盘片被安装在主轴电机的旋转轴颈上，形成旋转磁盘组件；并且有一调节器组件，用来支持邻近磁盘表面所定义磁道的磁头阵列。一种调节电机，例如音圈电机，旋转致动器组件，从而使磁头跨越磁盘表面。PCB板上地控制电路包括读/写通道，该通道与磁头接口，从而可以在磁道和主机间传送数据；以及一个驱动VCM以提供磁头位置控制的伺服控制系统。
持续增长的对磁盘驱动器的需求伴随着数据存储容量水平的增加都使得磁盘驱动器厂商努力寻求能增加每张磁盘表面数据位密度的途径。最近一代的高性能磁盘驱动器通常可以达到每平方厘米有数十亿的位密度，Gbits/cm.更高的记录密度可以通过增加每一磁道上所存储的位的数目来实现，并且/或通过增加横跨每一磁盘上的每单位宽度上的磁道数目来实现。在每个磁道上存储更多位数据通常需要对读/写通道的电子技术进行改进，以便能在相应的更高频率下写(和顺序读)数据。提供更高的磁道密度通常相需要对伺服控制系统进行改进，以便能在磁盘上更精确的定位磁头。
在努力达到更高的磁道密度的过程中，磁盘驱动器厂商加快转向所谓的“微调节器”，即悬浮在调节器组件上的辅助电机，来提供精确(辅助)的定位调节给经过VCM粗(主)定位调节的磁头。不同的微调节器结构最近在本领域得到了发展，包括如美国专利号5,657,188(授权给Jurgenson et al.)中使用感应转子/定子的配置；如美国专利号6,002,549(授权给Berman et al.)中使用的压电式传感器；以及如美国专利号5,711,063(授权给Budde et al.)中所讨论的微电子机械(MEM)。
同时使用主和辅助电机的调节器组件(也被称为“双级”调节器)的基本操作原理是相对简明的；主电机用来将所选中的磁头带到给定的磁道范围中，接着辅助电机将磁头从给定的磁道范围中带到特别选中的磁道。伺服控制电子技术的实施，提供了对主和辅助电机的必要控制信号，但，这种技术现在还不令人满意。
最近，一种改进的解决方法是使用具有扩展程序运算法则的高性能可编程器件(例如数字信号处理器，或DSP)，从而对所需的双级伺服进行控制。这样的方法也已经探讨过，例如授予Morris的美国专利号为5,978,752的专利。除了可操作性，还需要一种加强的和经济的控制器方案可以用经济的方式在高性能的单级和双级调节器中实行，该方案也能简单适用于不同的设计配置和不同的头/媒体组合。
(3)发明内容
本发明提供了一种改进的磁盘驱动调节器的设备和方法。
根据较佳实施例，一种旋转调节器提供给了磁盘驱动器，支持在旋转磁盘堆中邻近相应编号的记录表面的读/写磁头阵列。一种伺服引擎，具有高速硬件电路特性，产生控制输出给调节器，以执行磁道跟踪操作，使所选磁头跟随对应的磁道。
调节器可以作为具有单个调节电机(例如音圈电机VCM)特性的单级调节器，或具有主调节电机(VCM)和能控制移动每个磁头的辅助微调节器排列特性的双级调节器。电机的控制输入由与磁头的实际位置信号相关决定，如期望的磁头位置信号和唯一的系数组，或查表值，它们被分别决定，并且对每个磁头加载。
系数通过获得每个磁头的输出响应而被选中，选择系数与每个磁头的输出响应相关，并且将系数存储到磁盘驱动器的非易失性存储器中。当每个磁头在普通驱动操作时轮流被选中时，适当的系数组随后被调至硬件控制器中。
每一系数组包括用来决定控制输出值的状态方程式中间计算结果。这样，硬件控制器通过将输入信号串行化，并且使用例如地址来访问适合的系数的方法，能有效地获得在对应于多位输入(实际位置和期望位置)字的长度的一个时钟周期中主和辅助电机控制输出的结果。硬件控制器进一步的优势是允许磁道跟随操作从磁盘驱动器的可编程处理器中卸载，这样能够使磁盘驱动器设计成利用单个处理器用于高级别的数据传输操作和控速寻道操作。
磁头所使用的不同组的系数能使硬件控制器适应每个磁头/磁盘结合体。那就是说，当每个新磁头被硬件控制器载入，一种适应于新磁头的查表值就被硬件控制器载入。提供了精确、自适应的控制。而且，双级调节器具有固有的复杂的响应特性，并且使用高H型无限控制综合提供了一种减少与双级调节器设计相关的不定性因素的方法。
伺服引擎可以方便地与其他有关磁盘驱动器电路一起合并在一种专用集成电路(ASIC)中，例如用于调节从磁盘表面读回的伺服信号的解调电路(demod)。一种专用随机访问存储器(RAM)配置被用来显著地减少每次选中的每个新磁头的每组系数所需的加载时间。
本发明的这些和其他别的特性与优点将在下面与附图相结合的详细描述中显现出来。
(4)附图说明
图1是具有双级调节器的磁盘驱动器的俯视图，该调节器受控于本发明的较佳实施例。
图2是如图1所示的磁盘驱动器控制电路的功能框图，包括一种硬件伺服引擎，用于将伺服控制输出提供给微调节器(MA)和双级调节器的音圈电机(VCM)。
图3提供了如图2所示的伺服引擎各自的输出和输入简单框图。
图4示出用于控制如图3所示的伺服引擎操作的Ac、Bc、Cc、Dc状态矩阵，该状态矩阵所选中的系数对应于本发明较佳实施例。
图5和图6提供了说明如图3所示的伺服引擎的较佳结构的一般化原理图。
图7是伺服引擎自适应程序的流程图，说明了根据本发明较佳实施例，在磁盘驱动器制造中，适合每磁头基础，为如图4所述的状态矩阵选择适合系数的步骤。
图8是磁盘驱动操作程序流程图，说明了在如图1所述本发明较佳实施例的磁盘驱动器操作中所执行的步骤。
图9是专用随机访问存储器(RAM)配置的功能框图，该配置用于如图5和6所示电路的RAM器件中。来显著地减少每次选中的每个新磁头的每组系数所需的加载时间。
(5)具体实施方式
参照图1，展示了用于存储计算机化数据的磁盘驱动器100的俯视图。磁盘驱动器100包括磁头磁盘组件(HDA)101，其内放置了不同的驱动机械部分。印刷电路板(PCB，没有展示)被放置在HDA 101的下侧，来和用于控制HAD 101操作的PCB支持电路一起构成磁盘驱动器100。
HAD 101包括基台102和上层盖104(以部分切掉形式展示)，一起构成了用于控制磁盘驱动器100内部环境的工作平台外壳。在运作期间，主轴电机106将磁盘堆107旋转，该磁盘组包括如箭头109标识的角度方向多个如箭头109标识的角度方向轴向排列的磁性记录盘108。作为参照，磁盘驱动器100具有整体尺寸为大约15厘米，cm(5.75英尺，in)乘10cm(4in)乘2.5cm(1in)，以便具有通常工业上称为“3.5in，小型”的构成因素。磁盘108每个都具有大约8.4cm(3.3in)的额定直径。注意，上述的尺寸仅仅是为了说明目的而提供，本发明的权利要求范围并不受限在这些具有特殊尺寸的磁盘中。
通过使用调节器110用户数据可以从磁盘108的磁道(未画出)上写入或读取，该调节器110旋转邻近磁盘108的承载轴组件112。调节器110包括多个支撑挠性悬挂组件116(挠曲)的固定调节臂114。磁头118被每个挠曲116的末端支撑。当磁盘108以运行速度旋转时，磁头118被配置为气动地被磁盘108支撑。
调节器110的特征在于是“双级”调节器，在其中，调节器具有提供粗位置控制的主调节电机(音圈电机124)，和提供精确位置控制的辅助调节电机(微调节器125)阵列。音圈电机(VCM)124包括调节器线圈126和包含永久磁铁128的磁路；在线圈126上施加电流就会产生与永久磁铁128的磁场交互作用的磁场，因而引起调节器110将承载轴组件112在枢轴上旋转，来把所选中的磁头带到磁道一特定范围。
每个微调节器(MA)125包括了一对压电式传感器129，该传感器129响应于压电式传感器(PZT)的电压扩展或收缩，因而引起选中的磁头118移到特定的从磁道范围中选中的磁道上。VCM 124和微调节器125的控制信号和磁头118的读/写信号通过柔软电路组件130在调节器110和磁盘驱动PCB之间传递。
可以理解的是，微调节器125的上部和低部每部分都支撑一挠曲件116(并且，因此，一个磁头118)，而在磁盘组内的中间微调节器125支撑两个挠曲件(并且，因而，两个磁头118)。因为它仅预期考虑一次只能选中一个磁头118的情况，用于VCM和适合的微控制器125的伺服控制信号被产生，来进行期望的对选中磁头的伺服控制；转换到新的磁头，可能导致有适合于新磁头的不同微调节器125的使用。虽然，一种双级调节器110是为了现在的讨论而提出，但本发明不局限于此，并且可以容易地应用到磁盘驱动器中只有单一调节电机124的单级调节器上。
PCB电路将参照图2讨论，该图提供了一种如图1所示的与主机140相连磁盘驱动器100控制电路的功能框图，该主机140内部包括所述磁盘。一种可编程处理器件，其特性如数字信号处理器(DSP)142，提供了响应于存储在DSP存储器(MEM)144中的程序以及从主机140输入的指令，来对磁盘驱动器进行高级别的控制。数据沿着一条通讯线路包括接口(I/F)电路146、读/写通道148和前置放大器/驱动器(preamp)149，在主机140和磁盘108之间进行传输。前置放大器149如图1所示依附在调节器110上。
磁头位置控制由包含解调器(demod)152的封闭循环伺服电路150、基于硬件的伺服控制器(“伺服引擎”)154、一组数-模转换器(DACs)156以及电机驱动器电路158来提供。解调器152调节从磁盘108转换来的伺服数据，来提供磁头118的位置标识。伺服引擎154产生用于电机驱动器158的被DACs 156转换的指令信号。
在下面更详细的讨论中，伺服引擎154是一种输入/输出硬件控制器，在磁道跟随操作模式中，来运作产生适宜的用于VCM 124和MA 125的指令信号，从而引起选中的磁头118跟随相应的磁道。伺服引擎154较佳的设计是使用H-型限制综合技术来解决与调节器谐振相关的不定性。注意，伺服引擎154允许磁道跟随控制任务从DSP 142上卸载，释放DSP142用于寻道操作(使用控速技术把选中的磁道从一磁道移动到下一磁道)，并且和主机140一起提供高级别的数据传输控制。
图3展示了伺服引擎接收两个主数字输入：信号通道160上的U1(k)和信号通道162上的U2(k)。U1(k)输入由解调器152提供，并且表明选中磁头118(主要得自位置错误信号，PES)的位置。U2(k)输入由DSP 142提供，并且表明了磁头的期望位置。
伺服引擎154处理这些输入后，提供给两个主数字输出：在信号通道164上的Y1(k)和信号通道166上的Y2(k)。Y1(k)输出是用于VCM 124的电流指令信号，并且给调节器110提供粗位置控制。Y2(k)输出是用于MA 125的PZT电压，来提供给调节器110精确的位置控制。伺服引擎154根据下面众所周知的状态空间方程产生Y1(k)和Y2(k)输出：
X(k+1)＝Ac·X(k)+Bc·U(k) (1)
Y(k)＝Cc·X(k)+Dc·U(k) (2)
k是伺服样值，X(k)控制器的内部状态，而状态空间矩阵Ac、Bc、Cc和Dc名义上定义了控制器的传递函数特性。矩阵的一般形式如图4所示。注意，图4的矩阵是10阶，并设置为双对角形式以简化必要的计算数量来获得每一状态。用于这些矩阵系数选择和加载的特定方式则将在回顾如图5和6所示的伺服引擎154的结构和操作后，再讨论。
通常，伺服引擎154如多级输入/输出控制器进行运作。中间算法操作的结果被存储，并且被用来通过重复的加法和移位操作获得随后的输出值。这将允许状态方程(1)和(2)的求解不需电路中的乘法器。图5提供了伺服引擎154的X(k+1)模块168示意框图，该模块通过运作提供了方程(1)的硬件结果。总数为十级170并行提供，用来解决每一X(k)状态。这里只展示了十级中的两级；其余的级按相同方式配置。
每个级170的工作用来计算在一个对应于U1(k)和U2(k)输入解的许多时钟周期(从单独的时钟，没有显示)中的对应状态。设计成U1(k)和U2(k)输入有32位结果；因此在32时钟周期结束，从级170的输出构成了内部状态矩阵X(k+1)。
一对32位移位寄存器172、174接收和串行化(从最后一个标志位，LSB，到最大标志位，MSB)U1(k)和U2(k)各自的字。每个级170包括32*32位的随机访问存储器(RAM)176、加法器178、锁存器180、舍入逻辑182、饱和逻辑184和移位寄存器186。最大标志位(MSB)检测器185，最好是32位计数器，保持对通过寄存器172、174移位的位的跟踪，并且当从U1(k)和U2(k)字来的MSB从移位寄存器172、174输出时，对输出线(路径187)进行触发。
图6提供伺服引擎154的模块188的相应示意图，通过运作来提供上述方程(2)的硬件解决方案。VCM控制级190产生VCM指令输出Y1(k)，并且MA控制级192产生MA指令输出Y2(k)。每个级190、192包括8192*16位的RAM 194、加法器196、锁存器198、舍入逻辑200、饱和逻辑202。注意，级190、192的一般形式类似于图5所示的级170的形式，并且以相同的方式运作。
参照图5，每一伺服采样，各个U1(k)和U2(k)输入被加载入相应的32位移位寄存器172、174，来提供相应的串行位输出(标识为“U1(k)串行”和“U2(k)串行”)。从U1(k)和U2(k)输入的串行位随后提供给每个具有5个地址输入的32*32位RAM 176中的两个。先前所计算的X1(k)和X2(k)状态也被提供给两个地址输入(X3(k)和X4(k)提供给用于下两个级170的地址输入，等)如所示。
存储器176作为查找表输出相应的预先计算值给加法器178(提供四个符号扩展位用于溢出)。加法器178的输出被锁存，并被锁存器180输出给舍入逻辑182，舍入逻辑执行舍入操作，例如丢掉LSB以及在每一迭代上进行移位。饱和逻辑184在中间计算时，用于防止溢出条件(例如，从最大的2的补码翻转到最小的2的补码值)。
从各自的查找表(RAM 176、194)中来的每一连续输出比先前的输出大2的倍，因为先前的输出被向右移位，并且加到现在的输出。因为输入U1(k)和U2(k)被设计为是2的补码形式，对应于MSB的最后输出不但比先前输出大两倍，而且是2的负两倍；因此，额外的地址列被加入，使每个RAM大小扩大了两倍。这就消除了需要用减法器来处理MSB输出项。
例如，参考最顶层级170，5个RAM 176的地址输入位{A5，A4，A3，A2，A1}这样顺序定义：MSB检测器185；X1(k)；X2(k)；U1(k)；U2(k)。MSB检测器的输出在第一个31周期中为低、或0，接着会在第32周期切换为高、或1。X1(k)和X2(k)的状态位可以每个都为0或1，依赖于先前的计算状态，并且在每个样值周期结束被更新。U1(k)和U2(k)位在每个32时钟周期都会改变，依赖于U1(k)和U2(k)的输入字的值。使用方程(1)和图4的Ac、Bc矩阵，在顶层RAM 176中选中的地址位置中间计算值如下表1所述。A5-A1位 查找表值0，0，0，0，0 X1(k+1)＝(0)(0)+(0)(0)+(0)(0)+(0)(0)＝00，1，0，1，0 X1(k+1)＝(1)(α1)+(0)(-α3)+(1)(β1)+(0)(β2)
0，1，1，1，1 X1(k+1)＝(1)(α1)+(1)(-α3)+(1)(β1)+(1)(β2)
1，1，0，1，0 X1(k+1)＝(-1)[(1)(α1)+(0)(-α3)+(1)(β1)+(0)(β2)]
表1
注意，四个地址A1-A4确定了所得16个不同计算的量值。MSB的高地址位A5将A1-A4地址位决定的值转换成负值。每个RAM 176被分成两个半片：下半部(A5＝0)是由A1-A4的4位地址值决定的16个不同计算，而上半部(A5＝1)存储相同的16个计算的负值(即，将下半部值乘以-1)。
Y(k)模块190以类似的方式运作。10种X(k)状态、U1(k)和U2(K)串行值和如图5的MSB探测位被作为地址输入(A1-A13)提供给8192×16位RAM 194。RAM作为查找表工作，输出使用方程(2)预先计算的值以及图4所述的Cc和Dc矩阵。如先前所述，RAM 194的下半部由A1-A12地址位决定，而且A13(MSB)位访问对应的RAM上半部负值。
Ac、Bc、Cc和Dc矩阵的系数较佳的选择方法是使用H型无限控制器综合技术，这种技术通过识别和减少设备响应中可能的不定性的因素，来提供稳健的控制器设计。H型无限控制器综合技术已经被讨论，例如，授予Falangas的美国专利号5,734,246和前面提到的授予Morris的美国专利号5,978,752。
图7提供了一种伺服引擎自适应程序210，说明了在磁盘驱动器来制造采用伺服引擎154给每一磁头/磁盘组件时进行的较佳步骤。步骤212，磁盘驱动器100被装配，并且装配好的磁盘驱动器被放置在适当的计算机工作站中(没有单独显示)。第一磁头118在步骤214被选取，并且选中输入频谱作为VCM 124和MA 125的输入，以便获得谐振位置上不定性曲线和每个磁头的阻尼因数。输入频谱可以是宽带输入信号，在增加的更高频率上的正弦波形序列(摆动正弦)，等。
输出响应信息在步骤216处汇集，并且在步骤218处提供给适合的H型无限控制设计程序，例如Matlabμ-分析和综合工具盒(Matlabμ-Analysis andSynthesis Toolbox)由MathWorks，Inc.，Natick，Massachusetts，USA提供，该工具盒提供了一种最大限度减少在基于步骤216获得数据的设备响应中的不定性影响的初始、稳健的H型无限设计。一旦初始设计被获得，从Matlabtoolbox、STRUNC和STRANS中得到的附加程序可以方便地将控制器矩阵放置为双对角线形式，并且减少控制器阶数，导致了图4所示的Ac、Bc、Cc和Dc矩阵。用于在RAM 176\194中查找表的对应预先计算值在下一步骤220中被决定和存储在磁盘驱动器中。这些表值的合适位置在选中磁盘的正常数据记录表面前的保护磁道上。
判断步骤222询问选中磁头118是否是最后的磁头；如果不是，下一磁头在步骤224被选中，并且依次对每个磁头重复处理流程，直到处理流程在步骤226结束。虽然，同样的控制器系数可以被用于所有磁头，但较佳的方法是对每一磁头选择不同的系数。对应的查找表值随后在通常运作中的每一磁头转换时，被载入伺服引擎154，如下面参照图8我们所要讨论的。
图8提供一种磁盘驱动器操作程序230，并且概括说明在磁盘驱动器100运作时的进行步骤。在步骤232处初始化(旋转)后，在磁盘驱动器100从无动作状态进到操作状态时，所有磁头的表值在图7中的步骤220处被存储，在步骤234处从保护磁道重新取出，并且存储在DSP存储器中(例如144，图2)第一磁头随后选中，步骤236，适合的表值从存储器144处被传输给伺服引擎154，步骤238。
步骤240预期控速寻道可以首先发生在磁头交换操作之后，并且如上所述，寻道可以由DSP140通过将选中磁头带到选中磁道上来直接进行。而后，磁盘驱动器100进入磁道跟随操作模式，并且伺服引擎154如上所述保持磁头118在所选中的磁道上，步骤242。更特别地，当磁头118跟随选中磁道，伺服数据周期性转换，并且提供给伺服引擎154作为U1(k)输入，并且DSP 142也如此提供希望的望位置输出U2(k)。伺服引擎154对每个伺服样本k操作，来提供新的内部状态X(k+1)和对VCM 124和MA 125的一组控制输出Y1(k)、Y2(k)。这种操作一直持续到期望新磁头，如判断模块244标识，该步骤在新磁头在步骤246选中而程序如所示返回之后。
较佳方法是，伺服引擎154并入专用集成电路(ASIC)，该电路置有和磁盘驱动器100相关的其他电路，例如用于调节从磁盘表面来的伺服信号读反馈的解调电路(demod)152。这将允许如图5和6的RAM设备176，194配置的专用随机访问存储器(RAM)明显减少当每一新磁头118依次被选中时加载每组系数所需的时间。图9提供了这种配置(通常标识为250)的功能框图。
基本布局如所示包括被分成上半部和下半部的存储模块252。对于32×32位RAM176，下半部(16×32)对应于地址00000-01111，并且上半部(16×32)对应地址10000-11111；对于8192×16位RAM 194，下半部(4096×16)对应地址0000000000000-01111111111111，并且上半部(4096×16)对应地址1000000000000-1111111111111。如上所述，上半部的内容是下半部内容的负值。
多位地址输入提供给地址译码逻辑电路254，为在读写操作时访问存储位置。特殊数据加载逻辑模块256控制存储模块252的写入数据。特别地，在写操作时，写入存储模块252下半部的数据被顺序地提供给模块256。作为回应，模块256将输入数据写入每一下半部的存储位置，同时计算输入数据的负值，并且将负值写入模块252上半部对应位置。通过这种方法，存储模块252的内容在所需一半时间就被载入。这能提供明显的操作好处，因为伺服引擎154包括两个8194×16 RAM 194和10个32×32 RAM 176，并且这些RAM每个内容在每一磁头转换时被重新载入。
电路250进一步包括：输出寄存器258，在读操作时，输出数据从存储模块252载入到输出寄存器258。控制逻辑电路260控制电路250的运行，并且使用传统输入，例如写允许、片选和时钟信号。
从前面讨论来看，显而易见的是本发明所提供的超越已有技术的几个优势。第一、使用RAM存储表值使控制器适应每一磁头/磁盘组件。那就是说，当每一新磁头被选取，对应于新磁头的一组新查找表值被伺服引擎载入，提供了精确、自适应的控制。第二、双级调节器具有固有的复杂响应特性，并且H型无限控制器方法学提供了一种有效率的方法来减少与双级调节器设计相关的不定性。第三、对每一RAM 176、194使用附加地址线通过消除处理MSB需要的减法逻辑，同时又在每个磁头转换时推出更快的数据载入操作来简化了硬件。虽然较佳实施例是直接针对双级调节器，其他的解决方案也很容易构思，例如单级调节器，该调节器在图6的Y(k)模式190的情况下仅能利用一个输出级。
总之，本发明直接针对一种产生用于磁盘驱动器双级调节器控制输入的设备和方法。根据最佳实施例，磁盘驱动器100包括一双级调节器110，该调节器具有用来保持磁头118邻近旋转磁盘108的主调节器和辅助调节器124、125。一H型无限硬件控制器154，来产生和实际位置信号相关的控制输入、期望位置信号以及对应每个选中磁头唯一的一组系数。系数是通过获得每个磁头的输出响应来选择的(步骤216)，选择与每个磁头输出响应相关的系数(218)，并且将系数存储在磁盘驱动器的永久存储器位置(220)。在正常的驱动操作时，当磁头依次被选中，适合的系数组就随后载入(步骤238)。
为了说明附加权利要求，“硬件”这个术语应该被清楚理解，与前面讨论相一致，硬件是描述依照电路的硬布线互连来进行逻辑操作的电路(例如图5和6中的伺服引擎154)，与之相对比的是“固件”或“软件”，它们是依照存储在存储器中的可编程步骤并由处理器件用来进行逻辑操作(例如图2的DSP 142)。方法的步骤在权利要求中被字母数字标明，但权利要求的范围并不必须局限于所示的顺序。
可以清楚的是，本发明可以通过很好地改进来达到其固有内在以外的优势及目标。而现在较佳实施例是为了说明目的而讨论，本领域的熟练技术人员可以方便地对实施例进行很多修改，而这些修改都包含在这里所揭示和定义的本发明附加权利要求的精神之中。