磁随机存取存储器及其制造和驱动方法 【技术领域】
本发明涉及一种半导体存储器及其制造和驱动方法，尤其涉及一种磁RAM(MRAM)及其制造和驱动方法。
背景技术
作为下一代存储器中的一种的MRAM(磁随机存取存储器)具有DRAM和SRAM两者的性能，且还具有闪存的非易失性。
通常，MRAM包括彼此连接的MOS晶体管和数据存储于其中的磁性隧道结(MTJ)层。在此MRAM中，MOS晶体管的电阻限制了MTJ层的选择。此外，流经MTJ层的隧道电流流经MOS晶体管。因此，当MTJ层的磁阻(MR)率低时，记录在MTJ层中的数据不能准确地读出，且MRAM的使用受到限制。
【发明内容】
本发明提供一种MRAM，其可以增加具有低MR率的MTJ层地适用性，并减小MOS晶体管的电阻导致的串联电阻效应。
本发明还提供一种制造MRAM的方法。
本发明还提供一种驱动MRAM的方法。
根据本发明的第一个方面，提供一种MRAM，其包括：半导体衬底；形成在半导体衬底上的双极结晶体管(BJT)；与BJT的发射极耦接的位线；与BJT耦接的MTJ层；耦接MTJ层的字线；与BJT耦接以与MTJ层隔开的极板线(plate line)；以及形成在组元之间的层间介电层(ILD)。此处，MTJ层耦接到双极结晶体管的基极和集电极，极板线耦接集电极，且在读取存储在MTJ层中的数据的操作中用于放大数据信号的放大单元耦接位线。
根据本发明的一实施例，MTJ层与部分基极和集电极的毗邻该部分基极的那一部分耦接。
根据本发明的另一实施例，MTJ层与部分基极和集电极的与该部分基极隔开的那一部分相耦接。
还在双极结晶体管和MTJ层之间设置第一导电插塞和焊盘导电层。此处，第一导电插塞与双极结晶体管的基极和集电极耦接，且焊盘导电层接触第一导电插塞，MTJ层形成在焊盘导电层上。
位线为金属线。
双极结晶体管为n-p-n型晶体管或利用肖特基结(Schottky junction)的晶体管。
根据本发明的第二方面，提供一种制造MRAM的方法，该方法包括：在半导体衬底上形成BJT；在半导体衬底上形成位线以接触BJT的发射极；在形成有位线的所得结构上形成MTJ层，以与BJT耦接；形成字线以与MTJ层耦接；形成极板线以与MTJ相隔并耦接至BJT；以及耦接放大单元至位线，该单元放大经由位线输出的数据信号。
形成MTJ层包括：形成ILD于形成有位线的所得结构的整个表面上；在ILD中形成接触孔以部分露出基极和集电极；以及在ILD上形成焊盘导电层以填充接触孔，焊盘导电层横跨位线形成；以及在设置在位线上的焊盘导电层上形成MTJ层。
根据本发明的一实施例，形成接触孔包括形成用于露出部分基极和集电极的毗邻该部分基极的那一部分的接触孔。
根据本发明的另一实施例，形成接触孔包括同时形成露出部分基极的接触孔和露出集电极的与该部分基极隔开的那一部分的接触孔。
形成焊盘导电层包括形成填充接触孔的导电插塞，以及在ILD上形成导电层以接触导电插塞并横跨位线。
根据本发明的第三个方面，提供一种驱动MRAM的方法，该MRAM根据本发明的第一和第二方面提供。该方法包括：通过施加电流到字线和位线上来记录第一数据；以及通过在记录第一数据时施加电流方向的相反方向上施加电流到字线上并在任意方向上施加电流到位线上来记录第二数据。
在读出第二数据时，在记录第一数据时施加电流方向的相反方向上将电流施加到位线上。可选地，在读出第二数据时，电流在记录第一数据时施加电流方向的相同方向上施加到位线上。
当第一数据为“1”时，第二数据为“0”；且当第一数据为“0”时，第二数据为“1”。
根据本发明的再一方面，提供一种驱动MRAM的方法，该MRAM根据本发明的第一和第二方面提供。该方法包括：施加正电压到字线上；施加正电压到极板线上；以及通过检测自放大单元输出的数据信号来读出记录在MTJ层中的数据。
在本发明的MRAM中，因为位线由金属形成，且BJT得以采用，所以防碍流经MTJ层的电流的读出并由MOS晶体管的电阻导致的串联电阻效应可得以最小化，于是允许数据自MTJ层中准确读出。此外，与采用MOS晶体管的器件相比，集成度更高，且可以使用具有低MR率的MTJ层，该MTJ层不能轻易地应用于具有MOS晶体管的器件。
【附图说明】
通过参照附图详细描述本发明的优选实施例，本发明的以上和其它特征与优点将更为清楚，其中：
图1为根据本发明一实施例的MRAM的剖视图；
图2为图1所示的MRAM的等效电路图；以及
图3至12为说明制造图1所示MRAM的方法的剖视图。
【具体实施方式】
将参照附图详细说明根据本发明实施例的MRAM及其制造和驱动方法。附图中，为清晰起见，元件的形状有所夸大。
首先，将说明根据本发明的MRAM。
参见图1，通过在半导体衬底40中掺入例如磷(P)的第一导电杂质至预定深度来形成n型第一杂质区42。n型第一杂质区42用作双极结晶体管(BJT)的集电极。p型杂质区44通过在n型第一杂质区42中掺入例如硼(B)的第二导电杂质来形成。p型杂质区44用作BJT的基极。n+型第二杂质区46通过在p型杂质区44中掺入第三导电杂质来形成。n+型第二杂质区46用作BJT的发射极。第三导电杂质优选地与第一导电杂质相同。第一绝缘层48设置在半导体衬底40上，并在注入第二导电杂质以形成p型杂质区44时用作掩模。第一绝缘层48优选地由氧化硅层形成，该层足够厚以防止杂质离子的注入，但是也可以将其它材料用于第一绝缘层48。第二绝缘层50设置在半导体衬底40上，以覆盖第一绝缘层48，并在注入第三导电杂质以形成n+型第二杂质区46时用作掩模。第二绝缘层50也优选地由氧化硅层形成，该层足够厚以防止杂质离子的注入，但可以使用其它材料用于第二绝缘层50。通过第二绝缘层50，半导体衬底40中形成的杂质区42，44和46中仅有n+型第二杂质区46露出。露出的n+型第二杂质区46覆盖以第一导线52，其为优选地由金属制成的位线。
同时，虽然图1中未示出，但是参见图2的等效电路图，信号放大单元S/A连接至第一导线52以放大相应于数据“0”或“1”的数据信号，该信号在读出操作的过程中经由第一导线52输出。信号放大单元S/A优选地是检测放大器，但是可以采用其它的元件用于信号放大单元S/A，只要这些元件能放大数据信号即可。
第一导线52和第二绝缘层50覆盖以具有平坦表面的第一层间介电层(ILD)54。第一接触孔h1形成在第一ILD54中，从而露出n型第一杂质区42和p型杂质区44之间的边界区以及这二杂质区各自的一部分。第一接触孔h1填入第一导电插塞56。焊盘导电层58形成在第一ILD54上以横跨第一导线52。焊盘导电层58接触第一导电插塞56的整个表面。焊盘导电层58优选地由与第一导电插塞56相同的材料形成，但是可以将其它导电材料用于导电插塞56。记录数据“0”或“1”的MTJ层60形成在焊盘导电层58上。MTJ层60优选地形成在第一导线52上方。由于MTJ层60如上所述地设置，当电流流经金属形成的第一导线52时，第一导线52产生的磁场对MTJ层60的影响可以最小。
接着，第二ILD62形成在第一ILD54上，覆盖焊盘导电层58和MTJ层60。第二ILD62优选地由与第一ILD54相同的材料形成，但是可以将其它绝缘材料用于第二ILD62。通孔h2形成在第二ILD62中，以露出MTJ层60。第二导线64形成在第二ILD62上以填充通孔h2。第二导线64用作字线。
同时，虽然图中未示出，但是第二导线64可包括填充通孔h2的导电插塞和接触导电插塞的导线。
第二导线64覆盖以第三ILD66。第三ILD66优选地用与第一ILD54或第二ILD62相同的材料形成，但是可以将其它材料用于第三ILD66。第二通孔h3形成在第三ILD66中，并且不仅穿透第一ILD54和第二ILD62，还穿透其下形成的第一绝缘层48和第二绝缘层50，以露出形成在半导体衬底40中的n型第一杂质区42。第二通孔h3填充以第二导电插塞68。极板线70形成在第三ILD66上，接触第二导电插塞68的整个表面。第二导电插塞68和极板线70优选地由相同的材料形成，但是可以将不同的材料用于它们。
图2为包括前述部件的MRAM的等效电路图。此处，附图标记WL1表示第二导线64，附图标记WL2表示第一导线52。附图标记PL、IB、IC和IE分别表示极板线70、流经MTJ层60的基极电流、集电极电流和发射极电流。此外，附图标记B、C和E分别表示BJT80的基极、集电极和发射极，且分别相应于p型杂质区44、n型第一杂质区42和n+型第二杂质区46。此外，附图标记D表示形成在MTJ层60和极板线PL之间的二极管。
以下，将说明前述MRAM的制造方法。
如图3所示，第一导电类型的杂质注入到半导体衬底40的预定区域内，从而形成作为BJT的集电极的n型第一杂质区42。此处，第一导电类型的杂质例如是磷(P)离子。
如图4所示，第一绝缘层48形成在半导体衬底40上。此处，第一绝缘层48部分覆盖n型第一杂质区42，以露出部分n型第一杂质区42。利用第一绝缘层48作为掩模，第二导电类型的杂质离子注入到n型第一杂质区42的暴露部分。第二导电类型的杂质例如是硼(B)离子。于是，在n型第一杂质区42中形成p型杂质区44。如图所示，优选p型杂质区44的深度比n型第一杂质区42浅。此外，因为第一绝缘层48用作掩模，所以其优选地用诸如氧化硅层的材料层形成，其厚度足以防止杂质的注入。
接着，如图5所示，n+型第二杂质区46以与p型杂质区44相同的方法形成在p型杂质区44中作为BJT的发射极。
具体地，第二绝缘层50形成在形成有p型杂质区44的半导体衬底40上，以覆盖第一绝缘层48。第二绝缘层50部分覆盖p型杂质区44，从而露出一部分p型杂质区44。然后，利用第二绝缘层50作为掩模，将第三导电类型的杂质注入到p型杂质区44的露出部分中。第三导电类型的杂质优选地与第一导电类型相同。于是，n+型第二杂质区46形成在p型杂质区44中。此处，优选n+型第二杂质区46的深度比p型杂质区44浅。第二绝缘层50优选地由诸如氧化硅层的材料层形成，其厚度足以防止第三导电类型的杂质注入到除p型杂质区44的暴露部分外的区域中。
同时，在形成第二绝缘层50的工序中，如图5所示，第二绝缘层50优选地形成在其上保留有第一绝缘层48的半导体衬底40上。然而，可以在去除第一绝缘层48后将第二绝缘层50形成在半导体衬底40上。
在如上所述地形成n+型第二杂质区46后，如图6所示，第一导线52形成在半导体衬底40上，以覆盖n+型第二杂质区46的整个表面。为了在电流施加到第一导线52上时使磁场最大，第一导线52优选地由金属形成。第一导线52用作位线，且形成为垂直于纸面的直线形。第一ILD54形成在其上形成有第一导线52的所得结构的整个表面上，然后平坦化。第一掩模M1形成在第一ILD54的平坦表面上，露出部分第一ILD54。即，作为光致抗蚀剂图案的第一掩模M1得以形成，以露出第一ILD54的覆盖n型第一杂质区42和p型杂质区44之间的边界区和这二区各自的一部分的部分。此后，如图7所示，将第一掩模M1用作蚀刻掩模，顺序蚀刻第一ILD54的露出部分、第二绝缘层50和第一绝缘层48。结果，在第一ILD54中形成第一接触孔h1，以露出p型杂质区44和n型第一杂质区42之间的边界区和围绕该边界区的这二区各自的一部分。然后，去除第一掩模M1。
接着，如图8所示，用第一导电插塞56填充第一接触孔h1，在第一ILD54上形成焊盘导电层58来接触第一导电插塞56的整个表面。此处，焊盘导电层58充分地形成以横跨第一导线52。第一铁磁层60a、绝缘层60b和第二铁磁层60c顺序形成在焊盘导电层58的预定区域，该区域相应于第一导线52，从而形成MTJ层60。MTJ层60经由焊盘导电层58和第一导电插塞56共同地连接到p型杂质区44和n型第一杂质区42。
参见图9，第二ILD62形成在第一ILD54上，以覆盖MTJ层60。第二ILD62可以由与第一ILD54相同的材料形成。通孔h2形成在第二ILD62中以露出MTJ层60。
参见图10，第二导线64形成在第二ILD62上以填充通孔h2。第二导线64用作字线。于是，第二导线64优选地垂直于第一导线52形成。
同时，虽然图中未示出，但是第二导线64可以通过形成导电插塞来填充通孔h2并在第二ILD62上形成接触导电插塞的导线来形成。
参见图10，第三ILD66形成在第二ILD62上，以覆盖第二导线64。第三ILD66可以由与第二ILD62相同的材料形成。第二掩模M2形成在第三ILD66上，以露出一部分第三ILD66。作为光致抗蚀剂图案的第二掩模M2优选露出第三ILD66的一部分，该部分相应于一部分n型第一杂质区42，并与焊盘导电层58相隔预定距离。通过将第二掩模M2用作蚀刻掩模，采用例如各向异性蚀刻工艺来蚀刻第三ILD66的暴露部分。进行该蚀刻工艺直到顺序形成在第三ILD66的露出部分下方的第二导线64、第二ILD62、第一ILD54、第二绝缘层50和第一绝缘层48被顺序除去以露出该部分n型第一杂质区42。
结果，如图11所示，在包括第三ILD66和设置在其下的材料层的叠层中形成第二接触孔h3，同时露出该部分n型第一杂质区42。然后，去除第二掩模M2。
参见图12，用第二导电插塞68填充第二接触孔h3，然后在第三ILD66上形成极板线70来接触第二导电插塞68。极板线70通过第二导电插塞68连接BJT的集电极(n型第一杂质区42)。
以下，将参照图1和12说明根据本发明实施例的MRAM的驱动方法。
此处为了便于清晰说明，第一导线52被称作位线，第二导线64被称作字线。
<写入操作>
在字线64和位线52上施加预定量的电流。BJT层60的第一铁磁层60a和第二铁磁层60c中的每一层的电子自旋排列，即磁化状态，由流经字线64和位线52的电流产生的磁场确定。此时，第一铁磁层60a和第二铁磁层60c中的每一层的磁化状态被当作记录了数据“1”。
接着，在记录数据“1”的方向的相反方向上将预定大小的电流施加到字线64上，且在记录数据“1”的方向的相反方向或相同方向上将预定大小的电流施加到位线52上。此时，第一铁磁层60a和第二铁磁层60c中的每一层的磁化状态被当作记录了数据“0”。
将第一铁磁层60a和第二铁磁层60c中的每一层的磁化状态当作记录数据“1”或“0”是任意的。因此，还可以将前者当作记录了数据“0”，而把后者当作记录了数据“1”。
<读取操作>
将正电压施加到字线64和极板线70中的每一条上。此时，流经MTJ层60的电流强度随存储器状态而变，即随MTJ层60的第一铁磁层60a和第二铁磁层60c中的每一层的磁化状态而变。流经MTJ层60的电流经由基极(p型杂质区44)放大，且通过连接到位线52的数据信号放大单元(图2的S/A)检测。分析所检测到的电流的强度，以区别MTJ层60中记录的数据为“1”或“0”。
如迄今所述，根据本发明的MRAM包括金属形成的位线和连接到BJT的MTJ层。于是，寄生串联电阻可以最小化，使得数据能自MTJ层中准确地读出。此外，流经MTJ层的电流可被放大和检测。因此，与具有MOS晶体管的MRAM不同，具有本发明的BJT的MRAM可使用具有低MR比的MTJ层并提高集成密度。
虽然本发明已经参照其优选实施例得以具体显示和描述，但是应当理解的是，本发明的范围不限于上述的本发明的详细说明，而是由所附权利要求所限定，以上详细说明仅是示例性的。例如，本领域技术人员可以利用形成了肖特基结的BJT来制造MRAM，而不是采用如上所述的n-p-n型BJT。此外，第一导电插塞可以包括两个组成部分。例如，第一导电插塞可以包括将焊盘导电层与部分基极相连的一导电插塞、以及将焊盘导电层与部分集电极相连的另一导电插塞。此外，可以提供形成第一导电插塞的方法。