具体实施方式
[实施例1]
图1示出了把电容器用做熔断丝器件的电熔断丝系统的电路构成例，
用来说明遵从本发明的实施例1的熔断丝电路。该电熔断丝系统，具备
熔断丝地址译码器11、熔断丝装置12、编程/读出控制电路18、电源变
换电路14、验证输出电路15和读出用电源电路19等。
向上述熔断丝地址译码器11供给熔断丝地址，向熔断丝装置12供给
从该熔断丝地址译码器11输出的熔断丝选择信号ADDn。熔断丝装置12
被构成为含有作为电熔断丝元件的电容器Q1，NMOS(N沟型MOS)
晶体管Q2、Q3、Q4，熔断丝判定电路20和熔断丝锁存电路17等。该
熔断丝装置12虽然可以设置正好是所需要的熔断丝元件的个数(n个)的
个数，但是在图1中却代表性地只示出了一个熔断丝装置。此外，在设
置n个时，要使电容器Q1的一方的电极进行共同连接，并把电源变换电
路14和读出用电源电路19连接到该共同节点上。
上述NMOS晶体管Q3的电流通路的一端，连接到上述验证输出电
路15上，电流通路的另一端，连接到NMOS晶体管Q2、Q4的电流通
路的一端上，向栅极供给由上述熔断丝地址译码器11输出的熔断丝选择
信号ADDn。向上述NMOS晶体管Q2的栅极供给熔断丝判定电路切断
信号bAFCLOSE。此外，把电源Vcc连接到上述NMOS晶体管Q4的
栅极上，电流通路的另一端连接到电容器Q1的一方的电极上。
上述熔断丝判定电路20，用反相器41、或非门42和与非门43构成。
向上述反相器41供给上述熔断丝判定电路切断信号bAFCLOSE，该输
出信号仅仅供往或非门4的一方的电极。向上述或非门42的另一方的输
入端供给由与非门43输出的信号AFUSEn。另一方面，向上述一方面43
的一方的输入端供给与上述预充电信号AFPRCH反相的信号
bAFPRCH，向另一方的输入端供给由上述或非门42输出的信号
bAFUSEn。向熔断丝锁存电路17供给由该与非门43输出的信号
AFUSEn。
上述熔断丝锁存电路17，由把电流通路串联连接在电源Vcc与接地
点Vss之间的PMOS(P沟型MOS)晶体管Q7、NMOS晶体管Q8、Q9
和反相器23、24、25构成。向上述PMOS晶体管Q7的栅极，供给与预
充电信号AFPRCH反相的信号bAFPRCH。向上述NMOS晶体管Q8
的栅极提供熔断丝锁存信号AFLATCH。向上述NMOS晶体管Q9的栅
极，供给上述熔断丝判定电路16的输出信号AFUSEn。把反相器23的
输入端和反相器24的输出端连接到上述PMOS晶体管Q7与NMOS晶
体管Q8的电流通路的连接点上。上述反相器23的输出端和上述反相器
24的输入端分别连接到反相器25的输入端上。这样一来，就变成为从该
反相器25的输出端输出信号FSOUTn。
另一方面，向上述编程/读出控制电路18，供给编程控制信号和读出
控制信号，信号PULSE和信号bPULSE分别作为电源变换电路控制信
号供往上述电源变换电路14。此外，由该编程/读出控制电路18输出的
信号VERIFYcnt，供往验证输出电路15。
上述电源变换电路14，用电源VBP与接地点Vss之间的电压进行动
作，并把应力信号PROG加到作为电熔断丝元件的电容器Q1的另一方
的电极上。
此外，上述验证输出电路15，由反相器30和NMOS晶体管Q5、Q6
构成。上述各个NMOS晶体管Q5、Q6的电流通路的一端进行连接，
NMOS晶体管Q6的电流通路的另一端，则被连接到接地点Vss上。从
上述编程/读出控制电路18输出的信号VERIFYcnt，在被供给NMOS晶
体管Q6的栅极的同时，还在用反相器30进行反转后供给NMOS晶体管
Q5的栅极。这样一来，就变成为可以从该NMOS晶体管Q5的电流通路
的另一端得到验证输出。
再有，上述读出用电源电路19，用PMOS晶体管20和NMOS晶体
管Q21构成。上述PMOS晶体管Q20的电流通路的一端，连接到电源
Vcc上，向栅极供给读出控制信号。上述NMOS晶体管Q21的电流通路
的一端被连接到上述PMOS晶体管Q20的电流通路的另一端上，电流通
路的另一端被连接到上述电容器Q1的另一方的电极上，Vcc则被连接到
栅极上。
图2是与沟槽式的存储单元同样的构造的沟槽电容器Q1-1、Q1-
2、…、Q1-n的剖面图，用来说明上述图1所示的电路中的电容器Q1的
构成例。
如图2所示，在半导体衬底(硅衬底)31的深的位置上，形成由埋
设阱(buried well)区构成的埋入板32，同时，在表面区域上形成STI构
造的器件隔离区33。在上述硅衬底31的器件区上，从表面区域一直到贯
通上述埋入板32的深度为止，形成这些深沟槽34-1、34-2、…、34-n。
在这些深沟槽34-1、34-2、…、34-n的内壁上，分别形成电容器绝缘膜35-1、
35-2、…、35-n，并用埋入电极36-1、36-2、…、36-n填埋起来。在上
述深沟槽34-1、34-2、…、34-n的开口部分附近的衬底31的表面区域上
设置n型扩散层37-1、37-2、…、37-n。此外，在上述衬底31上边，形
成层间绝缘膜38，在该层间绝缘膜38上边形成金属布线40-1、40-2、…、
40-n。在上述n型扩散层37-1、37-2、…、37-n上边的层间绝缘膜38上，
形成接触插针39-1、39-2、…、39-n，上述埋入电极36-1、36-2、…、36-n
通过上述n型扩散层37-1、37-2、…、37-n和接触插针39-1、39-2、…、
39-n与上述金属布线40-1、40-2、…、40-n电连。
上述埋入板32，与作为熔断丝元件的各个电容器Q1-1、Q1-2、…、
Q1-n的一方的电极对应，电容器绝缘膜35-1、35-2、…、35-n与电容器
绝缘膜对应，埋入电极36-1、36-2、…、36-n与另一方的电极对应。就
是说，上述埋入板32为多个电容器Q1-1、Q1-2、…、Q1-n所共用。此
外，上述金属布线40-1、40-2、…、40-n分别与连接到上述电容器Q1-1、
Q1-2、…、Q1-n的另一方的电极上的布线对应。
其次，对于上述那样的构成说明其动作。
编程(熔断丝元件的破坏)动作，采用把要编程的熔断丝元件Q1
(Q1-1、Q1-2、…、Q1-n)的地址输入到熔断丝地址译码器11中去使
熔断丝选择信号ADDn变成为‘H’电平，使晶体管Q3变成为ON(导
通)的办法，来选择想要进行编程的电熔断丝元件。同时，使熔断丝判
定电路切断信号bAFCLOSE变成为‘L’电平，使晶体管Q2变成为OFF
(截止)，以使熔断丝判定电路20与熔断丝元件Q1电隔离。
其次，向编程/读出控制电路18供给编程信号，借助于该电路18使
晶体管Q6变成为ON，确保从VBP向Vss的电流通路，同时，借助于
电源变换电路控制信号PULSE、bPULSE，使应力信号PROG变成为VBP
电位，给熔断丝元件加上应力。这时，也可以预先作成为采用使读出控
制信号变成为‘H’电平以使晶体管Q20变成为OFF的办法，使读出用
电源电路19不动作。
此外，验证(破坏确认)动作，与上述编程动作同样，向熔断丝地址
译码器11输入想要进行验证的熔断丝元件Q1的地址以进行选择。其次，
虽然要输入编程控制信号，但是，与编程动作的不同之处是：用读出控
制信号使得应力信号PROG变成为悬浮那样地，向电源变换电路14输
入电源变换电路控制信号PULSE、bPULSE，同时，使读出用电源电路19
动作使应力信号PROG充电至‘H’电平(在情况下为Vcc-VthN)。在
这里，要作成为用读出控制信号使晶体管Q5变成为ON的电路构成，以
在读出用电源电路19的电源Vcc和验证输出间确保电流通路。这时，如
果熔断丝元件Q1已被破坏，由于通过晶体管Q5在电源Vcc与验证输出
之间会发生DC性的电流通路，故可以用例如外部焊盘等进行电流监测。
另一方面，读出(熔断丝元件的破坏/非破坏状态的读出)动作，在
读出开始的定时处，作为供往熔断丝判定电路20的预充电信号bAFPRCH
供给‘L’电平的脉冲，使信号AFUSEn充电至‘H’电平，使信号bAFUSEn
变成为‘L’电平进行锁存。这时，熔断丝选择信号ADDn要先变成为
‘L’电平，熔断丝判定电路切断信号bAFCLOSE要先变成为‘H’电
平。此外，由于信号bAFPRCH同时为‘L’电平且熔断丝锁存信号
AFLATH为‘L’电平，故信号FINT也将被充电至‘H’电平。当信
号AFUSE和信号FINT分别被锁存至‘H’电平时，信号bAFPRCH将
变成为‘H’电平。在读出动作的情况下，与验证动作同样，由于已预先
作成为借助于读出控制信号使应力信号PROG充电至‘H’电平(在该
情况下为Vcc-VchN)这样的构成，故在熔断丝元件处于破坏状态时，信
号bAFUSEn因导通为信号PROG而变成为‘H’电平(在该情况下为
Vcc-VchN)，使熔断丝判定电路20的状态反转使信号AFUSEn变成为
‘L’电平。此外，信号AFUSEn维持‘H’电平。在该信号AFUSEn
的状态确定之后，当作为信号AFLATCH提供‘H’电平的脉冲信号时，
在熔断丝元件Q1已被破坏时，虽然信号FINTn维持‘H’电平的状态
而输出信号FSOUTn变成为‘H’电平，但是在非破坏时信号FINTn则
反转成‘L’电平，输出信号FSOUTn变成为‘L’电平。
倘采用这样的构成，由于在读出动作时和验证动作时在熔断丝元件中
流动的电流方向可以作成为与编程动作时相同，故可以确保目的为得到
稳定的读出动作的充分的读出电流，可以实现电熔断丝系统的动作的稳
定化。而且，由于在熔断丝元件的破坏时和读出动作时，从熔断丝元件
Q1的耐压高的一侧，就是说从埋入板(埋设阱)32加上电压，故可以提
高电熔断丝元件的可靠性，而且，还可以减小电路性的图形面积。
这是因为一般地说在半导体衬底上边形成多个电容器元件的情况下，
都要使在半导体衬底上边形成的阱区域变成为共同电位形成电容器器件
的缘故。为了防止向半导体衬底进行的扩散(结反向漏流)等，要向阱
区域进行低浓度的n型或p型的杂质掺杂。对此，为了降低电阻成分，
中间存在着绝缘膜的另一方的电极一侧则要进行高浓度的n型或p型的
杂质掺杂。这样一来，在在半导体层中杂质浓度不同时，从杂质浓度低
的阱区域加电压的一方就比中间存在着绝缘膜的一方的电极一侧加电压
的一方耐压更高。
此外，在进行编程时，虽然要给一方的电极上加高电压，把另一方的
电极连接到接地点Vss上以进行熔断丝元件的破坏，但是，要想从阱区
域的中间存在着绝缘膜的另一方的电极一侧加上高电压，就必须或者是
使之选择性地变成为高电压节点或者是使各个熔断丝元件的阱区域分别
隔离开来选择性地变成为接地点Vss，不论在哪一种情况下电路性的图形
面积方面的困难都很大。对此，如果从多个熔断丝元件的共有阱区域加
高电压，则电路上图形面积上的困难都可以小。
[实施例2]
图3到图5分别示出了把电容器用做熔断丝元件的电熔断丝系统的电
路构成例，用来说明遵从本发明的实施例2的熔断丝电路。图7和图8
分别是上述图3到图5所示的电路中的读出动作时的时间图。
在图3到图5中，对于那些与上述图1对应的部分都赋予同一标号而
省略其详细的说明。
图3所示的电路，与图3所示的电路不同之处是附加有熔断丝判定电
路的控制电路50和读出用VBP电路80这一点，和伴随着上述熔断丝判
定电路的控制电路50的设置，熔断丝判定电路20’的逻辑构成发生了变
化这一点，和读出用电源电路19’的构成发生了变化这一点以及示出了编
程控制电路18’的具体的逻辑构成这一点等等。
就是说，熔断丝判定电路的控制电路50其构成为含有反相器51到54
和与非门55到57。编程允许信号PROGen供往反相器51的输入端和与
非门55的一方的输入端。从上述反相器51输出的编程允许信号PROGen
的反转信号bPROGen供往熔断丝判定电路20’。此外，编程控制电路选
择信号BLOCKsel，通过上述反相器52供往上述与非门55的另一方的
输入端。该与非门55的输出信号，供往与非门56的一方的输入端。向
上述与非门56的另一方的输入端供给读出控制信号AFSETOK，其输出
信号供往与非门57的另一方的输入端。向上述与非门57的另一方的输
入端供给用来一时性地或永久性地停止熔断丝电路的熔断丝电路停止信
号bAFKILL，其输出信号则供往反相器53的输入端。上述反相器53，向
上述晶体管Q2的栅极供给熔断丝判定电路切断信号bAFCLOSE的同
时，还向反相器54供给该信号。上述反相器54的输出信号AFCLOSE
供往熔断丝判定电路20’。
此外，熔断丝判定电路20’的构成为含有或门60和与非门61、62。
向上述或门60的一方的输入端，供给从上述反相器54输出的信号
AFCLOSE，向另一方的输入端供给从上述与非门62输出的信号
AFUSEn。该或门60的输出信号，供往上述与非门62的一方的输入端，
向该与非门61的另一方的输入端，供给从上述反相器51输出的信号
bPROGen。从上述与非门61输出的信号bAFUSE，供往晶体管Q2的
电流通路的一端和与非门62的一方的输入端。结果变成为向上述与非门
62的另一方的输入端，供给与预充电信号AFPRCH反相的信号
bAFPRCH。该信号bAFPRCH可以用供给信号bAFKILL与信号
bAFSET的与非门63，和使该与非门63的输出信号反转的反相器64产
生。
编程控制电路18’的构成为含有与非门70到74和反相器75到78。
读出控制信号AFSETOK和验证控制信号AFVERI的反转信号
bAFVERI，供往与非门70，该与非门70的输出信号，通过反相器75供
往与非门73的一方的输入端。编程允许信号PROGen和编程控制电路
选择信号BLOCKsel供往与非门71，该与非门71的输出信号通过反相
器76供往与非门72的一方的输入端和反相器74的第1输入端。编程脉
冲控制信号PULSEcnt，供往上述与非门72的另一方的输入端，同时还通
过反相器78供往与非门74的第2输入端。验证控制信号AFVERI供往
上述与非门74的第3输入端的同时，还供往反相器79以产生bAFVERI。
接着，从上述与非门73输出的信号PULSE和用反相器77反转后的
信号bPULSE，作为电源变换电路控制信号分别供往电源变换电路14。此
外，上述与非门74的输出信号供往验证输出电路15。
读出用VBP电路80，用NMOS晶体管Q30构成，该晶体管Q30的
电流通路的一端连接到电源Vcc上，电流通路的另一端则连接到电源变
换电路14的VBP节点上，向栅极供给电源产生电路控制信号AFNGT。
再有，读出用电源电路19’，其构成为含有PMOS晶体管Q31、NMOS
晶体管Q32、与非门81和反相器82。向与非门81供给验证控制信号
AFVERI的反转信号bAFVERI和读出控制信号AFSETOK，其输出信
号通过反相器82供往PMOS晶体管Q31的栅极。该PMOS晶体管Q31
的电流通路的一端连接到电源Vcc上，电流通路的另一端则连接到NMOS
晶体管Q32的电流通路的一端上。上述MOS晶体管Q32的电流通路的
另一端，连接到作为熔断丝元件的电容器Q1的另一方的电极上，向栅极
供给电源产生电路控制信号AFNGT。
图4A和图4B用来对上述图3所示的熔断丝判定电路20’详细地进行
说明，图4A是逻辑电路图，图4B是表明其详细的电路构成的电路图。
如图4B所示，该电路的构成为含有NMOS晶体管Q41、Q43～Q48、Q50、
Q51和PMOS晶体管Q42、Q45、Q46、Q49、Q52。PMOS晶体管Q41
的电流通路的一端和栅极连接到电源Vcc上。在该PMOS晶体管41的
电流通路的另一端和接地点之间串联连接PMOS晶体管Q42和NMOS
晶体管Q43、Q44的电流通路。此外，上述PMOS晶体管41的电流通
路的另一端上连接有PMOS晶体管Q45的电流通路的一端。在该PMOS
晶体管45的电流通路的另一端上，连接PMOS晶体管Q46的电流通路
的一端，电流通路的另一端则连接到上述PMOS晶体管Q42与NMPS
晶体管Q43的电流通路的连接点上。NMOS晶体管Q47的电流通路的一
端连接到上述NMOS晶体管Q43、Q44的电流通路的连接点上，该电流
通路的另一端则连接到接地点Vss上。向上述PMOS晶体管Q42与NMOS
晶体管43的栅极提供编程允许信号PROGen的反转信号bPROGen。向
上述PMOS晶体管Q45与NMOS晶体管Q47的栅极，供给熔断丝判定
电路切断信号bAFCLOSE。这样一来，结果就变成为从上述PMOS晶
体管Q42、Q46与NMOS晶体管Q43的电流通路的连接点输出信号
bAFUSEn。
此外，PMOS晶体管Q48的电流通路的一端和栅极连接到电源Vcc
上。在该PMOS晶体管Q48的电流通路的另一端与接地点之间串联连
接有PMOS晶体管Q49和NMOS晶体管Q50、Q51的电流通路。上述
PMOS晶体管Q48的电流通路的另一端被连接到PMOS晶体管Q52的
电流通路的一端上，该PMOS晶体管Q52的电流通路的另一端，则被连
接到上述PMOS晶体管Q49与NMOS晶体管Q50的电流通路的连接点
上。向上述PMOS晶体管Q49与NMOS晶体管Q50的栅极供给上述信
号bAFUSEn，向上述PMOS晶体管Q52与NMOS晶体管Q51的栅极，
供给与预充电信号AFPRCH反相的信号bAFPRCH。这样一来，结果就
变成为从上述PMOS晶体管Q49、Q52和NMOS晶体管Q50的电流通
路的连接点输出信号AFUSEn，同时，还向上述NMOS晶体管Q44和
上述PMOS晶体管Q46的栅极供给输出信号AFUSEn。
在上边所说的图4B的熔断丝判定电路20’的详细的电路例中，之所
以设置NMOS晶体管Q41、Q48，作为电源电压使用这些NMOS晶体
管的阈值降落下来的电位(Vcc-VchN)的理由如下。就是说，虽然在读出
动作中熔断丝元件Q1为破坏状态时使信号bAFUSEn充电至‘H’电平，
但是，这时的‘H’电平状态归因于把电源电压Vcc加到栅极上的NMOS
晶体管Q4而只上升到Vcc-VchN的电位。为此，当使熔断丝判定电路20’
的电源电压变成为Vcc时，在使信号bAFPRCH从‘L’电平(Vss)变成
为‘H’电平，并借助于信号bAFUSEn的‘H’电平(Vcc-VchN)使熔断
丝判定电路20’进行反转时的初始状态下，2输入NAND逻辑的PMOS
晶体管、NMOS晶体管都将变成为ON(导通)状态，使信号AFUSEn
变成为‘L’电平(Vss)这一动作来得迟，于是就有可能锁存错误的数据。
图5示出了上述图4A和图4B所示的电路的变形例。该电路不使用
熔断丝锁存电路17，而代之以使用反相器98、99，伴随着该电路变更，
熔断丝判定电路的控制电路50’的逻辑构成的一部分发生了变化。其它的
基本构成与图4A和图4B所示的电路是同样的，实质上进行同样的动作。
就是说，熔断丝判定电路的控制电路50’，用反相器91～94和与非
门95～97构成。编程允许信号PROGen供往反相器91的输入端和与非
门95的一方的输入端。从上述反相器91输出的编程允许信号PROGen
的反转信号bPROGen，供往熔断丝判定电路20’。此外，编程控制电路
选择信号BLOCKsel供往上述与非门95的另一方的输入端。该与非门95
的输出信号供往与非门96的一方的输入端。向上述与非门96的另一方
的输入端，供给用来使熔断丝电路一时性地或永久性地停止的熔断丝电
路停止信号bAFKILL。该熔断丝电路停止信号bAFKILL供往与非门97
的第1输入端，向第2输入端供给读出控制信号AFSETOK。上述与非
门96的输出信号AFCLOSE，供往熔断丝判定电路20’，同时还通过反
相器92供往上述与非门97的第3输入端。该与非门97的输出信号，通
过反相器94，作为熔断丝电路切断信号bAFCLOSE供往NMOS晶体管
Q2的栅极。
其次，说明上述那样的构成的电熔断丝系统的动作。
首先，在编程(熔断丝元件破坏)动作的情况下，使编程允许信号
PROGen变成为‘H’电平使得电熔断丝系统可以动作。这时，由于上
述编程允许信号PROGen的反转信号bPROGen将变成为‘L’电平，
故信号bAFUSEn被充电至‘H’电平。同时，由于熔断丝判定电路切断
信号bAFCLOSE从‘L’电平变成为‘H’电平，故晶体管Q2变成为
ON，使熔断丝判定电路20’和熔断丝元件Q1电连。借助于此，所有的熔
断丝装置12内的晶体管Q4的两端都被充电至Vcc-VchN。在这里，之
所以把所有的熔断丝装置12内的晶体管Q4的两端都充电至Vcc-VchN，
是因为由于应力信号PROG被共同地连接到所有的熔断丝装置12上，
故在编程动作中要缓和加在非被选熔断丝元件Q3上的应力，提高可靠性
和特性的缘故。
其次，采用把要进行编程的熔断丝元件Q1(Q1-1、Q1-2、…、Q1-n)
的地址输入到熔断丝地址译码器11中去使熔断丝选择信号ADDn变成为
‘H’电平，使晶体管Q3变成为ON的办法，从要想进行编程的多个熔
断丝装置12中选择所希望的熔断丝装置。同时，借助于对在芯片上存在
着多组的熔断丝装置进行选择的熔断丝装置选择地址，使信号BLOCKsel
变成为‘H’电平。借助于使信号BLOCKsel变成为‘H’电平，信号
bAFCLOSE变成为‘L’电平，使晶体管Q2变成为OFF，使被选中的
熔断丝装置内的熔断丝判定电路20’与熔断丝元件Q1切断。
其次，使编程脉冲控制信号PULSEcnt变成为‘H’电平，使晶体管
Q6变成为ON，从VBP向接地点确保电流通路，同时分别使电源变换电
路控制信号PULSE和bPULSE分别变成为‘H’电平和‘L’电平，使
应力信号PROG变成为VBP电位，给熔断丝元件Q1加上应力。这时，
由于验证控制信号AFVERI和读出控制信号AFSETOK都为‘L’电平，
验证控制信号AFVERI的反转信号bAFVERI为‘H’电平，故读出用
电源电路19’不动作。此外，这时，电源产生电路控制信号AFNGT已先
变成为Vcc电平。借助于此，即便是VBP升压到Vcc以上，在读出用电
源电路19’的情况下，由于不会给PMOS晶体管加上Vcc以上的高电压，
故可靠性的问题不再存在，在读出用VBP电路80的情况下，由于NMOS
晶体管不截止，故VBP与Vcc不导通。
此外，验证(破坏确认)如下那样地进行。首先，与上边所说的编程
动作同样，把想要进行验证的的熔断丝元件Q1的地址输入至熔断丝地址
译码器11进行选择。在这里，与编程动作不同的是使VBP的电位变成
为悬浮或变成为与应力信号PROG同一电位，和使信号AFNGT变成为
Vcc+VchN以上的电位。把它用做读出用的电源。其次，使信号PROGen
和信号BLOCKsel变成为‘H’电平，使信号PULSEcnt变成为‘L’
电平，使验证控制信号AFVERI变成为‘L’电平并输入至编程控制电
路18’，以在信号PROG与验证输出间确保电流通路。此外，虽然信号
AFVERI为‘H’电平，信号PULSE和bPULSE分别变成为‘H’‘L’
电平，电源变换电路14的输出变成为悬浮，但是信号PROG却借助于
读出用电源电路19’被充电至Vcc电平。在这里，如果熔断丝元件Q1已
被破坏，则通过晶体管Q5在Vcc验证输出间会发生DC性的电流通路，
故可以用例如外部焊盘等来监视电流。
另外，读出用VBP电路80，是在VBP悬浮的情况下，发生与信号
PROG同电位的电路，用来防止当VBP的电位变得比信号PROG还低
时，由电源变换电路14内的PMOS晶体管产生的PN结正方电流。此外，
之所以使信号AFNGT变成为Vcc+VchN以上的电位，是为了要使加在
破坏后的熔断丝元件Q1的两端上的电位差大，以确保更大的读出电流的
缘故。
其次，用图6和图7的时间图说明读出(熔断丝元件的破坏非破坏状
态的读出)动作。图6是编程后，图7是编程前的时间图。首先，与验
证动作同样，使VBP的电位变成为悬浮或变成为与信号PROG同一电
位，与之相一致地使信号AFNGT变成为Vcc+VchN以上的电位，把它
用做读出用的电源。此外，输入至编程控制电路18’的各个信号PROGen、
BLOCKsel、PULSEcnt、AFVERI和ADDn都要预先变成为‘L’电平。
读出开始，与读出控制信号同步地使熔断丝判定电路20’的置位信号
bAFSET变成为‘L’电平，使熔断丝判定电路20’的预充电信号bAFPRCH
变成为‘L’电平。借助于此，使信号AFUSEn充电至‘H’电平，使
信号bAFUSEn变成为‘L’电平后进行锁存，由于与之相一致地信号
bAFPRCH为‘L’电平且熔断丝锁存信号AFLATCH也是‘L’电平，
故信号FINT也被充电至‘H’电平后进行锁存。从此外，采用使读出结
束信号AFSETOK变成为‘L’电平的办法，借助于读出用电源电路19’
使信号PROG充电至Vcc电位并加到熔断丝元件Q1上，使信号
bAFCLOSE变成为‘H’电平，使熔断丝元件Q1和作为熔断丝判定电
路20’的传送门的晶体管Q2变成为ON，使电流在与编程时同一方向上
流动。
在这里，之所以在信号bAFPRCH变成为‘L’电平的期间内使信号
bAFCLOSE变成为‘H’电平，其理由如下：虽然信号AFSETOK为‘L’
电平，且读出用电源电路19’使信号PROG充电至Vcc电位，但是，由
于在未进行编程的熔断丝装置中，信号PROG与晶体管Q4借助于熔断
丝元件Q1进行电容耦合，故在使信号PROG充电至Vcc电位时，由于
晶体管Q4的两端的电位完全悬浮，故在信号bAFPRCH为‘H’电平的
情况下熔断丝判定电路20’的状态有可能反转，故要用熔断丝判定电路20’
下拉到接地点Vss(在图6和图17的①期间)。
在确定了信号bAFUSEn的‘L’电平锁存和信号FINT的‘H’电
平锁存之后，采用使信号bAFSET变成为‘H’电平的办法，使信号
bAFPRCH变成为‘H’电平后，结束信号AFUSEn和bAFUSEn的置
位，用熔断丝判定电路20’检测信号bAFUSEn的电平以确定信号
AFUSEn。这时，在熔断丝元件Q1为破坏状态时，信号bAFUSEn与信
号PROG导通变成为‘H’电平(在该情况下为Vcc)，使熔断丝判定
电路20’的状态反转，使信号AFUSEn变成为‘L’电平。此外，在熔断
丝元件Q1为非破坏状态时，信号bAFUSEn维持‘L’电平，信号AFUSEn
维持‘H’电平(图6和图7的②)。
接着，用熔断丝判定电路20’判定熔断丝元件Q1的破坏/非破坏状态，
在确定了信号AFUSEn、bAFUSEn的电平后，使信号AFLATCH变成
为‘H’电平。如果信号AFUSEn为‘H’电平(破坏状态)则把信号FINT
下拉至‘L’电平进行锁存，如果信号AFUSEn为‘L’电平(非破坏状
态)则信号FINT保持‘H’电平的原样不变地进行锁存，并从熔断丝锁
存电路17输出各自的状态(图6和图7的③的期间)。
在上边所说的一连串的动作结束后，使信号AFSETOK变成为‘H’
电平，使信号PROG变成为Vss电平，使晶体管Q2变成为OFF，结束
读出动作(图6和图7的④期间)。
读出开始信号，虽然也可以如现有例所示那样，与电源电压Vcc的
上升边同步地产生，但是，采用作成为使电源电压Vcc一直到规定的电
位为止进行上升并在已充分地稳定之后再输出开始信号的构成的办法，
就可以确保破坏后的熔断丝元件Q1的更大的读出电流。例如，一般地说，
要这样地进行设定：半导体装置在电源电压Vcc投入后就立即驱动各个
内部电源产生电路，使各个内部电源上升。然后，用内部电路检测各个
内部电源是否已变成为规定的电位，输出可以开始通常动作的信号，接
受到该信号后，各个内部电路就可以动作。即，在该状态下，由于电源
电压Vcc会充分地上升到规定的电位而且已经稳定，故与各个内部电路
的可以动作的信号同步地输出上述读出开始信号。
此外，例如如RAM(ラム)总线DRAM那样，在每当开始一连串的
通常动作时就发生使内部信号复位为初始状态那样的信号的装置的情况
下，采用与该复位信号同步地发生开始信号的办法，就可以用更为稳定
的状态的电源电压进行读出动作。而且，由于每当开始一连串的通常动
作使都要进行熔断丝电路的置位，故即便是假定在通常动作中因噪声等
的影响，熔断丝电路产生了误动作，也可以重新置位，故将提高熔断丝
电路的动作可靠性。
再有，在图3所示的实施例的情况下，虽然用熔断丝判定电路20’和熔
断丝锁存电路17构成检测熔断丝元件的破坏/非破坏状态的熔断丝装置12，
但是，采用使熔断丝判定电路的控制电路50’变成为图6所示的变形例那样
的构成的办法，就不需要配置熔断丝锁存电路17，可以简化电路构成。
另外，在图5的情况下，虽然设置了反相器98、99，但是，也可以
只在一方设置。
此外，在上边所说的实施例1、2中，作为熔断丝元件虽然使用的是
沟槽电容器，但是，即便是变成为例如堆叠构造或MOS构造等的别的构
造的电容器也可以得到同样的效果。此外，即便是使用不是所谓的逆熔
断丝的电熔断丝，由于仅仅是输出FOUTn的极性颠倒过来，故在实用中
也不会有任何问题。
就如以上所详述的那样，倘采用本发明的一个侧面，则可以得到在读
出动作时和验证动作时确保稳定动作，同时，可以提高电熔断丝元件的
可靠性的熔断丝电路。
对那些熟练的本专业的技术人员来说，还可以实现其它的优点和变
形。因此，本发明在其更为宽阔的范围内不会受限于在本说明中所提供
和讲解的那些特定细节和典型的实施例。因此，在不偏离由所附权利要
求及其等效要求所限定的总的发明概念的精神和范围内还可以有种种的
变形。