2T-1C铁电随机存取存储器及其运行方法 本发明涉及铁电随机存取存储器及其运行方法。更具体说，本发明涉及一种称作2T-1C FRAM的铁电随机存取存储器及其运行方法，它的每个单元都各有两个晶体管(2T)和一个铁电电容器(1C)。
常规铁电随机存取存储器(FRAM)以铁电电容的开关操作为基础。在双稳极化态，正极化指定为“1”，负极化指定为“0”。一种新思想的基础是铁电电容器的充电和放电及CMOS晶体管的p-n结。这种新结构不需要开关。因此，这种新结构可以避免例如疲劳和印记(imprint)等退化问题。
常规FRAM采用双稳态铁电极化，其中正极化态和负极化态分别指定为存储逻辑的“1”和“0”。只要需要开关FRAM以保持双稳极化态，例如疲劳、印记、冲击、击穿等可靠性问题便会使得制造可靠的FRAM产品非常困难。
本发明的特征在于，提供一种利用铁电电容器的“充电”和“放电”及CMOS晶体管的p-n结的2T-1C FRAM，克服例如疲劳和印记等退化问题。还公开了其运行方法。
本发明提供一种2T-1C铁电随机存取存储器，包括：具有多个通过用第一杂质掺杂形成的位阱的半导体衬底；每个都有两个晶体管和一个电容器的多个存储单元；多个与矩阵形式的存储单元电连接的连线；多个假电容器，其中所说两个晶体管包括：通过用第二杂质掺杂每个位阱中的半导体形成的源；通过用第二杂质分别掺杂每个位阱内的半导体形成地第一漏和第二漏，它们之间具有预定间隔，以便在第一方向与所说源排成一排；第一栅，形成于在源和第一漏之间的第一沟道上形成的绝缘层上；第二栅，形成于在第一漏和第二漏之间的第二沟道上的绝缘层上，其中所说一个电容器包括：下电极，形成于在源上形成的绝缘层上；形成于下电极上的铁电层；形成于铁电层上的上电极，其中所说连线包括：与第一栅连接的第一字线，所说第一栅设置在每个存储单元内第一方向上；与设置在垂直于第一方向的第二方向上的存储单元内的第一漏连接的位线，各假电容器共同与之连接；与设置在第二方向上的存储单元的第二栅连接的第二字线；与设置在第二方向上的存储单元的第二漏连接的探测线；连接每个单元中的源和下电极的接触栓塞；与设置在第二方向的存储单元的上电极连接的板极线。
根据本发明的优选实施例，第一杂质是“p”型杂质，第二杂质是“n+”杂质。在另一实施例中，第一杂质可以是“n”型杂质，第二杂质是“p+”杂质。
与存储单元的第二漏连接的探测线可以设置在第一方向。
假电容器可以形成于位线和每个单元的第一漏之间。
此外，本发明提供一种使2T-1C铁电随机存取存储器运行的方法，该存储器包括：具有多个通过用第一杂质掺杂形成的位阱的半导体衬底；每个都有两个晶体管和一个电容器的多个存储单元；多个与矩阵形式的存储单元电连接的连线；多个假电容器，其中所说两个晶体管包括：通过用第二杂质掺杂每个位阱中的半导体形成的源；通过用第二杂质分别掺杂每个位阱内的半导体形成的第一漏和第二漏，它们之间具有预定间隔，以便在第一方向与所说源排成一排；第一栅，形成于在源和第一漏之间的第一沟道上形成的绝缘层上；第二栅，形成于在第一漏和第二漏之间的第二沟道上的绝缘层上，其中所说一个电容器包括：下电极，形成于在源上形成的绝缘层上；形成于下电极上的铁电层；形成于铁电层上的上电极，其中所说连线包括：与第一栅连接的第一字线，所说第一栅设置在每个存储单元内第一方向上；与设置在垂直于第一方向的第二方向上的存储单元内的第一漏连接的位线，各假电容器共同与之连接；与设置在第二方向上的存储单元的第二栅连接的第二字线；与设置在第二方向上的存储单元的第二漏连接的探测线；连接每个单元中的源和下电极的接触栓塞；与设置在第二方向的存储单元的上电极连接的板极线，所说方法以下步骤：(a)通过在第一字线上加电压Vw，在板极线上加电压Vp，在所选存储单元中写入“0”态；(b)通过在第一字线上加电压Vw，在第二字线上加电压Vc，在所选存储单元中写入“1”态；(c)通过在第一字线上加电压Vw，在第二字线上加电压Vc，读出所写入的状态，并探测所选存储单元的负电荷。
在步骤(c)，通过与之相连的探测线，探测所选存储单元的负电荷。另外，在步骤(c)，如果在所选存储单元探测到负电荷，则所选存储单元的状态读出为“0”态。如果在所选存储单元没有探测到负电荷，则所选存储单元的状态读出为“1”态。步骤(c)还可以包括所选存储单元读出为“0”态后立即在所选存储单元中恢复“0”态，以保持“0”态的步骤。
通过结合附图详细介绍本发明的优选实施例，本发明的上述特征和优点将变得更清楚，其中：
图1是根据本发明一个实施例的2T-1C FRAM的示意剖面图；
图2是图1所示2T-1C FRAM的一个单元的示意平面图；
图3a-3d示出了在图1所示2T-1C FRAM的单元中写入信息的方法；
更具体说，图3a和3b分别示出了在单元中写入“0”的过程和充电状态；
图3c和3d分别示出了在单元中写入“1”的过程和放电状态；
图4a和4b示出了从图1所示2T-1C FRAM的一个单元读取信息的方法；
图4a示出了从单元中读出“0”的过程；
图4b示出了从单元中读出“1”的过程；
图5是展示图3a-3d中所示写入过程和图4a和4b所示读过程的等效电路及在同一处理过程中所加信号的波形；及
图6是用图1所示单元阵列形成的2T-1C FRAM的等效电路。
根据本发明的2T-1C FRAM利用了铁电电容器的充放电过程与CMOS晶体管的p-n结。这种2T-1C结构中不需要开关过程。
图1是根据本发明一个实施例的2T-1C FRAM的一个单元的示意剖面图。图2是图1所示2T-1C FRAM的单元的示意平面图。图1中，参考数字9表示用第一杂质掺杂的位阱。源6、第一漏8和第二漏10是位阱9中用第二杂质掺杂的区域。在本发明中，第一杂质是“p”或“n”型杂质，与第一杂质对应的第二杂质是“n+”或“p+”型杂质。换言之，如果第一杂质是“p”型杂质，则第二杂质就是“n+”型杂质。如果第一杂质是“n”型杂质，则第二杂质就是“p+”型杂质。下面在假设第一杂质是“p”型杂质，第二杂质是“n+”型杂质的情况下，介绍本发明的一个实施例。
在2T-1C FRAM结构中，每个单元由两个晶体管(6，7，8和8，12，10)和一个铁电电容器(2，3，4)构成，所说晶体管具有共同的扩散层8，即用“n+”型杂质掺杂的第一漏。假电容器14与位线13相连。假电容器14可以制造在位线13的端部作为共用假电容器或制造在第一漏8和位线13之间。第一字线5与浮栅7相连。第二晶体管由共同的扩散层8、第二字线12和作为掺有“n+”型杂质的扩散层的第二漏10构成。第二漏10与探测线11相连。读出放大器S/A与探测线11相连。源6通过接触栓塞16与铁电电容器(2，3，4)相连，形成典型的COB(位线上的电容器)结构。然而，对于低集成密度存储器来说，铁电电容器(2，3，4)可以制造在场氧化物上。上电极2与板极线1相连。板极线1、位线13和第二字线12垂直于第一字线5。
下面介绍具有上述结构的2T-1C FRAM的运行原理。
为方便起见，选择n-p-n型晶体管解释所说运行原理。然而，简单地认为电流和开关方向相反，同样的原理可应用于p-n-p型晶体管。
通过在第一字线5上加高达字线电压Vw的电压，并板极线1上加高达板极线电压Vp的电压，写入“0”。于是铁电电容器(2，3，4)被极化为向下方向。为了补偿铁电体的电偶极子，在上电极2上诱发正电荷，在假电容器14的上电极上诱发负电荷。图3a示出了写入“0”的初始阶段。一旦加电压过程完成，负电荷流到某些其它位置，形成静态电平衡。由于源6，“n+”型扩散层与阱9形成p-n结，该p-n结上存在结电容，由于反偏状态，该结会中断电荷流。
因而，负电荷累积于第一晶体管的p-n结处。即图3b所示的写入“0”的正常态。由于p-n结在该阶段被充电，所以该状态也称为“充电”。
在下电极4上供应负电荷时，该p-n结处的负电荷会消失。在字线电压Vw加于第一字线5上，且控制电压Vc加于第二字线12上时，形成两个晶体管沟道，负电荷会从探测线11流到下电极4。一旦下电极4中的负电荷与铁电偶极子发生电平衡，p-n结上先前的负电荷会由于放电过程而消失。这称为“放电”，也指定为“1”。该过程示于图3c和3d。
这了读“0”，在第一字线5上加字线电压Vw，在第二字线12上加控制电压Vc，则负电荷会流过探测线11，用于负电荷的读出放大器与探测线11相连。同样的过程可应于读“1”。这种情况下，探测不到电荷。因此，“0”称为“导通”态，“1”称为“截止”态。读“0”的过程破坏了“0”态。因此，需要再存储过程或恢复过程以保持读“0”过程后的状态“0”。再存储通过写入“0”进行。图4a和4b示出了读过程。
图5示出了2T-1C FRAM单元的等效电路及写入和读出过程的加电压程序。总是首先加Vw，以便寻址特定单元。图6中简要示出了一个2T-1C FRAM单元阵列。探测线11(S/A)可以垂直或平行于第一字线5(W)。
如上所述，由于2T-1C FRAM的每个单元都包括两个晶体管和一个铁电电容器，铁电电容器的“充电”和“放电”可以与两个晶体管的p-n结一起被采用，所以根据本发明的2T-1C FRAM不用进行开关操作，便可以进行写/读操作。即，2T-1C FRAM是一种新型FRAM，它改善了开关其铁电电容器作为其基本操作的常规FRAM结构，在该状态下，所说铁电电容器的正偶极子和铁电电容器的负偶极子分别指定为“1”和“0”。因此，可以避免2T-1C FRAM中的例如疲劳和印记等退化问题。另外，印记会对2T-1C FRAM相当有利。