天线信号振幅调制方法 本发明涉及一种利用电感耦合传输数据的装置，它包括一个由天线信号激励的感性天线电路和一个控制电路，此控制电路带有几个双态端对，这些端对可处于高阻抗状态并具有非零内阻。
本发明特别涉及了那些设计用于与带有无触点集成电路电子便携器进行数据交换的装置，如电子标记阅读器、电子标签阅读器、.....。
根据后面用“ISO/A”和“ISO/B”表示的标准ISO 14443-2/A和14443-2/B的规定方案，无触点集成电路读出器的天线线圈是由振荡频率为13.56MHz的天线信号激励的。数据传输到集成电路是利用天线信号振幅调制进行的，在标准ISO/A的情况下调制深度为100％或者在标准ISO/B的情况下调制深度为10％。
图1表示出了一种普通的数据传输装置1，它包括一个微处理器2、一个振荡器3、一个调制晶体管4以及谐振型天线电路10。天线电路10包括一个与电容器12并联的天线线圈11并且通过电感13和绝缘(隔离)电容器14接入直流电源电压VDD。调制晶体管4通过绝缘电容器14接到线圈11的端子上。振荡器3输出振荡频率13.56MHz的信号S1而微处理器2在端对P1上输出一个二进制振幅调制信号S2。信号S1和S2加到“与”门5，该“与”门的输出端输出一个加到晶体管4栅极上的调制信号S3，其外形图表示在图1上了，通过线圈11的天线信号Sa是信号S3的结构图像。
这种数据传输装置具有结构相当简单的优点，但是只可以按100％调制天线信号(ISO/A)，为了得到天线信号Sa的10％调制(ISO/B)，装置就变得比较复杂并且还应该补充各种元件。
如果人们想要使其与标准ISO/A及ISO/B兼容，以便可以把数据传输到两种不同类型的集成电路，则装置变得更加复杂。在这种情况下，如图2所示，调制开关4用一个以功能块形式表示的调制电路9所代替。调制电路9接收信号S1、S2以及由微处理器端对P2输出地信号SAB，它可以选择所希望的调制类型。为了制备这种调制电路9要有各种不同的电器件和/或电子元件。
因此，本发明的目的就是设计出一种上面所述类型的数据传输装置，它能以低于100％的调制深度调制天线信号，同时结构简单而且制备费用低。
本发明另一个较具体的目的就是设计出一种数据传输装置是多种性能的，并且它能够以几种调制深度尤其是以10％-100％的调制深度调制天线信号。
本发明也涉及到利用载荷调制(Modulation de charge)方法由无触点集成电路所传输的数据接收。在这种情况下，前面所述数据传输装置的线圈11通过电感耦合接收一种与天线信号Sa混合载荷调制信号。载荷调制信号应该从天线信号Sa中取出，并且在译码之前通过适当的滤波解调。公知的解调及滤波系统存在不足之处是，如果人们希望这些系统与几种载荷调制方案兼容，尤其是与标准ISO/A和ISO/B规定方案兼容的话，就较复杂。
因此，本发明还有另外一个目的就是设计出一种解调装置，它可与载荷调制的几个方案兼容，同时结构也简单，而且制备费用低。
为了达到这些目的，本发明设计出一种可调制带线圈感性天线电路天线信号振幅的方法，还借助一个控制电路，该控制电路包括几个双态端对，这些端对通路都可处于高阻抗状态并且具有非零内阻，在该方法中天线电路是利用控制电路中的至少两个端对电源供电的，并且包括下面几个主要步骤：使保证天线电路供电的端对保持到“1”状态，以便天线电路满功率供电，并且改变至少一个可保证天线电路供电端对的状态，以便调制天线信号的振幅。
根据一种实施形式，保证天线电路供电的端对置位于“0”以便100％的天线信号调制。
根据一种实施形式，至少一个端对在其它一个或几个端对保持到“1”时处于高阻抗状态以便进行低于100％的天线信号振幅调制。
根据一种实施形式，天线信号此外还利用连接到线圈端子并且由交流信号控制的开关器进行频率调制。
本发明还涉及一种利用电感耦合数据传输的装置，它包括一个电感型天线电路，该电路包括一个可通过天线信号的线圈，一个天线线路的控制电路，它带有几个双态端对可达到高阻抗状态并且具有非零内阻，其中天线电路是由控制电路中至少两个端对供电，并且控制电路的配置是为了按照本发明方法调制天线信号振幅。
根据一种实施形式，该装置包括一个可输出交流信号的振荡器，
以及由交流信号控制且安装到天线线圈端子处的开关器用于调制天线信号频率。
本发明还涉及到一种上述类型的数据传输/接收装置，它包括一个带通滤波器和一个低通滤波器，它们的安装是为了在第一个端子上接收存在于天线信号中的载荷调制信号，而且每个滤波器都通过其另一个端子连接到控制电路的一个端对上。
本发明的这些特征及其它一些特征将在后面对本发明方法与数据传输装置的说明以及对本发明数据接收装置的说明中更详细地显现出来，说明中联系了几个附图，其中有：
--前面所述的图1和2是利用感应方法传输数据的普通装置电路示意图。
--图3是本发明数据传输装置的电路示意图。
--图4是微处理器端对通路的电路示意图。
--图5是微处理器端对通路逻辑电路示意图。
--图6A至6G表示出了根据本发明方法第一个方面(目标)在图3装置中出现的各种信号。
--图7A至7G表示出了根据本发明第二个方面出现在图3装置中的各种信号。
--图8是本发明数据传输/接收装置的电路示意图。
本发明第一个方面：天线信号的调制
图3概括地表示了本发明数据传输装置20，其结构与图2装置的结构很接近。在装置20中可看出天线电路10，微处理器2由电压VDD供电，振荡器3输出13.56MHz的信号S1，而调制开关4通过绝缘电容器14与线圈11的端子连接。微处理器2带有双态端对P1至P7，它们都可以置位于“1”(电压VDD)、置位于“0”(端对接地输出)或者达到高阻抗状态。最后，微处理器2装有一个存储器21，其中特别存储了数据DTa，它们应该经过天线信号Sa振幅调制进行传输，还有微处理器的操作系统OS。
根据本发明，天线电路10的供电是由几个并联的微处理器端对保证的，在此，端对为P1、P2、P3、P4。端对P1至P4输出电源信号Sp，它是每个端对输出信号Sp1、Sp2、Sp3、Sp4的组合信号，并且通过已经描述过的电感13和电容器14加到天线电路10。电感13或“冲击”电感可保护端对P1至P4防止过压并且电容器14使线圈11与直流电流绝缘。在此，调制开关4由信号S1控制并且不接收由微处理器输出的振幅调制信号，如同现有技术中的情况那样。
根据本发明方法，四个端对P1至P4保持在状态“1”(在端对上存在电压VDD)用于天线电路10满功率供电。天线信号Sa的振幅调制是在对电源信号Sp本身振幅进行调制的同时而实现的，电源信号Sp的振幅调制是在对端对P1至P4的全部或部分状态进行调制的同时而实现的。
在更详细的描述本发明这一方面之前，先联系图4可注意到，微处理器的端对Pi通常包括一个非零内阻Ri并且可以用输电线路示意出来，此输电线路包括两个转换(开关)器Sw1，Sw2以及一个串联电阻Ri。开关Sw1可以使端对Pi输出端达到电源压VDD(逻辑“1”)或接地(逻辑“0”)。开关Sw2可以断开开关Sw1以便使端对Pi的输出端处于高阻抗HZ状态。电阻Ri表示的是端对Pi的内电阻，并引起电压降，它随着端对输出电流而变化。
作为具体的实例，图5表示出Microchip TechnologyTMInc.公司商品化产品PIC16C6X微处理器的PMT端对逻辑线路示意图，它是本发明申请人为了评价发明所使用的。端对PMT包括两个联锁触发器DL和TL，它们通过微处理器DBUS数据总线，由端对写入信号WRP及可使端对置于高阻抗状态的WRT信号控制。端对的输出正好从串联的两个输出晶体管PMOS及NMOS的中间引出，这两个晶体管由电压VDD供电并且受触发器DL、TL的输出Q或/Q控制。端对内阻Ri在此就是晶体管PMOS的电阻，当时该晶体管是导通状态(端对输出处在1状态)。
因此，如果参照图3，天线信号Sa的调制是在所有端对P1至P4都处于0状态时或者是在另一些端对保持为1时而某些端对处于高阻抗状态时而达到的。在第一种情况下，电源信号Sp为0并且天线信号Sa的振幅按100％调制(标准ISO/A)。在第二种情况下，保持为1的端对通过了较强的电流而且其内阻Ri使电源信号Sp的电压下降同时又未使其为0，使得天线信号Sa的振幅调制低于100％。
实际上，应该达到高阻抗的端对数与所要求的调制深度及所用端对电特性有关。采用了由5V的VDD电压供电的微处理器PIC16C6X，也利用特性阻抗约为13.56MHz时250Ω的天线电路10，本申请人所进行的试验都表明：四个中有三个端对应该达到高阻抗以便得到天线信号Sa约为10％的振幅调制，这是按照标准ISO/B。更具体地说，当端对P1至P4置于“1”时，通过每个端对的电流约为5mA，这就代表了约为20mA的天线电流。加到天线电路上的电压约为4.775V，当四个端对中有三个达到高阻抗状态，例如端对P2至P4，端对P1保持在1时，通过端对P1的电流约为15mA并且当加到天线电路的电压约为4.3V时，则天线信号Sa的振幅调制约为10％。
因此，图3的装置20所具有的优点就是能够根据其端对P1至P4受控的方式而符合标准ISO/A及ISO/B，同时还有一个好处是结构特别简单。
为了确定概念起见，图6A至6G的同步定时曲线图描绘出了用于根据标准ISO/A传输数据的端对P1至P4的控制方案，而且图7A至7G的同步定时曲线图描绘了用于根据标准ISO/B的传输数据端对P1至P4的控制方案。图6A、7A表示的是要传输的逻辑信号DTa，它是由比特序列构成的，该比特序列值只是作为实例而给出的，图6B至6E、7B至7E表示信号Sp1至Sp4。图6F、7F表示信号Sp。最后，由天线线圈5产生的磁场FLD的情况利用图6G、7G作了描述。在图6B至6F、7B至7F的同步定时曲线图上，高阻抗态用HZ虚项逻辑电平表示。
在图6A至6G上，可看到磁场FLD在比特为1的传输当中是以满功率发射的，信号Sp约为5V，比特为0是由信号Sp的置0脉冲编码的，该脉冲时间短，是同时使端对P1至P4置于0(信号Sp1至Sp4置于0)而得到的。信号Sp的置0脉冲引起天线线圈5发射的磁场FLD短时间中断(100％调制)。
图7A至7G上，磁场FLD在比特为1的传输过程中也是满功率发射的。反之，比特0是在比特时限T内由信号Sp的10％振幅调制进行编码的(编码NRZ)，T是信号DTa的二进制周期。10％的调制是由端对P1保持在1以及端对P2、P3、P4处于高阻抗情况下(在HZ状态下的信号Sp2、Sp3、Sp4)来保证的，信号Sp的10％调制引起磁场FLD的10％调制，因为信号Sp是天线电路10的电源供电信号。
当然上面所描述的控制组合及数值只是作为一些实例。专业技术人员可以自主地采用数量或多一些或少一些的端对来实施本发明，这要根据所用微处理器的特性、所要求的调制率以及天线电路的阻抗而定。按限定范围来说，仅仅一个端对就足够制备一种只符合标准ISO/A的装置，条件是端对能够输出足以达到最大磁场发射功率的电流，它是由所考虑的应用及所希望的通信距离决定的。
另一方面，虽然前面已经描述了一种利用商品化微处理器的本发明实例，但各种类型的可具有上述特性的控制电路都可以实施本发明。特别是本发明可以采用一种特定的“ASIC”型集成电路(“AssignedSpecific Integrated Circuit”)来实施。这种特定的集成电路可以并入一个微处理器或一个逻辑程序电路，它带有其结构相当于微处理器端对结构的“端对”型通信线路。在这种情况下，用于调制天线信号的微处理器端对或“端对”型通信线路都能连接到特定的集成电路内，使得特定电路只有一个控制天线电路的输出接点。
本发明的第二个方面：设计电感耦合传输信号的接收线路
根据本发明的另一个方面，微处理器的端对还被用来简便地实现一个有源滤波系统，它可以接收由集成电路发出的数据，使用了几种通信方案，尤其是ISO/A及ISO/B方案。
图8表示了一种利用本发明这一方面的电感耦合数据传输/接收装置30，此装置30包括一些与图3装置20相同的元部件，都用相同的标注表示，还包括一些前面已描述的数据接收设备，这些接收设备(器具)的作用是从天线信号Sa中引出一个由无触点工作集成电路40所传输的载荷调制信号。
这种集成电路40在图8上已概括地表示了，它包括一个天线电路41及一个载荷调制系统。天线电路41包括一个天线线圈42及一个并联电容器43。载荷调制系统包括例如开关器44及串联电阻45，它们都与线圈42的端子相连。开关器44受编码器电路46输出的调制信号Sx控制，它在输入端接收要传输的数据DTx。当线圈11和42足够靠近时，信号Sx就通过电感耦合到线圈11中引起响应，以便形成天线信号Sa的一个分量。信号Sx通常包括一个频率为847KHz的交流分量或副载波分量并且应该从信号Sa分出，又在被译码之前进行解调，译码是由微处理器2或任何其它适合的译码器进行的。
根据本发明，接收设备包括一个调整稳定在847KHZ上的带通滤波器31以及一个847KHz的截频低通滤波器32。带通滤波器31在此包括一个电感，一个电容器，一个电阻以及一个并联二极管，而低通滤波器32包括一个电阻、一个并联电容器。每个滤波器31、32都通过其一端与微处理器2的一个端对分别是P5及P6相连。滤波器31、32的另一个端对与公共节点33-1连接，节点33-1与放大器部件33的输出端相连，该放大器部件在这里采取的是一个FET晶体管的形式，此场效应晶体管的漏极与节点33-1连接并且它的源极接地，节点33-1还通过放大器33-2及“触发器”(“trigger”)型或差动放大器型的信号转换器33-3连接到微处理器端对P7。可通过天线信号Sa的天线线圈11连接到半波检波器34，其输出端加到截频为兆赫级(Megahertz)的低通滤波器35，以便消除全部的13.56MHz分量。滤波器35的输出端通过电容器36及低电平(反偏)稳定电阻37加到放大器部件33的输入端(这里是FET晶体管的栅极)。
因此，放大器部件33在输入端接收载荷调制信号Sx，它是利用低通滤波器35从天线信号Sa分出来的。当端对P5、P6处于高阻抗状态时，滤波器31、32断开(处于开路状态)并且节点33-1处在高阻抗状态。在另一个端对保持高阻抗而端对P5、P6置位于1时，相应的滤波器31、32处于工作状态并且可以提取出信号Sx的波包线，同时消除了副载波。信号Sx的波包线发送到微处理器端对P7上以便译码，这是在经过放大器33-2放大及经过触发器33-3转换之后进行的。
本发明装置30的优点就是简单，同时可以接收根据不同传输方案发送的数据，端对P6及P7的作用是在保证其电源供电的同时转换滤波器31、32。例如，当信号Sx是Manchester编码频率为847KHz的副载波时(ISO/A标准)，微处理器2选择并触发低通滤波器32，同时使端对P6置位于“1”。当信号Sx是BPSK(“Binary phase shiftKeying”)也就是利用相位偏移(标准ISO/B)编码的847KHz副载波时，微处理器2就选择并触发带通滤波器31。
通常，低通滤波器32可以按频率解调各种类型的信号Sx，其频率小于或等于847KHz，其中包括当信号Sx是无副载波二进制信号时的情况。带通滤波器31更具体地说可用于对信号Sx进行相位解调，这是当该信号是BPSK编码并且频率为847KHz时的情况。
当然，其它不同的滤波器也可以考虑使用并且与微处理器的其它端对连接。此外，13.56MHz及847KHz的频率只是作为按照ISO14443-2的标准方案所述实施例给出的。
通常，本发明的两个方面是彼此独立的，不过它们的并置就可以制备无触点多功能集成电路阅读器(读出器)并且成本较低，本发明的最终目的是有利于促进和推动无触点集成电路在“广大公众”方面的应用，例如电子钱包、电话卡、电子运输记录单、物品识别(电子标签)、接入控制(电子徽章)，.....