单端静态随机存取存储器 【技术领域】
本发明涉及一种单端静态随机存取存储器，尤其涉及具有单端高速感应放大器的单端静态随机存取存储器。
背景技术
由于各种视讯装置接踵问世，嵌入式(embedded)SRAM存储器技术已经成为未来整合型显示晶片不可或缺的一环。为了使嵌入式SRAM存储器能够高速读取数据，同时又能够稳定保存数据不受内部操作影响。
大部分的随机存取存储器是使用具有良好共模态斥拒比(common moderejection ratio)良好的差动感应放大电路，但是在多重处理的架构中，需要多地址的存储器，基于晶片空间的考虑，单端感应放大器的使用机会大为增加。
图1表示现有单端感应放大电路。当输入信号Vin为低电压位准，NMOS导体10不导通，NMOS电晶体12将节点A的电压提升至某位准，在此位准，反相器16的PMOS电晶体P16和NMOS电晶体N16都导通，使得B节点的电压位准位于Vdd和Vss之间。NMOS电晶体12形成负回授，故无法将节点A充电至Vdd。当输入信号Vin高电压位准时，NMOS电晶体10导通，使得上述节点A放电，节点A的电压降到比反相器16的临界电压值更低。此时，NMOS电晶体12也将导通，使得节点A的电压介于Vss和反相器16的临界电压值之间，如此节点A的电压则限制在临界电压附近。
当输入信号Vin为高电压位准，NMOS电晶体N12和NMOS电晶体N10同时导通，形成一直流通路，除了消耗静态功率之外，NMOS电晶体N12阻碍节点A的放电，增加节点A拉下到低电压位准的时间，其不利于高速操作。
【发明内容】
本发明则提出一静态随机存取存储器具有感应放大电路，其包括：复数记忆单元，其中复数读取字元电路耦接于复数读取位元线和一低电压源之间，当一读取字元信号所选择的记忆单元是低逻辑位准时，读取字元电路导通使得耦接于记忆单元的读取位元线放电到一低电位，复数读取位元线通过一多工器耦接到一读取资料线；复数预充电电路，耦接于一高电压源和复数读取位元线之间，当一预充电信号致能时，将复数读取线和资料线充电到一高电压；一感应放大电路，其输入端耦接于读取资料线，当输入端电压低于一临界位准并且预充电信号非致能时，准通一加速电路使得输入端加速放电；一开关，其一端耦接于感应放大电路地输出端：以及一锁存电路，耦接于开关的另一端，当预充电信号致能时，开关断路，当预充电信号非致能时，开关导通，锁存感应放大电路的输出资料。
【附图说明】
图1表示现有的单端感应放大电路；
图2表示本发明实施例中静态随机存取存储器的架构图；
图3表示本发明实施例中记忆阵列A0的架构图；
图4表示本发明实施例中记忆阵列A0中记忆单元C0的电路图；
图5表示本发明实施例中感应放大电路200的电路图；
图6表示图2各信号波形示意图。
符号说明：
A0～7 存储器阵列
C0～7 记忆单元
105 NMOS电晶体
110 多工器
120 D型正反器
130 锁存电路
200 感应放大电路
150，151，152 PMOS电晶体
M1，M2，M4，M3 NMOS电晶体
MP1 PMOS电晶体
MN1，MN2，MN3 NMOS电晶体
【具体实施方式】
图2表示本发明实施例中静态随机存取存储器(SRAM)的架构图。如图1所示，本发明的SRAM具有复数记忆阵列A0～A7，配置成阵列的形态，其读取位元线分别是RBL0～RBL7，通过多工器110选择其中的一阵列的读取位元线作资料读取。多工器110的输出端耦接到一读取资料线RDAT，其耦接到感应放大电路200，用以加速读取记忆单元的资料。
记忆阵列A0～A7可接收预充电信号RPC，PMOS电晶体150源极耦接到一高电压源VDD，汲极耦接到读取资料线RDAT，闸极耦接到预充电信号RPC。
-NMOS电晶体105，其用作开关，一端耦接到感应放大电路的输出端SAOUT，其闸极耦接到预充电信号RPC，令一端耦接到锁存电路130，其包含反相器I131，反相器I132，以正回授的连接方式组成一锁存电路，用以锁存感应放大电路200的资料。
D型正反器120，其资料输入端耦接于锁存电路130，通过时钟信号RCLK同步锁存记忆单元的逻辑资料。
图3表示本发明实施例中记忆阵列A0的架构图，其他的记忆阵列也有相同的架构。记忆阵列A0包括记忆单元C0～C7，字元读取信号RWL0～RWL7分别耦接到C0～C7的读取控制端RWL，C0～C7的读取端RBL全部耦接到读取位元线RBL0，PMOS电晶体151源极耦接到高电压源VDD，汲极耦接到读取位元线RBL0，闸极耦接到预充电信号RPC。PMOS电晶体152的电气连接状态和PMOS电晶体151相似，其汲极耦接到读取位元线RBL0的另一端，以防止读取位元线RBL0在预充电的传播延迟(Propagation delay)。
图4表示本发明实施例中记忆阵列A0中记忆单元C0的电路图。其他的记忆单元也有相同的电路架构。其读取端耦接到读取位元线RBL0，电晶体M1和电晶体M2串联，电晶体M1耦接到读取位元线RBL0，电晶体M2耦接到低电压源VSS，电晶体M1的闸极耦接到读取字元线RWL0，电晶体M2的闸极耦接到互补逻辑资料端DB。
反相器I135和反相器I136以正回授的连接方式组成一记忆单元用以锁存逻辑资料，逻辑资料端D和互补逻辑资料端DB分别储存极性相反的逻辑资料，逻辑资料端D通过写入电晶体M4耦接到写入位元线WBL，互补逻辑资料端DB通过电晶体M3耦接到互补写入位元线WBLB，当写入信号WWL致能时，电晶体M4和电晶体M3导通，互补逻辑资料可以通过写入位元线WBL和互补写入位元线WBLB储存到逻辑资料端D和互补逻辑资料端DB。
图5表示本发明实施例中感应放大电路200的电路图，其中，PMOS电晶体MP1和NMOS电晶体MN1串联，PMOS电晶体MP1的源极耦接到高电压源VDD，NMOS电晶体MN1的源极耦接到低电压源VSS，PMOS电晶体P1的闸极以及NMOS电晶体MN1的闸极都耦接到感应放大电路200的输入端，PMOS电晶体MP1的汲极以及NMOS电晶体MN1的汲极都耦接到感应放大电路200的输出端，NMOS电晶体MN2的汲极耦接到感应放大电路200的输入端，闸极耦接到感应放大电路200的输出端，源极和NMOS电晶体MN3的汲极耦接在一起，NMOS电晶体MN3的源极耦接到低电压源VSS，闸极耦接到预充电信号RPC。
图6表示图2各信号波形示意图。接下来说明各时相的信号的操作程序：
在时间t1前：
预充电信号RPC是在低位准，记忆阵列A0～A7中的PMOS电晶体151、PMOS电晶体152导通，对所有的读取位元线RBL0～RBL7充电到高位准。
在同一时间内，PMOS电晶体150也导通，对读取资料线RIDAT充电到高位准。预充电信号RPC是在低位准，NMOS电晶体105以及感应放大电路200中NMOS电晶体MN3都是关闭。
多工器110在读取字元线RWL0～RWL7打开之前，选择记忆阵列A0，也就是在时间t1之前，读取位元线RBL0已经被选择耦接到读取资料线RDAT。
在时间t1：
读取字元线RWL0升高到高位准，选到记忆单元C0，假设记忆单元C0的储存资料是0。预充电信号RPC升高到高位准，PMOS电晶体150关闭，停止对读取资料线RDAT充电，PMOS电晶体151、152关闭，停止对读取位元线RBL0充电。
因为预充电信号是在高位准，NMOS电晶体105导通，感应放大器200中NMOS电晶体MN3导通。
记忆单元C0的储存资料为0，节点D的逻辑位准是0，节点DB的逻辑位准1，NMOS电晶体M2是在导通状态，读取位元线RBL0是在高位准，NMOS电晶体M1是在导通状态，NMOS电晶体M2、M1形成一放电路径，读取位元线RBL0开始放电，读取资料线RDAT开始放电。
在时间t2：
当读取资料线RDAT的位准降低到感应放大器200的反转位准，PMOS电晶体MP1开始导通，对感应放大器200的输出端SAOUT充电，NMOS电晶体MN1逐渐关闭。
当感应放大器200的输出端的电压升高到NMOS电晶体MN2的临界电压时，NMOS电晶体MN2导通，与NMOS电晶体MN3形成一第二条放电路径，加速读取资料线RDAT放电，如图所示，时间t2之后，读取位元线RBL0、读取资料线RDAT的放电速率显著提升。
随著读取资料线RDAT放电，节点SAOUT逐渐升高到高位准，通过NMOS电晶体105，锁存电路130将节点OUT锁存在0位准。
在时间t3：
读取字元线RWL0降低到低位准，预充电信号RPC降低到低位准。
记忆阵列A0～A7中的PMOS电晶体151、152开始导通，对读取位元线RBL0～RBL7充电，PMOS电晶体150导通对读取资料线RDAT充电。
预充电信号RPC在低位准，NMOS电晶体105关闭，感应放大器200中的NMOS电晶体MN3关闭，所以在预充电初期，节点SAOUT尚未拉回低位准之前，先消除读取资料线RDAT的放电路径，提高充电效率。
在时间t4：
读取资料线RDAT充电到感应放大器200的反转位准，节点SAOUT降低到0逻辑位准。
因为NMOS电晶体105关闭，所以预充电过程，节点SAOUT并不影响锁存电路130的资料。
在时间t5：
开始另一次读取动作，预充电信号RPC升高到高位准。如果记忆单元C1储存的资料是0，则重复前述读取0的动作。如果记忆单元C1储存的资料是1，NMOS电晶体M2关闭，读取位元线RSL0、读取资料线RDAT维持在高位准，节点SAOUT也维特在预充电时的低位准。
由上述的说明可知，本发明单端静态随机存取存储器具有高速读取和资料保存的功能，其预充电信号不仅是缩短高位准资料的读取时间，更因为单端感应放大电路加速低位准的读取时间，预充电信号在读取周期，能够关闭锁存电路的输入，防止预充电周期的资料位准影响已经读取的资料。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视前面权利要求书中的申请专利范围为准。