光学读取头取样介面系统.pdf

上传人:b*** 文档编号:295269 上传时间:2018-02-07 格式:PDF 页数:18 大小:622.06KB
返回 下载 相关 举报
摘要
申请专利号:

CN200410062920.2

申请日:

2004.07.01

公开号:

CN1588548A

公开日:

2005.03.02

当前法律状态:

终止

有效性:

无权

法律详情:

未缴年费专利权终止IPC(主分类):G11B 21/00申请日:20040701授权公告日:20071003终止日期:20130701|||专利申请权、专利权的转移(专利权的转移)变更项目:专利权人变更前权利人:威盛电子股份有限公司 地址: 台湾省台北县新店市中正路533号8楼变更后权利人:宇田控股有限公司 地址: 美国特拉华州登记生效日:2008.1.25|||授权|||实质审查的生效|||公开

IPC分类号:

G11B21/00

主分类号:

G11B21/00

申请人:

威盛电子股份有限公司;

发明人:

刘智民

地址:

台湾省台北县新店市中正路533号8楼

优先权:

专利代理机构:

中原信达知识产权代理有限责任公司

代理人:

文琦;陈肖梅

PDF下载: PDF下载
内容摘要

一种光学读取头取样介面系统,包含一光学读取头,输出一读片电压与一烧录电压两者之一。一开关电路,包含一N型金氧半导体(NMOS),具有一第一源/漏极接收读片电压或烧录电压,一栅极接收一栅极电压,当接收读片电压时,使第一源/漏极与NMOS的一第二源/漏极为导通状态,当接收烧录电压时,使第一源/漏极与第二源/漏极为截止状态。最后由一取样保持电路,连接到NMOS的第二源/漏极,对读片电压进行取样保持。

权利要求书

1.  一种光学读取头取样介面系统,其特征在于,包含:
一光学读取头,输出一读片电压与一烧录电压两者之一;
一开关电路,包含一N型金氧半导体(NMOS),具有一第一源/漏极接收该读片电压或烧录电压,一栅极接收一栅极电压,当接收该读片电压时,使该第一源/漏极与该NMOS的一第二源/漏极为导通状态,当接收该烧录电压时,使该第一源/漏极与该第二源/漏极为截止状态;以及
一取样保持电路,连接到该NMOS的该第二源/漏极,对该读片电压进行取样保持。

2.
  如权利要求1所述的光学读取头取样介面系统,其中该烧录电压大于该读片电压。

3.
  如权利要求2所述的光学读取头取样介面系统,其中该烧录电压为3.3至5伏特,该读片电压为1.4至2.8伏特。

4.
  如权利要求1所述的光学读取头取样介面系统,其中该开关电路更包含一分压电路,连接于该NMOS的栅极,用以控制该栅极电压大小。

5.
  如权利要求1所述的光学读取头取样介面系统,其中该当该第一源/漏极接收该烧录电压时,该NMOS为截止状态,该第二源/漏极电压为该栅极电压减去该NMOS的临限电压。

6.
  如权利要求1所述的光学读取头取样介面系统,其中该介面电路的取样保持电路,为一交换式运算放大器SOP。

7.
  一种光学读取头取样介面系统,其特征在于,包含:
一光学读取头,输出一读片电压与一烧录电压两者之一;
一开关电路,包含一N型金氧半导体(NMOS),具有一第一源/漏极接收该读片电压或该烧录电压,一栅极接收一栅极电压,当接收该读片电压时,使该第一源/漏极与该NMOS的一第二源/漏极为导通状态,当接收该烧录电压时,使该第一源/漏极与该第二源/漏极为截止状态;
一辅助路径电路,连接该第一源/漏极与该第二源/漏极之间,用以使该第一源/漏极与该第二源/漏极电位相同;以及
一取样保持电路,连接到该第二源/漏极,对该读片电压进行取样保持。

8.
  如权利要求7所述的光学读取头取样介面系统,其中该辅助路径电路,至少包含一辅助NMOS以及一电容,其中该辅助NMOS的两个源/漏极对应连接到该NMOS的该第一源/漏极与该第二源/漏极,该电容连接于该辅助NMOS的栅极,用以提高该第二源/漏极所能接收的该读片电压。

9.
  如权利要求7所述的光学读取头取样介面系统,其中该辅助辅助路径电路,至少包含一电阻,一P型金氧半导体(PMOS)以及一控制电路,该电阻一端连接该第一源/漏极,该P型金氧半导体的两个源/漏极对应连接该电阻另一端与该第二源/漏极,该控制电路控制该PMOS开启。

10.
  如权利要求9所述的光学读取头取样介面系统,其中该控制电路包括一延迟电路与一逻辑电路,该延迟电路连接到该取样保持电路,用以延迟该取样保持电路运作时间,该逻辑电路根据该读片电压与该烧录电压,决定该PMOS的开启。

11.
  如权利要求7所述的光学读取头取样介面系统,其中该辅助路径电路,包含一原生(Native)NMOS以及一多路复用器,该原生NMOS的两个源/漏极对应连接该NMOS的该第一源/漏极与该第二源/漏极,该多路复用器选择一控制电压输入到该原生NMOS的栅极。

12.
  如权利要求7所述的光学读取头取样介面系统,其中该烧录电压大于该读片电压。

13.
  如权利要求12所述的光学读取头取样介面系统,其中该烧录电压为3.3至5伏特,该读片电压为1.4至2.8伏特。

14.
  如权利要求7所述的光学读取头取样介面系统,其中该当该第一源/漏极接收该烧录电压时,该NMOS为截止状态,该第二源/漏极的电压由该栅极电压减去该NMOS的临限电压。

15.
  如权利要求7所述的光学读取头取样介面系统,其中该介面电路的取样保持电路,为一交换式运算放大器SOP。

说明书

光学读取头取样介面系统
技术领域
本发明是关于一种介面电路系统,特别是指一种取样介面电路,在不同工作电压的芯片或电路之间,提供一个信号取样与保持的功能,并可在高压操作时,保护较低工作电压的芯片或电路。
背景技术
当一信号经由一较高工作电压电路传送至一较低工作电压电路,在此二电路之间,必须有一介面电路,将此信号衰减至该较低工作电压电路所能容忍的范围。例如,一般光学读取头工作电压为5伏特,光驱控制芯片工作电压为3.3伏特。若将光学读取头输出的烧录电压(Writing Voltage 3.3伏特~5伏特)直接输入光驱控制芯片,则此光驱控制芯片在长时间工作后,其输入端3.3伏特制程的氧化层将会崩溃,造成芯片的永久毁损。
已知技术如图1所示,光学读取头90有一电压输入101,其可为烧录电压(Writing Voltage  约3.3伏特~5伏特)及读片电压(ReadingVoltage约1.4至2.8伏特)。利用第一分压电阻102及第二分压电阻103所组成的分压电路,将烧录电压衰减至3伏特以内以使光驱控制芯片100在可接受范围内,由于烧录电压经分压电路被控制在3伏特以下,所以可避免光驱控制芯片100输入端的氧化层发生崩溃。至于电压输入101产生的读片电压时,则透过光驱控制芯片输入端,如交换式运算放大器104,进行信号取样与保持作用,来产生一电压输出105至光驱控制芯片内部。
然而分压电路所形成的通路I,光学读取头必须提供额外的电流,造成消耗额外的功率并引入热噪声。且电阻102与103越大,交换式运算放大器的输入端的设定时间就越大,也就减少了实际取样时间。另外分压电路除了衰减不取样的烧录电压外,也衰减了欲取样的读片电压。若衰减的读片电压再与后端的噪声混合,将会使得信号噪声比SNR下降,且两个电阻会在芯片上占有相当大的面积。
发明内容
鉴于上述的发明背景中,已知技术必须提供额外的电流来驱动电阻的负荷,电阻愈大,则交换式运算放大器的设定时间就愈大,相对而言就减少了实际取样的时间。同时除了衰减不取样的烧录电压也衰减了欲取样的读片电压。
本发明的一目的,在于使用-N型金氧半导体(NMOS)来取代分压电路,以减低光学读取头的驱动负荷,并对读片电压不产生衰减,以提高信号噪声比,同时减少交换式运算放大器取样时间并增加实际取样时间,如此也可减少功率消耗。
本发明提供一种光学读取头取样介面系统,包含一光学读取头,输出一读片电压与一烧录电压两者之一;一开关电路,包含一N型金氧半导体(NMOS),具有一第一源/漏极(Drain)接收该读片电压或烧录电压,一栅极(Gate)接收一栅极电压(Gate Voltage),当接收该读片电压时,使该第一源/漏极与该NMOS的一第二源/漏极为导通状态,当接收该烧录电压时,使该第一源/漏极与该第二源/漏极为截止状态;以及一取样保持电路,连接到该NMOS的该第二源/漏极,对该读片电压进行取样保持。
本发明的另一目的为利用一辅助路径,以处理过高的读片电压,因各光学读写头规格不定,有些读片电压过高将造成无法判断,故激活辅助路径电路,使光驱控制芯片得到实际的读片电压。因此本发明另提供一光学读取头取样介面系统,包含一光学读取头,输出一读片电压与一烧录电压两者之一;一开关电路,包含一N型金氧半导体(NMOS),具有一第一源/漏极接收该读片电压或烧录电压,一栅极接收一栅极电压,当接收该读片电压时,使该第一源/漏极与该NMOS的一第二源/漏极为导通状态,当接收该烧录电压时,使该第一源/漏极与该第二源/漏极为截止状态;一辅助路径电路,连接该第一源/漏极与该第二源/漏极之间,用以使该第一源/漏极与该第二源/漏极电位相同;以及一取样保持电路,连接到该NMOS的该第二源/漏极,对该读片电压进行取样保持。
附图说明
图1显示已知光学读写头取样介面电路;
图2显示一符合本发明的一具体实施例示意图;
图3显示一符合本发明的另一具体实施例示意图;
图4显示一符合本发明的另一具体实施例示意图;
图5显示一符合本发明的另一具体实施例示意图;以及
图6显示一符合本发明的另一具体实施例示意图。
图中符号说明:
101    电压输入
102    电阻
103    电阻
104    交换式运算放大器
105    电压输出
201    电压输入
202    NMOS
203    交换式运算放大器
204    电压输出
301    电压输入
302    NMOS
303    分压电路
304    交换式运算放大器
305    电压输出
401    电压输入
402    NMOS
403    NMOS
404    NMOS
405    PMOS
406    电容
407    交换式运算放大器
408    电压输出
409    逻辑电路
501    电压输入
502    NMOS
503    电阻
504    NMOS
505    逻辑电路
506    交换式运算放大器
507    电压输出
601    电压输入
602    NMOS
603    原生NMOS
604    多路复用器
605    交换式运算放大器
606    电压输出
具体实施方式
本发明用的示意图详细描述如下,在详述本发明实施例时,表示光学读取头取样介面电路的架构图会不依一般比例作局部放大以利说明,然不应以此作为有限定的认知。
参照图2,于一实施例中,电压输入201由光学读取头180输出一电压,此电压至少可为读片电压(约1.4至2.8伏特)或烧录电压(约3.3至5伏特),并以一开关电路(图2以一NMOS晶体管202代表)作为第一路径电路,置于光学读取头180与交换式运算放大器203之间,用以接收读片电压或烧录电压。上述烧录电压与读片电压可为交错地出现。其次,开关电路例如为一NMOS202用以阻隔烧录电压及适时将读片电压传送到交换式运算放大器203,其连接的架构是以第一源/漏极接收输入电压201,第二源/漏极连接到交换式运算放大器203,栅极则受一栅极电压VDD控制,其运作说明如下:
当电压输入201为读片电压(约1.4至2.8伏特)时,NMOS晶体管202为一开启(导通)的状态,使得NMOS晶体管的第一源/漏极与第二源/漏极呈现导通状态而造成电压相等,此时读片电压直接传送到交换式运算放大器203进行取样,并产生一电压输出204。反之当电压输入201为烧录电压(约3.3至5伏特)时,NMOS晶体管202第一源/漏极电压约3.3伏特至5伏特,造成基体X(接地)与第一源/漏极Y之间形成一逆偏二极管,因此第一源/漏极Y与第二源/漏极Z呈现截止状态,烧录电压无法透过NMOS晶体管202传到交换式运算放大器203而达到阻隔的作用,此时第二源/漏极Z在栅极电压(在此为VDD)控制与通道限制下,第二源/漏极Z电位输出为(VDD-Vt)。上述VDD为光学控制芯片的工作电压一般约3.3伏特,Vt为NMOS的临限电压通常约为0.7伏特,因此(VDD-Vt)约2.6伏特,故输入到交换式运算放大器203也不会发生其氧化层因过高电压输入而发生崩溃情形,但此时为烧录电压输入,所以交换式运算放大器203不会对第二源/漏极Z所传过来的(VDD-Vt)作取样。要注意的是,上述交换式运算放大器可使用具有,取样保持电路的任何替代电路即可,此处只是一较佳实施例的说明。由于读片电压直接提供到取样保持电路所以没有如已知使用电阻而产生衰减,因此大幅提高信号对噪声比,且因无电阻存在因此无功率消耗与芯片面积占用的问题,另外在实际取样时间也不会大幅增加。
然上述实施例中,NMOS晶体管的第二源/漏极Z电位最高只能达到(VDD-Vt)(例如2.6伏特)。虽然大部分厂商会回避使用到2.6伏特以上的读片电压范围,但若有过高的读片电压(超过VDD-Vt)产生或使用下,第二源/漏极Z电位也只能达到(VDD-Vt),即过高的读片电压亦被NMOS202阻隔而造成无法读取,本发明也使用外加电路配合第一路径,藉以解决此问题,接下来提供一些较佳实施例。
为克服较高读片电压问题,我们首先利用调高栅极电压,以使所有可能的读片电压范围小于栅极电压。如图3所示为一符合本发明的一具体实施例。此电路与图2所示相似,电压输入301经由NMOS302选取读片电压后,此读片电压输入一取样保持电路,如交换式运算放大器(SOP)304,最后有一电压输出305。其中,此实施例更利用一分压电路303采用金属变换(metal change)技术以控制NMOS302的栅极电压(VG)。其分压电路电压介于光学读取头电压与光盘控制芯片工作电压之间。此实施例光学读取头电压约为5伏特,光盘控制芯片工作电压VDD约为3.3伏特。此目的为避免电压输入301的读片电压过高,例如略高于或等于2.6伏特。应用时,例如电压输入301的读片电压为2.6伏特,而烧录电压为5.5伏特,利用分压电路303使NMOS302的栅极电压(VG)为3.5伏特,此时NMOS302的源极最大电压可为(3.5-Vt),即大约2.8伏特。如此一来,NMOS302接收读片电压2.6伏特便不会有问题,且亦可阻隔过高的烧录电压5.5伏特。
另外,克服较高读片电压问题,我们可以使图2中第一源/漏极Y与第二源/漏极Z之间建立辅助路径电路,而让第一源/漏极Y与第二源/漏极Z适时连接,如此取样保持电路就可取得实际上较高读片电压。如图4所示为符合本发明地另一具体实施例。此电路与图2所示相似,由电压输入401经由NMOS402选取读片电压,而读片电压输入交换式运算放大器407,最后有一电压输出408,其中NMOS402的栅极受一栅极电压VDD控制。于此实施例中,有一辅助路径电路置于NMOS402的第一源/漏极与第二源/漏极之间,以处理NMOS402接收过高的读片电压。此实施例中,辅助路径电路包含NMOS403、电容406与逻辑电路409,其中逻辑电路409由若干或门(OR gate)与反向器所组成。可以选择的,辅助路径电路更包含NMOS 404与PMOS405。
应用时,例如电压输入401的读片电压过高时,设定CDRW等于1,利用电容406做电压提升,例如将C点推升到(1.5+3.3)为4.8伏特,此时以NMOS403为主要导通,可提升B点最高电压范围。此优点是可以将超过制程可靠电压的时间,减少到只有设定在CDRW等于1的时候才发生,且只发生在NMOS403,其量值可以经由调整1.5伏特电压而改变。电路操作细节如下,首先系统提供两组上下缘皆可调整的电压SAMPLE以及SAMPLE2,其中SAMPLE2为1的时间,要完全包含SAMPLE,如此可以保证B点已经设定完成后才作取样。逻辑电路409的目的,为了使E点为1的时间可以完全包含D点,以使C点回到接近1.5伏特,且PMOS 405再导通以减少不必要的电荷充放电(因PMOS 405漏极接1.5伏特)。NMOS 404用以保护PMOS 405,当C点高于3.3伏特时,NMOS 404限制A点不超过3.3伏特以保护PMOS 405。在此可简要的说明,SAMPLE以及SAMPLE2为取样保持控制信号,当输入为读片电压时作取样,当输入为其它电压如烧录电压时不作取样,保持前一状态。又CDRW为控制辅助路径电路是否激活的信号。如此,当读片电压过高时(约高于2.6伏特)则辅助路径电路激活,读片电压经由辅助路径电路,而于取样保持电路如交换式运算放大器作取样,最后取出读片电压输出。
如图5所示为符合本发明的又另一具体实施例。此电路与图2所示相似,由电压输入501经由NMOS502选取读片电压,而读片电压输入交换式运算放大器506,SAMPLE信号为控制交换式运算放大器506的取样,最后有一电压输出507。NMOS502的栅极受一工作电压VDD控制,辅助路径电路置于NMOS502的第一源/漏极与第二源/漏极之间,以处理NMOS502过高的读片电压。辅助路径电路包含电阻503、PMOS 504,其中,逻辑电路505主要为一与非门509与一延迟电路508。
应用时,当读片电压未超过(VDD-Vt)时,逻辑电路505中的Path2_ON=0,关闭辅助路径电路,当电压输入501有过高的读片电压,当Path2_ON=1时,加上SAMPLE信号为1进行取样,经与非门509作用后,栅极H低电压使得PMOS 504导通,因此NMOS502的第一源/漏极与第二源/漏极会经由辅助路径电路连接在一起,所以可接受较高的读片电压。反之若烧录电压于电压输入501时,,由于电阻503的关,G点的电压会比F点高一Vt,G点约4伏特,而电压输入501最高为5伏特,在此,电流被电阻503限制住,且流入VDD对整个系统而言,只消耗部分功率,而此时H=F=VDD(SAMPLE信号为0),关闭PMOS 504通道,所以隔离烧录电压,则工作如图2所示一样,此外当逻辑电路505设定辅助路径电路开启时,过高的读片电压必须经电阻503设定,所以需一时间常数的延迟,因此逻辑电路505内的延迟电路508就可连接于在交换式运算放大器506控制端,来进行一延迟时间的调整。
如图6所示为符合本发明的又另一具体实施例。此电路与图2所示相似,由电压输入601经由NMOS602选取读片电压,而读片电压输入交换式运算放大器605,SAMPLE信号为控制交换式运算放大器605的取样,最后有一电压输出606。NMOS602的栅极受一工作电压VDD控制,辅助路径电路置于NMOS602的第一源/漏极与第二源/漏极之间,其中辅助路径电路包含原生NMOS 603(Native NMOS)与多路复用器604。要说明的是,原生NMOS 603为制程保留的一种元件,一般是用来处理静电电路。在制程进入深次微米制程后,原先直接载在P型基板上的NMOS已不能操作在正常的工作区域,故先进制程实际上是把NMOS改载在P型井上,而此时原本载在P型基板上的NMOS则保留使用,故称为原生NMOS。
应用时,原生NMOS 603与一般NMOS602并联,并用多路复用器604从复数个直流电压中选择适当一控制电压。当一般NMOS602可以处理正常的读片电压时(约小于2.6伏特),多路复用器604选择的控制电压例如切到0伏特,关闭具有原生NMOS 603的辅助路径电路。但当读片电压过大时,则由多路复用器604选择一控制电压,又因原生NMOS 603的Vt值很小甚至可能为负,故此时交换式运算放大器605输入端可接收的读片电压,如此读片电压过高的问题便得以解决。
以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的申请专利范围;凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰,均应包含在所述的申请专利范围中。

光学读取头取样介面系统.pdf_第1页
第1页 / 共18页
光学读取头取样介面系统.pdf_第2页
第2页 / 共18页
光学读取头取样介面系统.pdf_第3页
第3页 / 共18页
点击查看更多>>
资源描述

《光学读取头取样介面系统.pdf》由会员分享,可在线阅读,更多相关《光学读取头取样介面系统.pdf(18页珍藏版)》请在专利查询网上搜索。

一种光学读取头取样介面系统,包含一光学读取头,输出一读片电压与一烧录电压两者之一。一开关电路,包含一N型金氧半导体(NMOS),具有一第一源/漏极接收读片电压或烧录电压,一栅极接收一栅极电压,当接收读片电压时,使第一源/漏极与NMOS的一第二源/漏极为导通状态,当接收烧录电压时,使第一源/漏极与第二源/漏极为截止状态。最后由一取样保持电路,连接到NMOS的第二源/漏极,对读片电压进行取样保持。 。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 物理 > 信息存储


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1