《映射信息记录方法、存储器控制器与存储器储存装置.pdf》由会员分享，可在线阅读，更多相关《映射信息记录方法、存储器控制器与存储器储存装置.pdf（40页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104102585A43申请公布日20141015CN104102585A21申请号201310115764022申请日20130403G06F12/02200601G06F3/0620060171申请人群联电子股份有限公司地址中国台湾苗栗县竹南镇群义路1号72发明人何国华陈庆聪74专利代理机构北京同立钧成知识产权代理有限公司11205代理人臧建明54发明名称映射信息记录方法、存储器控制器与存储器储存装置57摘要本发明提供一种映射信息记录方法、存储器控制器与存储器储存装置，用于可复写式非易失性存储器模块。本方法包括配置多个逻辑地址；建立至少一逻辑地址映射表并且将逻辑地址映射表。
2、储存至可复写式非易失性存储器模块。本方法也包括从主机系统中接收欲储存至多个连续逻辑地址中的数据；将此些数据写入至多个实体可编程单元中；在载入至缓冲存储器的一对应逻辑地址映射表中更新此些连续逻辑地址与实体可编程单元之间的映射关系；在此缓冲存储器中存放连续映射表并且此连续映射表中记录对应此连续逻辑地址的连续映射记录。51INTCL权利要求书5页说明书19页附图15页19中华人民共和国国家知识产权局12发明专利申请权利要求书5页说明书19页附图15页10申请公布号CN104102585ACN104102585A1/5页21一种映射信息记录方法，用于一可复写式非易失性存储器模块，该可复写式非易失性存储。
3、器模块具有多个实体擦除单元并且每一所述实体擦除单元具有多个实体可编程单元，其特征在于，该映射信息记录方法包括配置多个逻辑地址；建立至少一逻辑地址映射表并且将该至少一逻辑地址映射表储存至该可复写式非易失性存储器模块；从一主机系统中接收多笔第一数据，其中该主机系统指示将该些第一数据储存至该些逻辑地址之中的多个第一连续逻辑地址中；将该些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中；将对应该些第一连续逻辑地址的一第一逻辑地址映射表载入至一缓冲存储器，并且在该第一逻辑地址映射表中更新该些第一连续逻辑地址与该些第一实体可编程单元之间的映射关系；以及在该缓冲存储器中存放一连续。
4、映射表并且在该连续映射表中记录对应该些第一连续逻辑地址的一第一连续映射记录。2根据权利要求1所述的映射信息记录方法，其特征在于，该第一连续映射记录的一起始逻辑地址字段记录该些第一连续逻辑地址的一起始逻辑地址，该第一连续映射记录的一起始实体可编程单元字段记录该些第一实体可编程单元的一起始实体可编程单元并且该第一连续映射记录的一长度字段记录该些第一连续逻辑地址的一长度。3根据权利要求2所述的映射信息记录方法，其特征在于，还包括从该主机系统中接收多笔第二数据，其中该主机系统指示将该些第二数据储存至该些逻辑地址之中的多个第二连续逻辑地址中，且该些第二连续逻辑地址接续该些第一连续逻辑地址；将该些第二数据。
5、写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中该些第二实体可编程单元是接续该些第一实体可编程单元；以及在该连续映射表中更新该第一连续映射记录，其中该第一连续映射记录的该长度字段被更新为该些第一连续逻辑地址的长度与该些第二连续逻辑地址的长度的一总和。4根据权利要求3所述的映射信息记录方法，其特征在于，还包括在该第一逻辑地址映射表中更新该些第二连续逻辑地址与该些第二实体可编程单元之间的映射关系。5根据权利要求3所述的映射信息记录方法，其特征在于，还包括将该第一逻辑地址映射表回存至该可复写式非易失性存储器模块；以及将对应该些第二连续逻辑地址的一第二逻辑地址映射表载入至该缓。
6、冲存储器，并且在该第二逻辑地址映射表中更新该些第二连续逻辑地址与该些第二实体可编程单元之间的映射关系。6根据权利要求2所述的映射信息记录方法，其特征在于，还包括从该主机系统中接收一第三数据，其中该主机系统指示将该第三数据储存至该些第一连续逻辑地址之中的一第一逻辑地址中，其中该第一逻辑地址接续于该些第一连续逻辑地址之中的多个第三连续逻辑地址并且该些第一连续逻辑地址之中的多个第四连续逻辑地权利要求书CN104102585A2/5页3址接续该第一逻辑地址；将该第三数据写入至所述实体擦除单元的实体可编程单元之中的一第三实体可编程单元中；在该第一逻辑地址映射表中更新该第一逻辑地址与该第三实体可编程单元之。
7、间的映射关系；以及在该连续映射表中将该第一连续映射记录的该长度字段更新为该些第三连续逻辑地址的一长度，并且增加一第二连续映射记录，其中该第二连续映射记录的一起始逻辑地址字段记录该些第四连续逻辑地址的一起始逻辑地址，该第二连续映射记录的一起始实体可编程单元字段记录映射接续该第一逻辑地址的一逻辑地址的一实体可编程单元，并且该第二连续映射记录的一长度字段记录该些第四连续逻辑地址的一长度。7根据权利要求1所述的映射信息记录方法，其特征在于，还包括从该主机系统中接收一读取指令；判断该连续映射表中是否存有对应该读取指令指示的一逻辑地址的信息；以及倘若该连续映射表中存有对应该读取指令指示的逻辑地址的信息时，。
8、根据该连续映射表从该可复写式非易失性存储器模块中读取对应该读取指令的一读取数据。8根据权利要求7所述的映射信息记录方法，其特征在于，还包括倘若该连续映射表中未存有对应该读取指令指示的逻辑地址的信息时，从该可复写式非易失性存储器模块中载入该些逻辑地址映射表之中的一对应逻辑地址映射表并且根据该对应逻辑地址映射表从该可复写式非易失性存储器模块中读取对应该读取指令的一读取数据，其中该对应逻辑地址映射表为该读取指令指示的逻辑地址所对应的逻辑地址映射表。9一种存储器控制器，用于控制一可复写式非易失性存储器模块，该可复写式非易失性存储器模块具有多个实体擦除单元并且每一所述实体擦除单元具有多个实体可编程单元，。
9、其特征在于，该存储器控制器包括一主机接口，用以电性连接至一主机系统；一存储器接口，用以电性连接至该可复写式非易失性存储器模块；一缓冲存储器；以及一存储器管理电路，电性连接至该主机接口、该存储器接口与该缓冲存储器，其中该存储器管理电路用以配置多个逻辑地址，其中该存储器管理电路还用以建立至少一逻辑地址映射表并且将该至少一逻辑地址映射表储存至该可复写式非易失性存储器模块，其中该存储器管理电路还用以从该主机系统中接收多笔第一数据，其中该主机系统指示将该些第一数据储存至该些逻辑地址之中的多个第一连续逻辑地址中，其中该存储器管理电路还用以将该些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实。
10、体可编程单元中，其中该存储器管理电路还用以将对应该第一连续逻辑地址的一第一逻辑地址映射表载入至该缓冲存储器，并且在该第一逻辑地址映射表中更新该些第一连续逻辑地址与该些第一实体可编程单元之间的映射关系，其中该存储器管理电路还用以在该缓冲存储器中存放一连续映射表并且在该连续映权利要求书CN104102585A3/5页4射表中记录对应该些第一逻辑地址的一第一连续映射记录。10根据权利要求9所述的存储器控制器，其特征在于，该第一连续映射记录的一起始逻辑地址字段记录该些第一连续逻辑地址的一起始逻辑地址，该第一连续映射记录的一起始实体可编程单元字段记录该些第一实体可编程单元的一起始实体可编程单元并且该第一。
11、连续映射记录的一长度字段记录该些第一连续逻辑地址的一长度。11根据权利要求10所述的存储器控制器，其特征在于，该存储器管理电路还用以从该主机系统中接收多笔第二数据，其中该主机系统指示将该些第二数据储存至该些逻辑地址之中的多个第二连续逻辑地址中，且该些第二连续逻辑地址接续该些第一连续逻辑地址，其中该存储器管理电路还用以将该些第二数据写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中该些第二实体可编程单元是接续该些第一实体可编程单元，其中该存储器管理电路还用以在该连续映射表中更新该第一连续映射记录，其中该第一连续映射记录的该长度字段被更新为该些第一连续逻辑地址的长度与该些第。
12、二连续逻辑地址的长度的一总和。12根据权利要求11所述的存储器控制器，其特征在于，该存储器管理电路还用以在该第一逻辑地址映射表中更新该些第二连续逻辑地址与该些第二实体可编程单元之间的映射关系。13根据权利要求11所述的存储器控制器，其特征在于，该存储器管理电路还用以将该第一逻辑地址映射表回存至该可复写式非易失性存储器模块，其中该存储器管理电路还用以将对应该些第二连续逻辑地址的一第二逻辑地址映射表载入至该缓冲存储器，并且在该第二逻辑地址映射表中更新该些第二连续逻辑地址与该些第二实体可编程单元之间的映射关系。14根据权利要求10所述的存储器控制器，其特征在于，该存储器管理电路还用以从该主机系统中接。
13、收一第三数据，其中该主机系统指示将该第三数据储存至该些第一连续逻辑地址之中的一第一逻辑地址中，其中该第一逻辑地址接续于该些第一连续逻辑地址之中的多个第三连续逻辑地址并且该些第一连续逻辑地址之中的多个第四连续逻辑地址接续该第一逻辑地址，其中该存储器管理电路还用以将该第三数据写入至所述实体擦除单元的实体可编程单元之中的一第三实体可编程单元中，其中该存储器管理电路还用以在该第一逻辑地址映射表中更新该第一逻辑地址与该第三实体可编程单元之间的映射关系，其中该存储器管理电路还用以在该连续映射表中将该第一连续映射记录的该长度字段更新为该些第三连续逻辑地址的一长度，并且增加一第二连续映射记录，其中该第二连续映。
14、射记录的一起始逻辑地址字段记录该些第四连续逻辑地址的一起始逻辑地址，该第二连续映射记录的一起始实体可编程单元字段记录映射接续该第一逻辑地址的一逻辑地址的一实体可编程单元，并且该第二连续映射记录的一长度字段记录该些第四连续逻辑地址的一长度。15根据权利要求9所述的存储器控制器，其特征在于，该存储器管理电路还用以从该权利要求书CN104102585A4/5页5主机系统中接收一读取指令，并判断该连续映射表中是否存有对应该读取指令指示的一逻辑地址的信息，其中倘若该连续映射表中存有对应该读取指令指示的逻辑地址的信息时，该存储器管理电路还用以根据该连续映射表从该可复写式非易失性存储器模块中读取对应该读取指。
15、令的一读取数据。16根据权利要求15所述的存储器控制器，其特征在于，倘若该连续映射表中未存有对应该读取指令指示的逻辑地址的信息时，该存储器管理电路还用以从该可复写式非易失性存储器模块中载入该些逻辑地址映射表之中的一对应逻辑地址映射表并且根据该对应逻辑地址映射表从该可复写式非易失性存储器模块中读取对应该读取指令的一读取数据，其中该对应逻辑地址映射表为该读取指令指示的逻辑地址所对应的逻辑地址映射表。17一种存储器储存装置，其特征在于，包括一连接器，用以电性连接至一主机系统；一可复写式非易失性存储器模块，具有多个实体擦除单元，其中每一所述实体擦除单元具有多个实体可编程单元；以及一存储器控制器，电性连。
16、接至该连接器与该可复写式非易失性存储器模块，并具有一缓冲存储器，其中该存储器控制器用以配置多个逻辑地址，其中该存储器控制器还用以建立至少一逻辑地址映射表并且将至少一逻辑地址映射表储存至该可复写式非易失性存储器模块，其中该存储器控制器还用以从该主机系统中接收多笔第一数据，其中该主机系统指示将该些第一数据储存至该些逻辑地址之中的多个第一连续逻辑地址中，其中该存储器控制器还用以将该些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中，其中该存储器控制器还用以将对应该些第一连续逻辑地址的一第一逻辑地址映射表载入至该缓冲存储器，并且在该第一逻辑地址映射表中更新该些第一连续逻辑地。
17、址与该些第一实体可编程单元之间的映射关系，其中该存储器控制器还用以在该缓冲存储器中存放一连续映射表并且在该连续映射表中记录对应该些第一连续逻辑地址的一第一连续映射记录。18根据权利要求17所述的存储器储存装置，其特征在于，该第一连续映射记录的一起始逻辑地址字段记录该些第一连续逻辑地址的一起始逻辑地址，该第一连续映射记录的一起始实体可编程单元字段记录该些第一实体可编程单元的一起始实体可编程单元并且该第一连续映射记录的一长度字段记录该些第一连续逻辑地址的一长度。19根据权利要求18所述的存储器储存装置，其特征在于，该存储器控制器还用以从该主机系统中接收多笔第二数据，其中该主机系统指示将该些第二数据。
18、储存至该些逻辑地址之中的多个第二连续逻辑地址中，且该些第二连续逻辑地址接续该些第一连续逻辑地址，其中该存储器控制器还用以将该些第二数据写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中该些第二实体可编程单元是接续该些第一实体可编程单元，权利要求书CN104102585A5/5页6其中该存储器控制器还用以在该连续映射表中更新该第一连续映射记录，其中该第一连续映射记录的该长度字段被更新为该些第一连续逻辑地址的长度与该些第二连续逻辑地址的长度的一总和。20根据权利要求19所述的存储器储存装置，其特征在于，该存储器控制器还用以在该第一逻辑地址映射表中更新该些第二连续逻辑地址与该。
19、些第二实体可编程单元之间的映射关系。21根据权利要求19所述的存储器储存装置，其特征在于，该存储器控制器还用以将该第一逻辑地址映射表回存至该可复写式非易失性存储器模块，其中该存储器控制器还用以将对应该些第二连续逻辑地址的一第二逻辑地址映射表载入至该缓冲存储器，并且在该第二逻辑地址映射表中更新该些第二连续逻辑地址与该些第二实体可编程单元之间的映射关系。22根据权利要求18所述的存储器储存装置，其特征在于，该存储器控制器还用以从该主机系统中接收一第三数据，其中该主机系统指示将该第三数据储存至该些第一连续逻辑地址之中的一第一逻辑地址中，其中该第一逻辑地址接续于该些第一连续逻辑地址之中的多个第三连续逻。
20、辑地址并且该些第一连续逻辑地址之中的多个第四连续逻辑地址接续该第一逻辑地址，其中该存储器控制器还用以将该第三数据写入至所述实体擦除单元的实体可编程单元之中的一第三实体可编程单元中，其中该存储器控制器还用以在该第一逻辑地址映射表中更新该第一逻辑地址与该第三实体可编程单元之间的映射关系，其中该存储器控制器还用以在该连续映射表中将该第一连续映射记录的该长度字段更新为该些第三连续逻辑地址的一长度，并且增加一第二连续映射记录，其中该第二连续映射记录的一起始逻辑地址字段记录该些第四连续逻辑地址的一起始逻辑地址，该第二连续映射记录的一起始实体可编程单元字段记录映射接续该第一逻辑地址的一逻辑地址的一实体可编程。
21、单元，并且该第二连续映射记录的一长度字段记录该些第四连续逻辑地址的一长度。23根据权利要求17所述的存储器储存装置，其特征在于，该存储器控制器还用以从该主机系统中接收一读取指令，并判断该连续映射表中是否存有对应该读取指令指示的一逻辑地址的信息，其中倘若该连续映射表中存有对应该读取指令指示的逻辑地址的信息时，该存储器控制器还用以根据该连续映射表从该可复写式非易失性存储器模块中读取对应该读取指令的一读取数据。24根据权利要求23所述的存储器储存装置，其特征在于，倘若该连续映射表中未存有对应该读取指令指示的逻辑地址的信息时，该存储器控制器还用以从该可复写式非易失性存储器模块中载入该些逻辑地址映射表之。
22、中的一对应逻辑地址映射表并且根据该对应逻辑地址映射表从该可复写式非易失性存储器模块中读取对应该读取指令的一读取数据，其中该对应逻辑地址映射表为该读取指令指示的逻辑地址所对应的逻辑地址映射表。权利要求书CN104102585A1/19页7映射信息记录方法、存储器控制器与存储器储存装置技术领域0001本发明涉及一种映射信息记录方法、存储器控制器与存储器储存装置，尤其涉及一种用于可复写式非易失性存储器的映射信息记录方法及使用此方法的存储器控制器与存储器储存装置。背景技术0002数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器REWRIT。
23、ABLENONVOLATILEMEMORY具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以闪存作为储存媒体的储存装置。因此，近年闪存产业成为电子产业中相当热门的一环。0003一般来说，闪存储存装置的闪存模块会划分为多个实体区块，其中实体区块还划分为多个实体页面，而实体区块是闪存的擦除单位并且实体页面是闪存的写入单位。由于在编程闪存的单元时，仅能执行单向的编程即仅能将单元的值由1编程为0，因此无法对已编程的实体页面即存有旧数据的页面直接进行写入，而是必须先将此实体页面擦除后方可重新编程。特别是，由于闪存的擦除是以实体区块为单位。
24、，因此当欲将存有旧数据的实体页面执行擦除运作时，必须对此实体页面所属的整个实体区块进行擦除。因此，闪存模块的实体区块会被区分为数据区与闲置区，其中数据区的实体区块是已被使用来储存数据的实体区块，而备用区中的实体区块是未被使用的实体区块，其中当主机系统欲写入数据至闪存储存装置时，闪存储存装置的控制电路会从备用区中提取实体区块来写入数据，并且将所提取的实体区块会关联为数据区。并且，当数据区的实体区块被执行擦除运作ERASEOPERATION后，已擦除的实体区块会被关联为备用区。0004由于主机系统是以逻辑地址来进行写入，因此，在闪存储存系统运作过程中，控制电路会在用以暂存数据的随机存取存储器中储存。
25、逻辑地址与实体页面之间的映射关系，以利数据的存取。然而，一般来说，闪存储存系统的随机存取存储器空间有限，因此，如何有效地记录逻辑地址与实体地址之间的映射关系，以提升数据的存取速度是此领域技术人员所致力的目标。发明内容0005本发明提供一种映射信息记录方法、存储器控制器与存储器储存装置，其能够有效地记录逻辑地址与实体地址之间的映射关系并提升数据读取的速度。0006本发明范例实施例提出一种映射信息记录方法用于可复写式非易失性存储器模块，其中此可复写式非易失性存储器模块具有多个实体擦除单元并且每一实体擦除单元具有多个实体可编程单元。本映射信息记录方法包括配置多个逻辑地址；建立至少一逻辑地址映射表并且。
26、将逻辑地址映射表储存至可复写式非易失性存储器模块。本映射信息记录方法也包括从主机系统中接收多笔第一数据，其中此主机系统指示将此些第一数据储存至此说明书CN104102585A2/19页8些逻辑地址之中的多个第一连续逻辑地址中。本映射信息记录方法还包括将此些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中；将对应该些第一第一连续逻辑地址的第一逻辑地址映射表载入至缓冲存储器；在第一逻辑地址映射表中更新此些第一连续逻辑地址与此些第一实体可编程单元之间的映射关系；在此缓冲存储器中存放连续映射表；并且在此连续映射表中记录对应此些第一连续逻辑地址的第一连续映射记录。0007在本。
27、发明的一范例实施例中，上述第一连续映射记录的一起始逻辑地址字段记录此些第一连续逻辑地址的起始逻辑地址，上述第一连续映射记录的起始实体可编程单元字段记录此些第一实体可编程单元的起始实体可编程单元并且上述第一连续映射记录的长度字段记录此些第一连续逻辑地址的长度。0008在本发明的一范例实施例中，上述映射信息记录方法还包括从主机系统中接收多笔第二数据，其中主机系统指示将此些第二数据储存至此些逻辑地址之中的多个第二连续逻辑地址中，且此些第二连续逻辑地址接续此些第一连续逻辑地址。上述映射信息记录方法还包括将此些第二数据写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中此些第二实体。
28、可编程单元是接续此些第一实体可编程单元。上述映射信息记录方法也包括在连续映射表中更新第一连续映射记录，其中第一连续映射记录的长度字段被更新为此些第一连续逻辑地址的长度与此些第二连续逻辑地址的长度的总和。0009在本发明的一范例实施例中，上述映射信息记录方法还包括在第一逻辑地址映射表中更新此些第二连续逻辑地址与此些第二实体可编程单元之间的映射关系。0010在本发明的一范例实施例中，上述映射信息记录方法还包括将第一逻辑地址映射表回存至可复写式非易失性存储器模块；以及将对应第二连续逻辑地址的第二逻辑地址映射表载入至缓冲存储器，并且在第二逻辑地址映射表中更新此些第二连续逻辑地址与此些第二实体可编程单元。
29、之间的映射关系。0011在本发明的一范例实施例中，上述映射信息记录方法还包括从主机系统中接收一第三数据，其中主机系统指示将第三数据储存至此些第一连续逻辑地址之中的第一逻辑地址中，其中第一逻辑地址接续于此些第一连续逻辑地址之中的多个第三连续逻辑地址并且此些第一连续逻辑地址之中的多个第四连续逻辑地址接续此第一逻辑地址。上述映射信息记录方法还包括将第三数据写入至所述实体擦除单元的实体可编程单元之中的第三实体可编程单元中；在第一逻辑地址映射表中更新第一逻辑地址与第三实体可编程单元之间的映射关系；以及在上述连续映射表中将第一连续映射记录的长度字段更新为此些第三连续逻辑地址的长度，并且增加第二连续映射记录。
30、，其中此第二连续映射记录的起始逻辑地址字段记录此些第四连续逻辑地址的起始逻辑地址，此第二连续映射记录的起始实体可编程单元字段记录映射接续第一逻辑地址的逻辑地址的实体可编程单元，并且此第二连续映射记录的长度字段记录此些第四连续逻辑地址的长度。0012在本发明的一范例实施例中，上述映射信息记录方法还包括从主机系统中接收读取指令；判断连续映射表中是否存有对应此读取指令指示的逻辑地址的信息；以及倘若此连续映射表中存有对应此读取指令指示的逻辑地址的信息时，根据此连续映射表从可复写式非易失性存储器模块中读取对应此读取指令的读取数据。说明书CN104102585A3/19页90013在本发明的一范例实施例中。
31、，上述映射信息记录方法还包括倘若此连续映射表中未存有对应此读取指令指示的逻辑地址的信息时，从可复写式非易失性存储器模块中载入此些逻辑地址映射表之中的一对应逻辑地址映射表并且根据此对应逻辑地址映射表从可复写式非易失性存储器模块中读取对应此读取指令的读取数据，其中此对应逻辑地址映射表为此读取指令指示的逻辑地址所对应的逻辑地址映射表。0014本发明范例实施例提出一种存储器控制器，其配置在存储器装置中。此存储器控制器包括主机接口、存储器接口、缓冲存储器与存储器管理电路。主机接口用以电性连接至主机系统。存储器接口用以电性连接至可复写式非易失性存储器模块。存储器管理电路电性连接至主机接口、存储器接口与缓冲。
32、存储器。存储器管理电路用以配置多个逻辑地址，建立至少一逻辑地址映射表并且将逻辑地址映射表储存至可复写式非易失性存储器模块。存储器管理电路也用以从主机系统中接收多笔第一数据，其中此主机系统指示将此些第一数据储存至此些逻辑地址之中的多个第一连续逻辑地址中。存储器管理电路还用以将此些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中，将对应第一连续逻辑地址的第一逻辑地址映射表载入至缓冲存储器，在第一逻辑地址映射表中更新此些第一连续逻辑地址与此些第一实体可编程单元之间的映射关系，在此缓冲存储器中存放连续映射表，并且在此连续映射表中记录对应此些第一连续逻辑地址的第一连续映射记录。
33、。0015在本发明的一范例实施例中，上述第一连续映射记录的一起始逻辑地址字段记录此些第一连续逻辑地址的起始逻辑地址，上述第一连续映射记录的起始实体可编程单元字段记录此些第一实体可编程单元的起始实体可编程单元并且上述第一连续映射记录的长度字段记录此些第一连续逻辑地址的长度。0016在本发明的一范例实施例中，存储器管理电路还用以从主机系统中接收多笔第二数据，其中主机系统指示将此些第二数据储存至此些逻辑地址之中的多个第二连续逻辑地址中，且此些第二连续逻辑地址接续此些第一连续逻辑地址。存储器管理电路还用以将此些第二数据写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中此些第二实。
34、体可编程单元是接续此些第一实体可编程单元。存储器管理电路也用以在连续映射表中更新第一连续映射记录，其中第一连续映射记录的长度字段被更新为此些第一连续逻辑地址的长度与此些第二连续逻辑地址的长度的总和。0017在本发明的一范例实施例中，存储器管理电路还用以在第一逻辑地址映射表中更新此些第二连续逻辑地址与此些第二实体可编程单元之间的映射关系。0018在本发明的一范例实施例中，上述存储器管理电路还用以将第一逻辑地址映射表回存至可复写式非易失性存储器模块，将对应第二连续逻辑地址的第二逻辑地址映射表载入至缓冲存储器，并且在第二逻辑地址映射表中更新此些第二连续逻辑地址与此些第二实体可编程单元之间的映射关系。。
35、0019在本发明的一范例实施例中，上述存储器管理电路还用以从主机系统中接收一第三数据，其中主机系统指示将第三数据储存至此些第一连续逻辑地址之中的第一逻辑地址中，第一逻辑地址接续于此些第一连续逻辑地址之中的多个第三连续逻辑地址并且此些第一连续逻辑地址之中的多个第四连续逻辑地址接续此第一逻辑地址。上述存储器管理电路还用以将第三数据写入至所述实体擦除单元的实体可编程单元之中的第三实体可编程说明书CN104102585A4/19页10单元中，在第一逻辑地址映射表中更新第一逻辑地址与第三实体可编程单元之间的映射关系，以及在上述连续映射表中将第一连续映射记录的长度字段更新为此些第三连续逻辑地址的长度，并且。
36、增加第二连续映射记录，其中此第二连续映射记录的起始逻辑地址字段记录此些第四连续逻辑地址的起始逻辑地址，此第二连续映射记录的起始实体可编程单元字段记录映射接续第一逻辑地址的逻辑地址的实体可编程单元，并且此第二连续映射记录的长度字段记录此些第四连续逻辑地址的长度。0020在本发明的一范例实施例中，上述存储器管理电路还用以从主机系统中接收读取指令，判断连续映射表中是否存有对应此读取指令指示的逻辑地址的信息，以及倘若此连续映射表中存有对应此读取指令指示的逻辑地址的信息时，根据此连续映射表从可复写式非易失性存储器模块中读取对应此读取指令的读取数据。0021在本发明的一范例实施例中，倘若此连续映射表中未存。
37、有对应此读取指令指示的逻辑地址的信息时，上述存储器管理电路还用以从可复写式非易失性存储器模块中载入此些逻辑地址映射表之中的一对应逻辑地址映射表并且根据此对应逻辑地址映射表从可复写式非易失性存储器模块中读取对应此读取指令的读取数据，其中此对应逻辑地址映射表为此读取指令指示的逻辑地址所对应的逻辑地址映射表。0022本发明范例实施例提出一种存储器储存装置，其包括连接器、可复写式非易失性存储器模块与存储器控制器。连接器用以电性连接至主机系统，存储器控制器电性连接至连接器与可复写式非易失性存储器模块。存储器控制器用以配置多个逻辑地址，建立至少一逻辑地址映射表并且将逻辑地址映射表储存至可复写式非易失性存储。
38、器模块。存储器控制器也用以从主机系统中接收多笔第一数据，其中此主机系统指示将此些第一数据储存至此些逻辑地址之中的多个第一连续逻辑地址中。存储器控制器还用以将此些第一数据写入至所述实体擦除单元的实体可编程单元之中的多个第一实体可编程单元中，将对应第一连续逻辑地址的第一逻辑地址映射表载入至缓冲存储器，在第一逻辑地址映射表中更新此些第一连续逻辑地址与此些第一实体可编程单元之间的映射关系，在此缓冲存储器中存放连续映射表，并且在此连续映射表中记录对应此些第一连续逻辑地址的第一连续映射记录。0023在本发明的一范例实施例中，上述第一连续映射记录的一起始逻辑地址字段记录此些第一连续逻辑地址的起始逻辑地址，上。
39、述第一连续映射记录的起始实体可编程单元字段记录此些第一实体可编程单元的起始实体可编程单元并且上述第一连续映射记录的长度字段记录此些第一连续逻辑地址的长度。0024在本发明的一范例实施例中，存储器控制器还用以从主机系统中接收多笔第二数据，其中主机系统指示将此些第二数据储存至此些逻辑地址之中的多个第二连续逻辑地址中，且此些第二连续逻辑地址接续此些第一连续逻辑地址。存储器控制器还用以将此些第二数据写入至所述实体擦除单元的实体可编程单元之中的多个第二实体可编程单元中，其中此些第二实体可编程单元是接续此些第一实体可编程单元。存储器控制器也用以在连续映射表中更新第一连续映射记录，其中第一连续映射记录的长度。
40、字段被更新为此些第一连续逻辑地址的长度与此些第二连续逻辑地址的长度的总和。0025在本发明的一范例实施例中，存储器控制器还用以在第一逻辑地址映射表中更新此些第二连续逻辑地址与此些第二实体可编程单元之间的映射关系。0026在本发明的一范例实施例中，上述存储器控制器还用以将第一逻辑地址映射表回说明书CN104102585A105/19页11存至可复写式非易失性存储器模块，将对应第二连续逻辑地址的第二逻辑地址映射表载入至缓冲存储器，并且在第二逻辑地址映射表中更新此些第二连续逻辑地址与此些第二实体可编程单元之间的映射关系。0027在本发明的一范例实施例中，上述存储器控制器还用以从主机系统中接收一第三数。
41、据，其中主机系统指示将第三数据储存至此些第一连续逻辑地址之中的第一逻辑地址中，第一逻辑地址接续于此些第一连续逻辑地址之中的多个第三连续逻辑地址并且此些第一连续逻辑地址之中的多个第四连续逻辑地址接续此第一逻辑地址。上述存储器控制器还用以将第三数据写入至所述实体擦除单元的实体可编程单元之中的第三实体可编程单元中，在第一逻辑地址映射表中更新此些第一逻辑地址与第三实体可编程单元之间的映射关系，以及在上述连续映射表中将第一连续映射记录的长度字段更新为此些第三连续逻辑地址的长度，并且增加第二连续映射记录，其中此第二连续映射记录的起始逻辑地址字段记录此些第四连续逻辑地址的起始逻辑地址，此第二连续映射记录的起。
42、始实体可编程单元字段记录映射接续第一逻辑地址的逻辑地址的实体可编程单元，并且此第二连续映射记录的长度字段记录此些第四连续逻辑地址的长度。0028在本发明的一范例实施例中，上述存储器控制器还用以从主机系统中接收读取指令，判断连续映射表中是否存有对应此读取指令指示的逻辑地址的信息，以及倘若此连续映射表中存有对应此读取指令指示的逻辑地址的信息时，根据此连续映射表从可复写式非易失性存储器模块中读取对应此读取指令的读取数据。0029在本发明的一范例实施例中，倘若此连续映射表中未存有对应此读取指令指示的逻辑地址的信息时，上述存储器控制器还用以从可复写式非易失性存储器模块中载入此些逻辑地址映射表之中的一对应。
43、逻辑地址映射表并且根据此对应逻辑地址映射表从可复写式非易失性存储器模块中读取对应此读取指令的读取数据，其中此对应逻辑地址映射表为此读取指令指示的逻辑地址所对应的逻辑地址映射表。0030基于上述，本范例实施例的映射信息记录方法、存储器控制器与存储器储存装置能够在有限的缓冲存储器空间内记录连续映射信息，以提升数据读取的速度。0031为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明0032图1是根据一范例实施例所示出的主机系统与存储器储存装置的示意图；0033图2是根据一范例实施例所示出的电脑、输入/输出装置与存储器储存装置的示意图；0034图3是根据一范例。
44、实施例所示出的主机系统与存储器储存装置的示意图；0035图4是示出图1所示的存储器储存装置的概要方块图；0036图5是根据一范例实施例所示出的存储器控制器的概要方块图；0037图6与图7是根据一范例实施例所示出的管理可复写式非易失性存储器模块的范例示意图；0038图8是根据本发明范例实施例所示出的逻辑地址映射表的范例示意图；0039图9图11是根据本发明范例实施例所示出的进行写入运作而更新逻辑地址映说明书CN104102585A116/19页12射表的一范例示意图；0040图12是根据本范例实施例所示出的实体地址储存状态表的示意图；0041图13是根据本发明一范例实施例所示出的连续映射表的范例。
45、示意图；0042图14是根据本发明范例实施例所示出的执行连续写入运作而更新逻辑地址映射表与连续映射表的一范例示意图；0043图15是根据本发明范例实施例所示出的执行连续写入运作而更新逻辑地址映射表与连续映射表的另一范例示意图；0044图16与图17是根据本发明范例实施例所示出的执行连续写入运作而更新逻辑地址映射表与连续映射表的另一范例示意图；0045图18是根据本发明范例实施例所示出的执行写入运作而更新逻辑地址映射表与连续映射表的另一范例示意图；0046图19是根据本范例实施例所示出的映射信息记录方法中初始化存储器储存装置的流程图；0047图20是根据本范例实施例所示出的映射信息记录方法中执行。
46、连续写入运作的流程图；0048图21是根据另一范例实施例所示出的映射信息记录方法中执行连续写入运作的流程图；0049图22是根据另一范例实施例所示出的映射信息记录方法中执行写入运作的流程图；0050图23是根据另一范例实施例所示出的映射信息记录方法中执行读取运作的流程图。0051附图标记说明00521000主机系统；00531100电脑；00541102微处理器；00551104随机存取存储器；00561106输入/输出装置；00571108系统总线；00581110数据传输接口；00591202鼠标；00601204键盘；00611206显示器；00621208打印机；00631212随身盘。
47、；00641214存储卡；00651216固态硬盘；00661310数码相机；00671312SD卡；00681314MMC卡；说明书CN104102585A127/19页1300691316记忆棒；00701318CF卡；00711320嵌入式储存装置；0072100存储器储存装置；0073102连接器；0074104存储器控制器；0075106可复写式非易失性存储器模块；00763040304R实体擦除单元；0077202存储器管理电路；0078206存储器接口；0079208缓冲存储器；0080210电源管理电路；0081212错误检查与校正电路；0082402储存区；0083404系统。
48、区；0084406取代区；0085LZ0LZM逻辑区域；0086LBA0LBAH逻辑地址；0087PBA01PBANK实体可编程单元；0088800、801、802逻辑地址映射表；0089802逻辑地址索引字段；0090804实体地址字段；00911290实体地址储存状态表；00921292实体地址索引字段；00931294状态字段；00941300连续映射表；00951302记录编号字段；00961304起始逻辑地址字段；00971306起始实体可编程单元字段；00981308长度字段；0099S1901、S1903、S1905记录映射信息的步骤；0100S2001、S2003、S2005、。
49、S2007、S2009、S2011写入运作的步骤；0101S2101、S2103、S2105、S2107、S2109、S2111写入运作的步骤；0102S2201、S2203、S2205、S2207、S2209、S2211、S2213写入运作的步骤；0103S2301、S2303、S2305、S2307、S2309、S2311、S2313读取运作的步骤。具体实施方式0104一般而言，存储器储存装置也称存储器储存系统包括可复写式非易失性存储器模块与控制器也称控制电路。通常存储器储存装置是与主机系统一起使用，以使主机说明书CN104102585A138/19页14系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。0105图1是根据一范例实施例所示出的主机系统与存储器储存装置的示意图。0106请参照图1，主机系统1000一般包括电脑1100与输入/输出INPUT/OUTPUT，简称I/O装置1106。电脑1100包括微处理器1102、随机存取存储器RANDOMACCESSMEMORY，简称RAM1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图2的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图2所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。0107在本发明实施例中，存储器储。