应用于集群存储系统的输出入传递方法及系统.pdf

本发明提供一种应用于集群存储系统的输出入传递方法及系统。其中方法包括以下步骤：第一控制器接收主机发送的输出入信号，并判断第一控制器是否为输出入信号对应的逻辑卷预设的主控制器；若是，则第一控制器根据输出入信号控制逻辑卷读写数据；若否，则第一控制器将输出入信号传递给作为逻辑卷主控制器的第二控制器，且第二控制器根据输出入信号控制逻辑卷读写数据；逻辑卷读写数据完成后，第一控制器返回读写完成信号到主机。其充分利用了NTB的转址功能和总线接口数据传输速率高的性能，达到提高数据传输效率，有效隔离主从总线之间地址域的效果，且有效解决了数据冲突的问题，达成数据一致性的需求。

1.  一种应用于集群存储系统的输出入传递方法，其特征在于，包括以下步骤：
第一控制器接收主机发送的输出入信号，并判断所述第一控制器是否为所述输出入信号对应的逻辑卷预设的主控制器；
若是，则所述第一控制器根据所述输出入信号控制所述逻辑卷读写数据，并转至所述逻辑卷读写数据完成后，所述第一控制器返回读写完成信号到所述主机的步骤；
若否，则所述第一控制器将所述输出入信号传递给作为所述逻辑卷主控制器的第二控制器，且所述第二控制器根据所述输出入信号控制所述逻辑卷读写数据；
所述逻辑卷读写数据完成后，所述第一控制器返回读写完成信号到所述主机。

2.  根据权利要求1所述的应用于集群存储系统的输出入传递方法，其特征在于，所述第一控制器根据所述输出入信号控制所述逻辑卷读写数据，包括如下步骤：
将所述第二控制器的第二内存地址映射到所述第一控制器，并与所述第一控制器的第一内存地址合并构成第一合并内存地址；
若所述输出入信号为输出信号，所述第一控制器控制所述逻辑卷将其内的数据缓存到所述第一合并内存地址内，并通过所述第一合并内存地址读出数据；
若所述输出入信号为输入信号，所述第一控制器将所述数据缓存到所述第一合并内存地址中，并通过所述第一合并内存地址将所述数据写入所述逻辑卷。

3.  根据权利要求1所述的应用于集群存储系统的输出入传递方法，其特征在于，所述第一控制器将所述输出入信号传递给作为所述逻辑卷主控制器的第二控制器，且所述第二控制器根据所述输出入信号控制所述逻辑卷读写数据，包括如下步骤：
所述第一控制器将所述输出入信号封装为输出入信号包，并将所述输出入信号包传递给所述第二控制器；
所述第二控制器接收所述输出入信号包后，将所述输出入信号包转换为本地输出入信号；
所述第二控制器根据所述本地输出入信号控制所述逻辑卷读写数据。

4.  根据权利要求3所述的应用于集群存储系统的输出入传递方法，其特征在于，所述第二控制器根据所述本地输出入信号控制所述逻辑卷读写数据，包括如下步骤：
将所述第一控制器的第一内存地址映射到所述第二控制器，并与所述第二控制器的第二内存地址合并构成第二合并内存地址；
若所述本地输出入信号为输出信号，所述第二控制器将所述逻辑卷内的数据缓存到所述第二合并内存地址内，并通过所述第二合并内存地址读出数据；
若所述本地输出入信号为输入信号，所述第二控制器将所述数据缓存到所述第二合并内存地址中，并通过所述第二合并内存地址将所述数据写入所述逻辑卷。

5.  根据权利要求1所述的应用于集群存储系统的输出入传递方法，其特征在于，所述逻辑卷读写数据完成后，所述第一控制器返回读写完成信号到所述主机，包括如下步骤：
若所述第一控制器为所述主控制器，所述第一控制器控制所述逻辑卷读写数据完成后，返回所述读写完成信号到所述主机；
若所述第二控制器为所述主控制器，所述第二控制器控制所述逻辑卷读写数据完成后，向所述第一控制器发送确认信息，所述第一控制器接收所述确认信息后，返回所述读写完成信号到所述主机。

6.  一种应用于集群存储系统的输出入传递系统，其特征在于，包括第一控制器、第二控制器及主机，控制器中包括接收模块，判断模块和返回模块，其中：
所述第一控制器，被配置以通过所述接收模块接收主机发送的输出入信号；
所述第一控制器，被配置以通过所述判断模块判断所述第一控制器是否为所述输出入信号对应的逻辑卷预设的主控制器；若是，则所述第一控制器根据 所述输出入信号控制所述逻辑卷读写数据，并转至所述返回模块；若否，则所述第一控制器将所述输出入信号传递给作为所述逻辑卷主控制器的第二控制器，且所述第二控制器根据所述输出入信号控制所述逻辑卷读写数据；
所述第一控制器，被配置以所述逻辑卷读写数据完成后，通过所述返回模块返回读写完成信号到所述主机。

7.  根据权利要求6所述的应用于集群存储系统的输出入传递系统，其特征在于，所述判断模块包括映射单元，读出单元和写入单元，其中：
所述第一控制器，被配置以通过所述映射单元将所述第二控制器的第二内存地址映射到所述第一控制器，并与所述第一控制器的第一内存地址合并构成第一合并内存地址；
所述第一控制器，被配置以若所述输出入信号为输出信号，通过所述读出单元将所述逻辑卷内的数据缓存到所述第一合并内存地址内，并通过所述第一合并内存地址读出数据；
所述第一控制器，被配置以若所述输出入信号为输入信号，通过所述写入单元将所述数据缓存到所述第一合并内存地址中，并通过所述第一合并内存地址将所述数据写入所述逻辑卷。

8.  根据权利要求6所述的应用于集群存储系统的输出入传递系统，其特征在于，所述判断模块包括封装单元，转换单元和读写单元，其中：
所述第一控制器，被配置以通过所述封装单元将所述输出入信号封装为输出入信号包，并将所述输出入信号包传递给所述第二控制器；
所述第二控制器，被配置以通过所述转换单元接收所述输出入信号包后，将所述输出入信号包转换为本地输出入信号；
所述第二控制器，被配置以通过所述读写单元根据所述本地输出入信号控制所述逻辑卷读写数据。

9.  根据权利要求8所述的应用于集群存储系统的输出入传递系统，其特征在于，所述读写单元包括映射子单元，读出子单元和写入子单元，其中：
所述第二控制器，被配置以通过所述映射子单元将所述第一控制器的第一 内存地址映射到所述第二控制器，并与所述第二控制器的第二内存地址合并构成第二合并内存地址；
所述第二控制器，被配置以若所述本地输出入信号为输出信号，通过所述读出子单元将所述逻辑卷内的数据缓存到所述第二合并内存地址内，并通过所述第二合并内存地址读出数据；
所述第二控制器，被配置以若所述本地输出入信号为输入信号，通过所述写入子单元将所述数据缓存到所述第二合并内存地址中，并通过所述第二合并内存地址将所述数据写入所述逻辑卷。

10.  根据权利要求6所述的应用于集群存储系统的输出入传递系统，其特征在于，所述返回模块包括第一返回单元和第二返回单元，其中：
所述第一控制器，被配置以若所述第一控制器为所述主控制器，所述第一控制器控制所述逻辑卷读写数据完成后，通过所述第一返回单元返回所述读写完成信号到所述主机；
所述第二控制器，被配置以若所述第二控制器为所述主控制器，所述第二控制器控制所述逻辑卷读写数据完成后，通过所述第二返回单元向所述第一控制器发送确认信息，所述第一控制器接收所述确认信息后，通过所述第一返回单元返回所述读写完成信号到所述主机。

应用于集群存储系统的输出入传递方法及系统
技术领域
本发明涉及网络技术领域，特别是涉及一种应用于集群存储系统的输出入传递方法及系统。
背景技术
透明桥接通常用于总线扩展中，其主侧和次侧的地址完全透明，在主侧和次侧之间的地址传递是直接传递的模式，没有地址翻译。通过透明桥隔离PCI总线段，可以提供扩展负载数量和匹配不同工作频率、总线宽度或电压的能力，但没有隔离主、从总线段之间地址域的功能。
基于PCI(Peripheral Component Interconnect，外设组件互连标准)的单处理器系统依靠主处理器来枚举和配置系统，并处理中断和错误情况。主处理器有效地拥有整个系统。而基于PCI的多处理器系统中如果系统中有两个或多个处理器而且没有特别地隔离它们，那么每个处理器都将尝试提供主处理器功能，并相互争夺系统的控制权，硬盘数据易产生冲突。
传统的使用SAS(Serial Attached SCSI，串行连接SCSI)当双边控制器的传送功能，需要协议转换，数据交换效率较低；而使用PCI-E(PCI Express，总线接口)当信息传送功能，需要在接收端配置一个缓冲区，并且大量数据需分段传送，数据传送效率低。
发明内容
鉴于此，本发明提供了一种应用于集群存储系统的输出入传递方法及系统，能高效交换数据，且能够有效隔离主、从总线之间的地址域。
本申请中，“输出入信号”指的是输出/输入信号(I/O信号)。
为达到发明目的，本发明提供一种应用于集群存储系统的输出入传送方法，包括以下步骤：
第一控制器接收主机发送的输出入信号，并判断所述第一控制器是否为所述输出入信号对应的逻辑卷预设的主控制器；
若是，则所述第一控制器根据所述输出入信号控制所述逻辑卷读写数据，并转至所述逻辑卷读写数据完成后，所述第一控制器返回读写完成信号到所述主机的步骤；
若否，则所述第一控制器将所述输出入信号传递给作为所述逻辑卷主控制器的第二控制器，且所述第二控制器根据所述输出入信号控制所述逻辑卷读写数据；
所述逻辑卷读写数据完成后，所述第一控制器返回读写完成信号到所述主机。
作为一种可实施例，所述第一控制器根据所述输出入信号控制所述逻辑卷读写数据，包括如下步骤：
将所述第二控制器的第二内存地址映射到所述第一控制器，并与所述第一控制器的第一内存地址合并构成第一合并内存地址；
若所述输出入信号为输出信号，所述第一控制器控制所述逻辑卷将其内的数据缓存到所述第一合并内存地址内，并通过所述第一合并内存地址读出数据；
若所述输出入信号为输入信号，所述第一控制器将所述数据缓存到所述第一合并内存地址中，并通过所述第一合并内存地址将所述数据写入所述逻辑卷。
作为一种可实施例，所述第一控制器将所述输出入信号传递给作为所述逻辑卷主控制器的第二控制器，且所述第二控制器根据所述输出入信号控制所述逻辑卷读写数据，包括如下步骤：
所述第一控制器将所述输出入信号封装为输出入信号包，并将所述输出入信号包传递给所述第二控制器；
所述第二控制器接收所述输出入信号包后，将所述输出入信号包转换为本地输出入信号；
所述第二控制器根据所述本地输出入信号控制所述逻辑卷读写数据。
作为一种可实施例，所述第二控制器根据所述本地输出入信号控制所述逻 辑卷读写数据，包括如下步骤：
将所述第一控制器的第一内存地址映射到所述第二控制器，并与所述第二控制器的第二内存地址合并构成第二合并内存地址；
若所述本地输出入信号为输出信号，所述第二控制器将所述逻辑卷内的数据缓存到所述第二合并内存地址内，并通过所述第二合并内存地址读出数据；
若所述本地输出入信号为输入信号，所述第二控制器将所述数据缓存到所述第二合并内存地址中，并通过所述第二合并内存地址将所述数据写入所述逻辑卷。
作为一种可实施例，所述逻辑卷读写数据完成后，所述第一控制器返回读写完成信号到所述主机，包括如下步骤：
若所述第一控制器为所述主控制器，所述第一控制器控制所述逻辑卷读写数据完成后，返回所述读写完成信号到所述主机；
若所述第二控制器为所述主控制器，所述第二控制器控制所述逻辑卷读写数据完成后，向所述第一控制器发送确认信息，所述第一控制器接收所述确认信息后，返回所述读写完成信号到所述主机。
本发明还提供一种应用于集群存储系统的输出入传递系统，包括第一控制器、第二控制器及主机，控制器中包括接收模块，判断模块和返回模块，其中：所述第一控制器，被配置以通过所述接收模块接收主机发送的输出入信号；
所述第一控制器，被配置以通过所述判断模块判断所述第一控制器是否为所述输出入信号对应的逻辑卷预设的主控制器；若是，则所述第一控制器根据所述输出入信号控制所述逻辑卷读写数据，并转至所述返回模块；若否，则所述第一控制器将所述输出入信号传递给作为所述逻辑卷主控制器的第二控制器，且所述第二控制器根据所述输出入信号控制所述逻辑卷读写数据；
所述第一控制器，被配置以所述逻辑卷读写数据完成后，通过所述返回模块返回读写完成信号到所述主机。
作为一种可实施例，所述判断模块包括映射单元，读出单元和写入单元，其中：
所述第一控制器，被配置以通过所述映射单元将所述第二控制器的第二内存地址映射到所述第一控制器，并与所述第一控制器的第一内存地址合并构成第一合并内存地址；
所述第一控制器，被配置以若所述输出入信号为输出信号，通过所述读出单元将所述逻辑卷内的数据缓存到所述第一合并内存地址内，并通过所述第一合并内存地址读出数据；
所述第一控制器，被配置以若所述输出入信号为输入信号，通过所述写入单元将所述数据缓存到所述第一合并内存地址中，并通过所述第一合并内存地址将所述数据写入所述逻辑卷。
作为一种可实施例，所述判断模块包括封装单元，转换单元和读写单元，其中：
所述第一控制器，被配置以通过所述封装单元将所述输出入信号封装为输出入信号包，并将所述输出入信号包传递给所述第二控制器；
所述第二控制器，被配置以通过所述转换单元接收所述输出入信号包后，将所述输出入信号包转换为本地输出入信号；
所述第二控制器，被配置以通过所述读写单元根据所述本地输出入信号控制所述逻辑卷读写数据。
作为一种可实施例，所述读写单元包括映射子单元，读出子单元和写入子单元，其中：
所述第二控制器，被配置以通过所述映射子单元将所述第一控制器的第一内存地址映射到所述第二控制器，并与所述第二控制器的第二内存地址合并构成第二合并内存地址；
所述第二控制器，被配置以若所述本地输出入信号为输出信号，通过所述读出子单元将所述逻辑卷内的数据缓存到所述第二合并内存地址内，并通过所述第二合并内存地址读出数据；
所述第二控制器，被配置以若所述本地输出入信号为输入信号，通过所述写入子单元将所述数据缓存到所述第二合并内存地址中，并通过所述第二合并 内存地址将所述数据写入所述逻辑卷。
作为一种可实施例，所述返回模块包括第一返回单元和第二返回单元，其中：
所述第一控制器，被配置以若所述第一控制器为所述主控制器，所述第一控制器控制所述逻辑卷读写数据完成后，通过所述第一返回单元返回所述读写完成信号到所述主机；
所述第二控制器，被配置以若所述第二控制器为所述主控制器，所述第二控制器控制所述逻辑卷读写数据完成后，通过所述第二返回单元向所述第一控制器发送确认信息，所述第一控制器接收所述确认信息后，通过所述第一返回单元返回所述读写完成信号到所述主机。
本发明的有益效果包括：
本发明的应用于集群存储系统的输出入传递方法及系统，给每个逻辑卷配置一个主控制器，当主机发送输出入信号输入时，只有逻辑卷对应的主控制器进行相应的处理，相当于单控制器去处理，有效解决了数据冲突的问题，达成数据一致性的需求。且其充分利用了NTB的转址功能和总线接口数据传输速率高的性能，达到提高数据传输效率，有效隔离主从总线之间地址域的效果。
附图说明
图1为本发明的应用于集群存储系统的输出入传递方法的一实施例的流程示意图；
图2为本发明的应用于集群存储系统的输出入传递方法的另一实施例的流程示意图；
图3为本发明的应用于集群存储系统的输出入传递方法的又一实施例的流程示意图；
图4为应用于集群存储系统的输出入传递系统的一实施例的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本发明应用于集群存储系统的输出入传递方法及系统进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
参见图1，本发明实施例提供一种应用于集群存储系统的输出入传递方法，包括以下步骤：
S100，第一控制器接收主机发送的输出入信号。
S200，判断第一控制器是否为输出入信号对应的逻辑卷预设的主控制器。
S210，若第一控制器为预设主控制器，则第一控制器根据输出入信号控制逻辑卷读写数据，并转至步骤S300。
S220，若第一控制器不是预设主控制器，则第一控制器将输出入信号传递给作为逻辑卷主控制器的第二控制器，且第二控制器根据输出入信号控制逻辑卷读写数据。
S300，逻辑卷读写数据完成后，第一控制器返回读写完成信号到主机。
本发明的应用于集群存储系统的输出入传递方法，将底层的物理磁盘分别连接到第一控制器和第二控制器上，并且各自组成磁盘阵列(RAID，Redundant Arrays of Independent Disks)。在建立逻辑卷时，设计一个磁盘阵列只属于一个控制器(即预设一个主控制器)，虽然两台控制器都能看到相同的磁盘阵列，但能够操作输出入信号(I/O信号)的只有拥有此磁盘阵列的主控制器。磁盘阵列经LVM(Logical Volume Manager，逻辑卷管理卷)切割为卷让SCST(Linux通用的SCSI目标子系统)以fileio方式经由VFS(Virtual File System，虚拟文件系统)来存取，以满足磁盘高速缓存的需求。当有输出入信号发送到VFS时，根据逻辑卷只属于一个控制器的设计，使主控制器去处理这个输出入信号，以达成数据一致性的需求。其中，值得说明的是，输出入传递是一种双控系统的软件设计，能够解决数据同步的问题，且不需要使用复杂的数据锁定机制。当前端控制器接收到输出入信号时，让输出入信号转到输出入信号对应的要读写数据的逻辑卷的主控制器，主控制器进行相应的处理，相当于单控制器去处理， 所以硬盘数据不会产生冲突。同时，该方法充分利用了非透明桥接(NTB，Non-transparent bridging)的转址功能和PCI-E(Peripheral Conponent Interconnect-Express，总线接口)最大性能(数据传输速率高)，达到双控制器高速交换数据的目的。
需要说明的是，非透明桥接(NTB，Non-transparent bridging)通常用于嵌入式智能I/O板卡。它连接两个独立的处理器域，次侧的资源和地址对主侧的主系统是不可见的。允许次侧的本地处理器独立地配置和控制其子系统。主侧和次侧的地址完全独立，在主侧和次侧之间可以进行地址翻译。增加了隔离主、从总线段之间地址域的功能。在多处理器系统中，除了一个处理器外，非透明桥将把所有处理器置于其自己的地址域中。而位于透明桥背后的那个处理器将被保留为结构管理器，用于枚举和配置系统，并处理严重的错误情况。位于非透明桥背后的智能子系统将枚举到桥，而且不会直接感觉到其背后有一个更大的系统。在这类系统中的结构管理器通常提供了与主处理器有关的许多功能。另外非透明桥接中还包括Scratchpad(便条簿)寄存器和门铃寄存器，其中，Scratchpad寄存器是可供桥的两侧都可读写的，并提供处理器之间的通信。一般非透明桥接中存在8个这样的寄存器，它们都能被桥的两侧操作。门铃寄存器则是用来送从非透明的桥一侧到另一侧的中断请求，来弥补读写Scratchpad寄存器不能提出中断的不足。
作为一种可实施方式，参见图2，步骤S210包括如下步骤：
S211，将第二控制器的第二内存地址映射到第一控制器，并与第一控制器的第一内存地址合并构成第一合并内存地址。
S212，若输出入信号为输出信号，第一控制器控制逻辑卷将其内的数据缓存到第一合并内存地址内，并通过第一合并内存地址读出数据；若输出入信号为输入信号，第一控制器将数据缓存到第一合并内存地址中，并通过第一合并内存地址将数据写入逻辑卷。
若第一控制器是主控制器，就无需进行输出入信号传递，直接由其控制相应的逻辑卷读写数据，实现数据的快速读写。NTB是一种PCI技术，其能够将 两个PCI网域实体连接在起一起，通过特定的转译方式(NTB内存转址功能)交换数据，又能隔绝两边的地址域。NTB内存转址功能指的是将对方控制器的内存地址映射到本地地址，达到存取对方控制器的数据，就如同存取本地内存的数据一样，降低系统性能影响，提高数据传送效率。
其中，需要说明的是，双控系统包括IPC(inter processor communication，处理器间的通信)模块，用于提供信息传送功能。利用NTB的内存转址功能把要传送的信息存放到对方控制器的特定缓冲区(Scratchpad寄存器)内，通过门铃寄存器通知对方控制器有信息需要接收，如此便形成一个快速的信息交换功能。
作为一种可实施方式，参见图2，步骤S220包括如下步骤：
S221，第一控制器将输出入信号封装为输出入信号包，并将输出入信号包传递给第二控制器。
S222，第二控制器接收输出入信号包后，将输出入信号包转换为本地输出入信号。
S223，第二控制器根据本地输出入信号控制逻辑卷读写数据。
IPC模块传送信号时，先将信号封装为一个封包，这样能够提高传送数据的安全性，保证输出入信号的可靠性。
作为一种可实施方式，参见图3，步骤S223包括如下步骤：
S223a，将第一控制器的第一内存地址映射到第二控制器，并与第二控制器的第二内存地址合并构成第二合并内存地址。
S223b，若本地输出入信号为输出信号，第二控制器将逻辑卷内的数据缓存到第二合并内存地址内，并通过第二合并内存地址读出数据；若本地输出入信号为输入信号，第二控制器将数据缓存到第二合并内存地址中，并通过第二合并内存地址将数据写入逻辑卷。
同步骤S210的效果类似，达到隔绝双控制器两边地址域，降低系统性能影响，提高数据传送效率的效果。
作为一种可实施方式，步骤S300包括如下步骤：
S310，若第一控制器为主控制器，第一控制器控制逻辑卷读写数据完成后，返回读写完成信号到主机。
S320，若第二控制器为主控制器，第二控制器控制逻辑卷读写数据完成后，向第一控制器发送确认信息，第一控制器接收确认信息后，第一控制器返回读写完成信号到主机。
若前端控制器(第一控制器)为主控制器，则无需传送输出入信号，直接由其控制相应的逻辑卷读写数据，且读写数据完成后，将读写完成信号返回给主机，主机接收读写完成信号后(得知已完成相应数据的读写)，可以发送下一个输出入信号。若第一控制器不是主控制器，则第一控制器将输出入信号传送给第二控制器，第二控制器控制相应的逻辑卷读写数据，读写数据完成后，发送确认信息给第一控制器(即告诉第一控制器已接收发来的输出入信号并且读写操作已执行完毕)，第一控制器接收确认信号后，返回读写完成信号到主机，从而告诉主机已完成相应数据的读写，可以发送下一个输出入信号。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读写存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。
基于同一发明构思，本发明还提供了一种应用于集群存储系统的输出入传递系统，由于此系统解决问题的原理与前述一种应用于集群存储系统的输出入传递方法相似，因此该系统的实施可以参见前述方法的实施，重复之处不再赘述。
本发明实施例提供的应用于集群存储系统的输出入传递系统，参见图4，包括第一控制器、第二控制器及主机，控制器中包括接收模块100，判断模块200和返回模块300。其中：第一控制器，被配置以通过接收模块100接收主机发送的输出入信号。第一控制器，被配置以通过判断模块200判断第一控制器是否为输出入信号对应的逻辑卷预设的主控制器；若是，则第一控制器根据输出入 信号控制逻辑卷读写数据，并转至返回模块300；若否，则第一控制器将输出入信号传递给作为逻辑卷主控制器的第二控制器，且第二控制器根据输出入信号控制逻辑卷读写数据。第一控制器，被配置以逻辑卷读写数据完成后，通过返回模块300返回读写完成信号到主机。
本发明的应用于集群存储系统的输出入传递系统，充分利用了NTB(非透明桥接)的转址功能和PCI-E的数据传输速率高的性能，达到提高数据传输效率，有效隔离主从总线之间地址域的效果。其给每个逻辑卷配置一个主控制器，当主机发送输出入信号输入时，只有逻辑卷对应的主控制器进行相应的处理，相当于单控制器去处理，有效解决了数据冲突的问题，达成数据一致性的需求。
其中，需要说明的是，第一控制器和第二控制器的功能及结构相同，在上述实施例中，是以第一控制器为主作的示例性说明。
作为一种可实施方式，判断模块200包括映射单元210，读出单元220和写入单元230。其中：第一控制器，被配置以通过映射单元210将第二控制器的第二内存地址映射到第一控制器，并与第一控制器的的第一内存地址合并构成第一合并内存地址。第一控制器，被配置以若输出入信号为输出信号，通过读出单元220将逻辑卷内的数据缓存到第一合并内存地址内，并通过第一合并内存地址读出数据。第一控制器，被配置以若输出入信号为输入信号，通过写入单元230将数据缓存到第一合并内存地址中，并通过第一合并内存地址将数据写入逻辑卷。
作为一种可实施方式，判断模块200还包括封装单元240，转换单元250和读写单元260。其中：第一控制器，被配置通过封装单元240将输出入信号封装为输出入信号包，并将输出入信号包传递给第二控制器。第二控制器，被配置以通过转换单元250接收输出入信号包后，将输出入信号包转换为本地输出入信号。第二控制器，被配置以通过读写单元260根据本地输出入信号控制逻辑卷读写数据。
作为一种可实施方式，读写单元260包括映射子单元261，读出子单元262和写入子单元263。其中：第二控制器，被配置以通过映射子单元261将第一控 制器的第一内存地址映射到第二控制器，并与第二控制器的第二内存地址合并构成第二合并内存地址。第二控制器，被配置以若本地输出入信号为输出信号，通过读出子单元262将逻辑卷内的数据缓存到第二合并内存地址内，并通过第二合并内存地址读出数据。第二控制器，被配置以若本地输出入信号为输入信号，通过写入子单元263将数据缓存到第二合并内存地址中，并通过第二合并内存地址将数据写入逻辑卷。
作为一种可实施方式，返回模块300包括第一返回单元310和第二返回单元320。其中：第一控制器，被配置以若第一控制器为主控制器，第一控制器控制逻辑卷读写数据完成后，通过第一返回单元310返回读写完成信号到主机。第二控制器，被配置以若第二控制器为主控制器，第二控制器控制逻辑卷读写数据完成后，通过第二返回单元320向第一控制器发送确认信息，第一控制器接收确认信息后，通过第一返回单元310返回读写完成信号到主机。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。