具有晶体管的半导体元件的制法.pdf

本发明公开一种具有晶体管的半导体元件的制法，包括：提供一承载板；于该承载板上形成金属氧化物半导体层；于该金属氧化物半导体层上形成介电层；于该介电层上形成孔洞状图案化遮罩层，该孔洞状图案化遮罩层构成微纳米级线宽的图案，以外露部分该介电层；使该金属氧化物半导体层外露于该介电层开孔；对外露的该金属氧化物半导体层进行表面处理，以使该金属氧化物半导体层的外露表面的载子浓度增加；以及于外露的该金属氧化物半导体层上形成源极金属层与漏极金属层。

1.  一种具有晶体管的半导体元件的制法，其特征在于，包括：
提供一承载板；
于该承载板上形成金属氧化物半导体层；
于该金属氧化物半导体层上形成介电层，使该金属氧化物半导体层夹置于该承载板与介电层之间；
于该介电层上涂布多个5纳米至50微米的微纳米球，并于该介电层与所述微纳米球上形成金属材料的遮罩层，接着移除所述微纳米球及其上的遮罩层以形成孔洞状图案化遮罩层，该孔洞状图案化遮罩层用于构成微纳米级线宽的图案，以外露部分该介电层；
移除未被该孔洞状图案化遮罩层所覆盖的介电层，以形成介电层开孔，使该金属氧化物半导体层外露于该介电层开孔；
借由光退火处理对外露的该金属氧化物半导体层进行表面处理，以使该金属氧化物半导体层的外露表面的载子浓度增加，使该金属氧化物半导体层的表层构成具有10纳米至999微米的微纳米级线宽的图案的高载子浓度子层；以及
于外露的该金属氧化物半导体层上形成源极金属层与漏极金属层。

2.  根据权利要求1所述的具有晶体管的半导体元件的制法，其特征在于，该孔洞状图案化遮罩层是间隔设置于该源极金属层与漏极金属层之间，且该源极金属层与漏极金属层还各自延伸通过该金属氧化物半导体层的侧壁，并延伸至该承载板上。

3.  根据权利要求1所述的具有晶体管的半导体元件的制法，其特征在于，该承载板包括导电层与其一侧上的绝缘层，且该金属氧化物半导体层是设于该绝缘层上。

4.  一种具有晶体管的半导体元件的制法，其特征在于，包括：
提供一承载板；
于该承载板上形成金属氧化物半导体层；
于该金属氧化物半导体层上形成阻层，接着以微纳米压印模具压印该阻层以构成图案化阻层；
借由光退火处理对外露于该图案化阻层的部分该金属氧化物半导体层的顶表面进行表面处理，以令部分该金属氧化物半导体层的顶表面的载子浓度增加，使该金属氧化物半导体层的表层构成具有10纳米至999微米的微纳米级线宽的图案的高载子浓度子层；
于该金属氧化物半导体层上形成介电层，并于该介电层上形成闸极金属层；以及
于该金属氧化物半导体层上形成源极金属层与漏极金属层。

5.  根据权利要求4所述的具有晶体管的半导体元件的制法，其特征在于，该图案化阻层具有开孔，该开孔为圆形孔、矩形孔、三角形孔、圆环形孔、十字形孔或不规则孔。

6.  根据权利要求4所述的具有晶体管的半导体元件的制法，其特征在于，该闸极金属层是间隔设置于该源极金属层与漏极金属层之间，且该源极金属层与漏极金属层还各自延伸通过该金属氧化物半导体层的侧壁，并延伸至该承载板上。

7.  一种具有晶体管的半导体元件的制法，其特征在于，包括：
提供一承载板；
于该承载板上形成金属氧化物半导体层，该承载板包括导电层与其一侧上的绝缘层，且该金属氧化物半导体层设于该绝缘层上；
于该金属氧化物半导体层上涂布多个5纳米至50微米的微纳米球；
借由光退火处理对外露于该微纳米球的部分该金属氧化物半导体层的顶表面进行表面处理，以令部分该金属氧化物半导体层的顶表面的载子浓度增加，使该金属氧化物半导体层的表层构成具有10纳米至999微米的微纳米级线宽的图案的高载子浓度子层；
移除所述微纳米球；以及
于该金属氧化物半导体层上形成源极金属层与漏极金属层。

8.  根据权利要求4或7所述的具有晶体管的半导体元件的制法，其特征在于，表面处理该金属氧化物半导体层的该光退火处理方式为氩气等离子、氧气等离子、氢气等离子、紫外光、或激光退火。

9.  根据权利要求3或7所述的具有晶体管的半导体元件的制法，其特征在于，该导电层为经掺杂的半导体层。

10.  根据权利要求3或7所述的具有晶体管的半导体元件的制法，其特征在于，该承载板还包括设于该导电层另一侧上的基底层，以使该导电层设于该绝缘层与该基底层之间。

具有晶体管的半导体元件的制法
本申请是申请号为201110212960.0，申请日为2011年7月26日，发明名称为“具有晶体管的半导体元件及其制法”的中国专利申请的分案申请。
技术领域
本发明涉及一种半导体元件的制法，尤其涉及一种具有晶体管的半导体元件的制法。
背景技术
近年来，半导体电子元件已经被广泛地应用在液晶显示器的像素(pixel)驱动、开关元件、或静态随机存取存储器(static random access memory，简称SRAM)的主动负载等电子产品中。
在液晶显示器的应用方面，为了符合液晶显示器在制造过程上的低温限制与大尺寸面积的需求，其集成电路驱动元件已经开始以顶闸极的多晶硅薄膜晶体管为其主要元件。
然而，为了进一步提升半导体本身的操作特性，现有技术有以下几种作法。
首先，如第6,229,177B1号美国专利与第6,380041B1号美国专利所示，此两专利皆是利用离子移植的方式来对水平结构的通道进行斜向(角度由0度至60度)掺杂，且不同种类的半导体(N型或P型)是使用不同的原子进行掺杂，但是掺杂的强度通常随着通道深度而减弱，又掺杂完后必须经过900℃至1050℃的快速热退火以增强掺杂的效果，所以此类制造过程要求在相当高的温度下进行，且所需的成本也较高。
再者，如2005年的应用物理学期刊(Applied Physics Letters)第87卷的“Control of threshold voltage in pentacene thin-film transistors using carrier doping at the charge-transfer interface with organic acceptors” 所示，其在半导体的通道上直接盖一层受体层(acceptor layer)，并通过调控载子掺杂浓度，而改变元件特性(例如临界电压等)，但是如果结构为双层材料时，则可能会遇到互溶的问题，且如果调控的载子浓度没有控制好，则容易会遇到背面通道漏电的问题。
又，如2004年的应用物理学期刊(Applied Physics Letters)第84卷的“Enhancement-mode thin-film field-effect transistor using phosphorus-doped(Zn,Mg)O channel”所示，其在例如氧化锌(ZnO)的半导体中掺杂镁(Mg)以调控半导体的能隙大小，或者，在例如氧化锌(ZnO)的半导体中掺杂磷(P)以降低元件的电子浓度，但是此种方式难以调整到适当的比例，且不容易控制元件的漏电流。
此外，如2007年的应用物理学期刊(Applied Physics Letters)第90卷的“Improvements in the device characteristics of amorphous indium gallium zinc oxide thin-film transistors by Ar plasma treatment”所示，其利用氩气等离子来处理元件的源极与漏极，以降低元件的注入能障，并降低元件的电阻率，但是因为只有对元件电极的介面做处理，所以元件特性的提升有限。
因此，鉴于上述现有技术所存在的问题，如何有效且方便地改善电子元件的元件特性，特别是提高晶体管的载子移动率，以增进电子元件的效能，实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明的主要目的在于揭露一种具有晶体管的半导体元件的制法，能大幅增进有效载子迁移率，并提升晶体管的操作特性。
本发明的具有晶体管的半导体元件的制法包括：提供一承载板；于该承载板上形成金属氧化物半导体层；于该金属氧化物半导体层上形成介电层，使该金属氧化物半导体层夹置于该承载板与介电层的间；于该介电层上形成图案化遮罩层，该图案化遮罩层构成微纳米级线宽的图案，以外露部分该介电层；移除未被该图案化遮罩层所覆盖的介电层，以形成介电层开孔，以使该金属氧化物半导体层外露于该介电层开孔；对外露的该金属氧化物半导体层进行表面处理，以使该金属 氧化物半导体层的外露表面的载子浓度增加；以及于外露的该金属氧化物半导体层上形成源极金属层与漏极金属层。
在另一实施例中，本发明所揭露的一种具有晶体管的半导体元件的制法包括：提供一承载板；于该承载板上形成金属氧化物半导体层，该承载板是单一材料层、或是包括导电层与其一侧上的绝缘层，且该金属氧化物半导体层设于该绝缘层上；对部分该金属氧化物半导体层的顶表面进行表面处理，以令部分该金属氧化物半导体层的顶表面的载子浓度增加，以使该金属氧化物半导体层的表层构成具有微纳米级线宽的图案的高载子浓度子层；以及于该金属氧化物半导体层上形成源极金属层与漏极金属层。
前述具有晶体管的半导体元件的制法中，还可包括于该金属氧化物半导体层上形成介电层，并于该介电层上形成闸极金属层，该闸极金属层可间隔设置于该源极金属层与漏极金属层之间，且该源极金属层与漏极金属层还各自延伸通过该金属氧化物半导体层的侧壁，并延伸至该承载板上。
依上述具有晶体管的半导体元件的制法，该承载板的材料可为玻璃、塑胶或硅等，且微纳米级线宽的图案为遮罩层开孔，该遮罩层开孔可为圆形孔、矩形孔、三角形孔、圆环形孔、十字形孔或不规则孔。
依上述的制法，该金属氧化物半导体层的材料可为氧化锌(zinc oxide，ZnO)、氧化铟锌(indium zinc oxide，IZO)、或氧化铟镓锌(indium gallium zinc oxide，IGZO)等，且该介电层的材料可为聚(4-乙基苯酚)(poly-(4-vinylphenol)，简称PVP)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，简称PMMA)、或聚乙烯醇(Polyvinyl Alcohol，简称PVA)，但不限于此。
又依上述的制法，表面处理该金属氧化物半导体层的方式可为包含光退火处理等各种可以提升半导体掺杂浓度的制造方法，例如氩气等离子、氧气等离子、氢气等离子、紫外光(UV)、或激光退火等。
依上述具有晶体管的半导体元件的制法，该图案化遮罩层可间隔设置于该源极金属层与漏极金属层之间，且该源极金属层与漏极金属层还可各自延伸通过该金属氧化物半导体层的侧壁，并延伸至该承载板上。
于本发明的制法中，该承载板可包括导电层与其一侧上的绝缘层，且该金属氧化物半导体层是设于该绝缘层上。
依上述的制法，该导电层可为经掺杂的半导体层，该承载板还可包括设于该导电层另一侧上的基底层，以使该导电层设于该绝缘层与该基底层之间。
又依上述具有晶体管的半导体元件的制法，该图案化遮罩层的材料可为金属或绝缘材料。
本发明还揭露一种具有晶体管的半导体元件，包括：承载板；金属氧化物半导体层，设于该承载板上；介电层，设于该金属氧化物半导体层上，该介电层构成微纳米级线宽的图案，以外露部分该金属氧化物半导体层，该金属氧化物半导体层的外露表面的载子浓度大于该金属氧化物半导体层内部的载子浓度；图案化遮罩层，设于该介电层的顶面上；以及源极金属层与漏极金属层，设于外露的该金属氧化物半导体层上。
在另一实施例中，本发明所揭露的一种具有晶体管的半导体元件，包括：承载板；金属氧化物半导体层，设于该承载板上，该金属氧化物半导体层的表层具有微纳米级线宽的图案的高载子浓度子层，该承载板是单一材料层、或是包括导电层与其一侧上的绝缘层，且该金属氧化物半导体层是设于该绝缘层上；以及源极金属层与漏极金属层，分设于该金属氧化物半导体层两端的表面上。
前述具有晶体管的半导体元件中，还可包括介电层与闸极金属层，该介电层设于该金属氧化物半导体层上，该闸极金属层设于该介电层上，该闸极金属层可间隔设置于该源极金属层与漏极金属层之间，且该源极金属层与漏极金属层还各自延伸通过该金属氧化物半导体层的侧壁，并延伸至该承载板上。
依上述的半导体元件，该承载板的材料可为玻璃、塑胶或硅等，且该微纳米级线宽的图案为介电层开孔，该介电层开孔可包含圆形孔、矩形孔、三角形孔、圆环形孔、十字形孔或不规则孔。又依上述的半导体元件，该金属氧化物半导体层的材料可为氧化锌(zinc oxide，ZnO)、氧化铟锌(indium zinc oxide，IZO)、或氧化铟镓锌(indium gallium zinc oxide，IGZO)等，且该介电层的材料可为聚(4-乙基苯酚) (poly-(4-vinylphenol)，简称PVP)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，简称PMMA)、或聚乙烯醇(Polyvinyl Alcohol，简称PVA)，但不限于此。
依上述具有晶体管的半导体元件，该图案化遮罩层可间隔设置于该源极金属层与漏极金属层之间，且该源极金属层与漏极金属层还可各自延伸通过该金属氧化物半导体层的侧壁，并延伸至该承载板上。
于本发明的半导体元件中，该承载板可包括导电层与其一侧上的绝缘层，且该金属氧化物半导体层设于该绝缘层上。
依上述的半导体元件，该导电层可为经掺杂的半导体层，该承载板还可包括设于该导电层另一侧上的基底层，以使该导电层设于该绝缘层与该基底层之间。
又依上述具有晶体管的半导体元件，该图案化遮罩层的材料可为金属或绝缘材料。
由上可知，本发明通过在顶闸极或底闸极晶体管的通道处形成微纳米等级的图形掺杂，使得通道区域中的导电率上升，造成有效载子迁移率明显的提高，以增进对于周遭电路的电流驱动力；此外，本发明的具有晶体管的半导体元件的源极与漏极可直接形成在高载子迁移率的通道上，这样不仅能够减少制造步骤，也能降低成本，更能够降低接触电阻，形成欧姆接触，进而提高整体元件效能。
附图说明
图1A至图1G为本发明的具有晶体管的半导体元件的制法的第一实施例的剖视图，其中，图1B’与图1C’为图1B与图1C的另一实施方式，图1G’为图第1G的俯视图；
图2分别现有与本发明的具有晶体管的半导体元件的漏极电流对闸极电压的关系图；
图3A至图3F为本发明的具有晶体管的半导体元件的制法的第二实施例的剖视图，其中，图3B’与图3C’为图3B与图3C的另一实施方式；
图4A与图4B为本发明的具有晶体管的半导体元件的第三实施例的剖视图，其中，图4B为图4A的另一实施方式；以及
图5A与图5B为本发明的具有晶体管的半导体元件的第四实施例的剖视图，其中，图5B为图5A的另一实施方式。
主要元件符号说明
10      承载板
101     导电层
102     绝缘层
103     基底层
11      金属氧化物半导体层
111     高载子浓度子层
12      介电层
120     介电层开孔
13      遮罩层
13’    图案化遮罩层
130     遮罩层开孔
14      阻层
14’    图案化阻层
15      微纳米压印模具
16      微纳米球
17      源极金属层
18      漏极金属层
19      闸极金属层
A       现有的具有晶体管的半导体元件
B       本发明的具有晶体管的半导体元件。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，熟悉本领域的技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉本领域的技术人员进行了解与阅读，并未完全按照实际比例来绘制，且并非用以限定本发明可实施 的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“底”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也应当视为本发明可实施的范畴。
第一实施例
请参阅图1A至图1G，其为本发明的具有晶体管的半导体元件的制法的第一实施例的剖视图，其中，图1B’与图1C’为图1B与图1C的另一实施方式，图1G’图为图1G的俯视图。
如图1A所示，提供一承载板10，该承载板10的材料可为玻璃、塑胶或硅等，并于该承载板10上形成金属氧化物半导体层11，该金属氧化物半导体层11的材料可为氧化锌(zinc oxide，ZnO)、氧化铟锌(indium zinc oxide，IZO)、或氧化铟镓锌(indium gallium zinc oxide，IGZO)，该金属氧化物半导体层11的材料较佳为非晶氧化铟镓锌(amorphous In-Ga-Zn-O，简称a-IGZO)等，且于该金属氧化物半导体层11上形成介电层12，该介电层12的材料可为聚(4-乙基苯酚)(poly-(4-vinylphenol)，简称PVP)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，简称PMMA)、或聚乙烯醇(Polyvinyl Alcohol，简称PVA)，但不限于此。
如图1B至图1D所示，于该介电层12上形成金属材料的遮罩层13，并于该遮罩层13上形成阻层14，接着以微纳米压印模具15压印该阻层14以构成图案化阻层14’，且移除未被该图案化阻层14’覆盖的该遮罩层13以构成图案化遮罩层13’，最后，移除该图案化阻层14’。
或者，如图1B’、图1C’与图1D所示，于该介电层12上涂布多个微纳米球16，并于该介电层12与微纳米球16上形成金属材料的遮罩层13，接着移除该微纳米球16及其上的遮罩层13以构成图案化遮罩层13’。
如图1D所示，此时该介电层12上形成有图案化遮罩层13’，该图案化遮罩层13’用于构成微纳米级(一般是10纳米至999微米的范围) 线宽的图案，且该图案化遮罩层13’具有遮罩层开孔130，以外露部分该介电层12；于本实施例中，该图案化遮罩层13’的图形以多个圆形孔作为例示，且举例来说，该遮罩层开孔130的孔径可为5纳米至50微米，当然，该遮罩层开孔130也可为矩形孔、三角形孔、圆环形孔、十字形孔、不规则形状孔、或其他形状的孔洞，而不以圆形孔为限。
如图1E所示，移除未被该图案化遮罩层13’所覆盖的介电层12，以形成介电层开孔120，使该金属氧化物半导体层11外露于该介电层开孔120，其中，移除该介电层12的方式可为氧气等离子、氩气等离子、或湿式蚀刻，且该介电层开孔120可为圆形孔、矩形孔、三角形孔、圆环形孔、十字形孔、不规则形状孔、或其他形状的孔洞。
如图1F所示，对外露的该金属氧化物半导体层11进行表面处理，以令该金属氧化物半导体层11的外露表面的载子浓度增加，以使该金属氧化物半导体层11的表层构成高载子浓度子层111，其中，表面处理该金属氧化物半导体层11的方式可为包含光退火处理等各种可以提升半导体掺杂浓度的制造方法，例如氩气等离子、氧气等离子、氢气等离子、紫外光(UV)、或激光退火。
如图1G与图1G’所示，于外露的该金属氧化物半导体层11上形成源极金属层17与漏极金属层18，该图案化遮罩层13’是间隔设置于该源极金属层17与漏极金属层18之间，该源极金属层17与漏极金属层18还可延伸通过该金属氧化物半导体层11的侧壁，并延伸至该承载板10上，至此即完成本发明的顶闸极(top gate)型式的具有晶体管的半导体元件，也就是说，该图案化遮罩层13’是作为闸极使用。
本发明还揭露一种具有晶体管的半导体元件，包括：承载板10；金属氧化物半导体层11，设于该承载板10上；介电层12，设于该金属氧化物半导体层11上，该介电层12构成微纳米级线宽的图案，以外露部分该金属氧化物半导体层11，该金属氧化物半导体层11的外露表面的载子浓度大于该金属氧化物半导体层11内部的载子浓度；图案化遮罩层13’，设于该介电层12的顶面上；以及源极金属层17与漏极金属层18，设于外露的该金属氧化物半导体层11上。
依上述的结构，该承载板10的材料可为玻璃、塑胶或硅等，且该微纳米级线宽的图案为介电层开孔120，该介电层开孔120可为圆形 孔、矩形孔、三角形孔、圆环形孔、十字形孔、不规则形状孔、或其他形状的孔洞。
于本发明的具有晶体管的半导体元件中，该金属氧化物半导体层11的材料可为氧化锌(zinc oxide，ZnO)、氧化铟锌(indium zinc oxide，IZO)、或氧化铟镓锌(indium gallium zinc oxide，IGZO)，该金属氧化物半导体层11的材料较佳为非晶氧化铟镓锌(amorphous In-Ga-Zn-O，简称a-IGZO)等，该介电层12的材料可为聚(4-乙基苯酚)(poly-(4-vinylphenol)，简称PVP)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，简称PMMA)、或聚乙烯醇(Polyvinyl Alcohol，简称PVA)，但不限于此。该图案化遮罩层13’的材料可为金属材料、绝缘层材料，但不限于此。
又依前述的半导体元件，该图案化遮罩层13’是间隔设置于该源极金属层17与漏极金属层18之间，且该源极金属层17与漏极金属层18还可各自延伸通过该金属氧化物半导体层11的侧壁，并延伸至该承载板10上。
请参阅图2，其分别为现有与本发明的具有晶体管的半导体元件的漏极电流(I_D)对闸极电压(V_G)的关系图，其中，A是代表现有的具有晶体管的半导体元件，B是代表本发明的具有晶体管的半导体元件，现有的遮罩层未形成有多个圆形孔，而本发明的图案化遮罩层13’具有多个圆形孔，两者其余的参数均相同，该承载板10的材料为玻璃，该金属氧化物半导体层11的材料为50纳米厚的非晶型氧化铟镓锌(amorphous In-Ga-Zn-O，简称a-IGZO)，该介电层12的材料为420纳米厚的聚(4-乙基苯酚)(poly-(4-vinylphenol)，简称PVP)，该源极金属层17与漏极金属层18的材料为铝，该图案化遮罩层13’的材料为100纳米厚的铝。
承上述，从该实验中另计算出元件特性比较表如下：

由上可知，本发明的具有晶体管的半导体元件可大幅提升载子迁移率约17倍，且开关比也能维持在10⁶个数量级。
第二实施例
请参阅图3A至图3F，本发明的具有晶体管的半导体元件的制法的第二实施例的剖视图，其中，图3B’与图3C’为图3B与图3C的另一实施方式。
本实施例与前一实施例的主要差异在于前一实施例是先形成介电层12、再形成高载子浓度子层111，而本实施例是先形成高载子浓度子层111、再形成介电层12，详如下所述，且相同的构件将不再重复说明。
如图3A所示，提供一承载板10，并于该承载板10上形成金属氧化物半导体层11。
如图3B至图3D所示，于该金属氧化物半导体层11上形成阻层14，接着以微纳米压印模具15压印该阻层14以构成图案化阻层14’，且对外露的该金属氧化物半导体层11进行表面处理，以令该金属氧化物半导体层11的外露表面的载子浓度增加，使该金属氧化物半导体层11的表层构成具有微纳米级线宽的图案的高载子浓度子层111，最后，移除该图案化阻层14’。
或者，如图3B’、图3C’与图3D所示，于该金属氧化物半导体层11上涂布多个微纳米球16，并对外露的该金属氧化物半导体层11进行表面处理，以令该金属氧化物半导体层11的外露表面的载子浓度增加，使该金属氧化物半导体层11的表层构成具有微纳米级线宽的图案的高载子浓度子层111，最后，移除所述微纳米球16。
如图3E所示，于该金属氧化物半导体层11上形成介电层12，于该介电层12上形成闸极金属层19。
如图3F所示，于外露的该金属氧化物半导体层11上形成源极金属层17与漏极金属层18，该闸极金属层19是间隔设置于该源极金属层17与漏极金属层18之间，该源极金属层17与漏极金属层18还可延伸通过该金属氧化物半导体层11的侧壁，并延伸至该承载板10上，至此即完成本发明的顶闸极(top gate)型式的具有晶体管的半导体元件。
本发明还揭露另一种具有晶体管的半导体元件，包括：承载板10，该承载板10是单一材料层；金属氧化物半导体层11，设于该承载板10上，该金属氧化物半导体层11的表层具有微纳米级线宽的图案的高载子浓度子层111；以及源极金属层17与漏极金属层18，分设于该金属氧化物半导体层11两端的表面上。
于本发明的具有晶体管的半导体元件中，还包括介电层12与闸极金属层19，该介电层12设于该金属氧化物半导体层11上，该闸极金属层19设于该介电层12上。
依上述的具有晶体管的半导体元件，该闸极金属层19是间隔设置于该源极金属层17与漏极金属层18之间，且该源极金属层17与漏极金属层18还各自延伸通过该金属氧化物半导体层11的侧壁，并延伸至该承载板10上。
第三实施例
请参阅图4A与图4B，本发明的具有晶体管的半导体元件的第三实施例的剖视图，其中，图4B为图4A的另一实施方式。
如4A所示，对应至图1G，本实施例与第一实施例大致相同，其主要差异在于第一实施例是属于顶闸极型式，而本实施例属于底闸极(bottom gate)型式。
详而言之，本实施例的承载板10包括导电层101与其一侧上的绝缘层102，且该金属氧化物半导体层11设于该绝缘层102上，该导电层101可为经掺杂的半导体层，该导电层101的材料较佳为高度掺杂的P型半导体且最佳为高度掺杂的P型硅(P⁺-Si)，该绝缘层102的材料较佳为氮化硅(SiNx)，由于本实施例是以该导电层101作为闸极使用，因此该遮罩层13(或图案化遮罩层13’)的材料较佳为不导电的氧化硅(SiOx)。
如图4B所示，该承载板10还包括设于该导电层101另一侧上的基底层103，以使该导电层101设于该绝缘层102与该基底层103之间，此时，该绝缘层102的材料可为氮化硅(SiNx)、氧化硅(SiOx)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，简称PMMA)、或聚乙烯醇(Polyvinyl Alcohol，简称PVA)，但不限于此。该基底层103的材料可为玻璃、塑胶、或硅，该导电层101的材料可为金属(例如铝或金) 或一般透明电极(例如ITO或FTO)。
至于本实施例的制法基本上与第一实施例相同，故不在此赘述。第四实施例
请参阅图5A与图5B，本发明的具有晶体管的半导体元件的第四实施例的剖视图，其中，图5B图为图5A的另一实施方式。
如图5A所示，对应至图3F，本实施例与第二实施例大致相同，其主要差异在于第二实施例是属于顶闸极型式，而本实施例属于底闸极型式。
详而言之，本实施例的承载板10包括导电层101与其一侧上的绝缘层102，且该金属氧化物半导体层11设于该绝缘层102上，该导电层101可为经掺杂的半导体层，该导电层101的材料较佳为高度掺杂的P型半导体且最佳为高度掺杂的P型硅(P⁺-Si)，该绝缘层102的材料较佳为氮化硅(SiNx)，由于本实施例是以该导电层101作为闸极使用，因此不需设置该介电层12与闸极金属层19，甚至该图案化阻层14’或微纳米球16亦可保留在半导体元件上(未图示此情况)。
如图5B所示，该承载板10还包括设于该导电层101另一侧上的基底层103，以使该导电层101设于该绝缘层102与该基底层103之间，此时，该绝缘层102的材料可为氮化硅(SiNx)、氧化硅(SiOx)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，简称PMMA)、或聚乙烯醇(Polyvinyl Alcohol，简称PVA)，但不限于此。该基底层103的材料可为玻璃、塑胶、或硅，该导电层101的材料可为金属(例如铝或金)或一般透明电极(例如ITO或FTO)。
至于本实施例的制法基本上与第二实施例相同，故不在此赘述。
综上所述，本发明通过在晶体管的通道(channel)处(包含通道正面或背面)形成微米或纳米等级的图形掺杂(micro-patterned doping or nano-patterned doping，简称MPD or NPD)，使得通道区域中的导电率上升，造成有效载子迁移率有明显的提高，以增进对于周遭电路的电流驱动力；另外，本发明可应用在顶闸极型式或底闸极型式的晶体管上，且形成该图案化遮罩层的方式可使用微纳米压印技术或微纳米球涂布技术；此外，本发明的具有晶体管的半导体元件的源极与漏极可直接形成在高载子迁移率的通道上，这样不仅能够减少制造步骤，也 能降低成本，更能够降低接触电阻，形成欧姆接触，进而提高整体元件效能。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习本领域的技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求所列。