振荡器.pdf

本发明提供一种振荡器，在其密封部件上形成有布线图案，该布线图案使得与压电振动片电连接的一对电极垫和与所述压电振动片及集成电路元件电连接的多个连接垫之间导通，俯视时所述压电振动片和所述集成电路元件为并排配置。所述布线图案中包含有，使所述连接垫中的一个与所述振荡电路的交流输出端子之间导通的输出布线图案；和使所述连接垫中的一个与所述振荡电路的直流电源端子之间导通的电源布线图案。所述电极垫及所述连接垫形成于构成所述密封部件的基材的一主面上，并且，所述布线图案形成于构成所述密封部件的基材的至少一主面上，在所述一主面上，所述电极垫被配置在所述电源布线图案的附近，而不是所述输出布线图案的附近。

权利要求书一种振荡器，在密封部件上形成有布线图案，该布线图案使得与进行压电振动的压电振动片电连接的一对电极垫与多个连接垫之间导通，该多个连接垫与同所述压电振动片一起构成振荡电路的集成电路元件电连接，俯视时所述压电振动片和所述集成电路元件为并排配置，该振荡器的特征在于：
所述布线图案中至少包含有，使所述连接垫中的一个连接垫与所述振荡电路的交流输出端子之间导通的输出布线图案；和使所述连接垫中的一个连接垫与所述振荡电路的直流电源端子之间导通的电源布线图案，
所述电极垫和所述连接垫形成于构成所述密封部件的基材的一主面上，并且，所述布线图案形成于构成所述密封部件的基材的至少一主面上，
在所述一主面上，所述电极垫被配置在所述电源布线图案的附近，而不是所述输出布线图案的附近。
一种振荡器，在密封部件上形成有布线图案，该布线图案使得与进行压电振动的压电振动片电连接的一对电极垫与多个连接垫之间导通，该多个连接垫与同所述压电振动片一起构成振荡电路的集成电路元件电连接，该振荡器的特征在于：
所述布线图案中至少包含有，使所述连接垫中的一个连接垫与所述振荡电路的交流输出端子之间导通的输出布线图案；使所述连接垫中的一个连接垫与所述振荡电路的直流电源端子之间导通的电源布线图案；以及使所述连接垫中的一个连接垫与所述振荡电路的接地端子之间导通的接地布线图案，
所述电极垫和所述连接垫形成于构成所述密封部件的基材的一主面上，并且，所述布线图案形成于构成所述密封部件的基材的至少一主面上，
构成所述密封部件的基材的一主面上形成有所述多个连接垫，所述基材的另一主面上形成有所述接地端子，
在与所述另一主面上形成的所述接地端子对应的所述一主面侧的对应位置上，配置有与所述连接垫连接的所述集成电路元件的一部分。
如权利要求1或2所述的振荡器，其特征在于：
在构成所述密封部件的基材的一主面上形成有空腔，且设置有围绕该空腔的壁部，
所述空腔的底面被形成为大致矩形，且该底面为曲面，
以m＜n为条件，多个所述连接垫在所述空腔的底面上被配置成m×n的矩阵状，n的排列方向为所述空腔的长边方向。
如权利要求1至3中任一项所述的振荡器，其特征在于：
在所述电极垫上设置有突起部。
如权利要求1至4中任一项所述的振荡器，其特征在于：
在所述压电振动片上形成的一对激发电极处于与所述交流输出端子、所述直流电源端子、所述输出布线图案、及所述电源布线图案非相向的状态。
如权利要求5所述的振荡器，其特征在于：
沿着所述集成电路元件的侧面形成有与所述连接垫连接的所述布线图案。
如权利要求1至6中任一项所述的振荡器，其特征在于：
图像识别用的一对识别部作为电极形成于所述基材的一主面上。
如权利要求1至7中任一项所述的振荡器，其特征在于：
在所述基板的一主面上，形成有既用作压电振动片又用于图像识别的枕部。
如权利要求1至8中任一项所述的振荡器，其特征在于：
压电振动片的振动区域被多个密封部件气密性密封，
所述密封部件与所述集成电路元件之间的空隙在50μm以下，所述密封部件与所述压电振动片之间的空隙比所述密封部件与所述集成电路元件之间的空隙更宽。

说明书振荡器
技术领域
本发明涉及一种振荡器。
背景技术
在振荡器中，有对进行压电振动的压电振动片的振动区域进行气密性密封的振荡器，例如，晶体振荡器等。
晶体振荡器具有由陶瓷材料构成的箱状体的底座、和金属材料构成的实心板的盖组成的封装体。在该封装体的内部空间中，压电振动片及IC芯片被保持并接合在底座上。并且，由于底座与盖相接合，所以封装体的内部空间中的压电振动片和IC芯片被气密性密封(例如，参照专利文献1)。
专利文献1所公开的晶体振荡器中，采用了将用陶瓷材料一体地烧制成的两个箱状体叠层后得到的底座。并且，在底座中，一个箱状体中装载压电振动片，另一个箱状体中装载IC芯片。另外，在底座的背面(另一主面)上，沿该另一主面的外周形成有，与外部电路基板进行电连接的外部端子、用于测定和检查晶体谐振器的特性的检查端子。
目前，电子部件不断向小型化发展，晶体振荡器等振荡器趋向于低矮化。
然而，由于专利文献1中公开的底座是由两个箱状体叠层而形成的，所以采用专利文献1中公开的底座则难以实现晶体振荡器的低矮化。
【专利文献1】：日本特开2009‑246696号公报
发明内容
为了解决上述技术问题，本发明的目的在于，提供一种能够实现低矮化的振荡器。
为了达到上述目的，本发明所涉及的振荡器为，在密封部件上形成有布线图案，该布线图案使得与进行压电振动的压电振动片电连接的一对电极垫与多个连接垫之间导通，该多个连接垫与同所述压电振动片一起构成振荡电路的集成电路元件电连接，俯视时所述压电振动片和所述集成电路元件为并排配置，该振荡器的特征在于：所述布线图案中至少包含有，使所述连接垫中的一个连接垫与所述振荡电路的交流输出端子之间导通的输出布线图案；和使所述连接垫中的一个连接垫与所述振荡电路的直流电源端子之间导通的电源布线图案；所述电极垫及所述连接垫形成于构成所述密封部件的基材的一主面上，并且，所述布线图案形成于构成所述密封部件的基材的至少一主面上，在该一主面上，所述电极垫被配置在所述电源布线图案的附近，而不是所述输出布线图案的附近。
基于本发明，所述布线图案中至少包含有所述输出布线图案和所述电源布线图案，所述电极垫及所述连接垫形成于构成所述密封部件的基材的一主面上，且所述布线图案形成于构成所述密封部件的基材的至少一主面上，在该一主面上，所述电极垫被配置在所述电源布线图案的附近，而不是所述输出布线图案的附近，俯视时所述压电振动片和所述集成电路元件为并排配置，适于振荡器的低矮化，所以，能够顺应振荡器的低矮化。
另外，基于本发明，与压电振动片电连接的所述电极垫(具体而言是与所述电极垫电连接的压电振动片)离开流过交流电、高周波信号的所述输出布线图案，因而能够抑制所述输出布线图案所发生的无用辐射对与所述电极垫电连接的压电振动片产生的影响。特别是，流过所述输出布线图案的信号的强度(振幅)较大，而像本发明这样，使所述电极垫(具体而言是与所述电极垫电连接的压电振动片)离开所述输出布线图案，便能够抑制所述输出布线图案所发生的无用辐射(辐射噪音)对压电振动片产生的影响。
通常，在振荡器中，即使在流过所述输出布线图案的信号的频率与连接压电振动片的所述电极垫中流过的信号的频率相同的情况下，相位也会发生偏离，而且，会因信号波形不同而产生电位差，因此，这些不同点成为所述输出布线图案与所述电极垫之间相互作用而引起问题发生的原因。对此，基于本发明，对于所述电源布线图案和所述输出布线图案这两者，所述电极垫(具体而言是与所述电极垫电连接的压电振动片)离所述输出布线图案更远，因而能够避免所述相互作用所引起的问题。
另外，一般情况下，在振荡器的制造工序中，对压电振动片的两主面上形成的一对激发电极进行溅射、或用沉积法加重来进行压电振动片的频率调节。在调节该压电振动片的频率时，有时会出现因溅射而从激发电极上飞散出激发电极的碎片，或加重用的材料附着在流过交流电、高周波信号的所述输出布线图案上的情况。在此情况下，所述布线图案的表面电阻变低，布线图案上会发生短路等问题。对此，基于本发明，由于所述电极垫被配置在所述电源布线图案的附近，而不是所述输出布线图案的附近，因而，当压电振动片与所述电极垫电连接时，压电振动片在所述空腔的底面上与所述输出布线图案分离，并被配置在所述电源布线图案附近，所以不易发生上述问题。
另外，为了达到上述目的，本发明所涉及的振荡器为，在密封部件上形成有布线图案，该布线图案使得与进行压电振动的压电振动片电连接的一对电极垫与多个连接垫之间导通，该多个连接垫与同所述压电振动片一起构成振荡电路的集成电路元件电连接，该振荡器的特征在于：所述布线图案中至少包含有，使所述连接垫中的一个连接垫与所述振荡电路的交流输出端子之间导通的输出布线图案；使所述连接垫中的一个连接垫与所述振荡电路的直流电源端子之间导通的电源布线图案；以及使所述连接垫中的一个连接垫与所述振荡电路的接地端子之间导通的接地布线图案，所述电极垫和所述连接垫形成于构成所述密封部件的基材的一主面上，并且，所述布线图案形成于构成所述密封部件的基材的至少一主面上，构成所述密封部件的基材的一主面上形成有所述多个连接垫，所述基材的另一主面上形成有所述接地端子，在与所述另一主面上形成的所述接地端子对应的所述一主面侧的对应位置上，配置有与所述连接垫连接的所述集成电路元件的一部分。
基于本发明，在所述布线图案中至少包含有所述输出布线图案、所述电源布线图案、及所述接地布线图案，所述电极垫及所述连接垫形成于构成所述密封部件的基材的一主面上，并且，所述布线图案形成于构成所述密封部件的基材的至少一主面上，在构成所述密封部件的基材的一主面上形成有所述多个连接垫，所述基材的另一主面上形成有所述接地端子，在与所述另一主面上形成的所述接地端子对应的所述一主面侧的对应位置上配置了与所述连接垫连接的所述集成电路元件的一部分，所以有助于该振荡器的低矮化，并且，能够提高该振荡器的电学特性的稳定性。
换言之，基于本发明，在与所述另一主面上形成的所述接地端子对应的所述一主面的对应位置上配置有使所述接地端子导通的所述连接垫，所以能够缩短所述接地布线图案的长度，从而，能够改善依存于所述接地布线图案长度的、所述振荡器输出波形的变形(ringing)所产生的影响。
另外，由于采用了所述接地端子与连接于所述连接垫的所述集成电路元件之间隔着所述密封部件的基材而叠层的结构，所以，与所述连接垫电连接的集成电路元件所产生的辐射噪音能被所述接地端子抑制，从而能够获得防止EMI(Electromagnetic Interference，电磁波噪音)的效果。所述接地端子与所述集成电路元件之间的距离越短，即，所述密封部件的厚度越薄，上述效果越好，因而，本发明有益于该振荡器的低矮化。
在上述结构中，也可以是，构成所述密封部件的基材的一主面上设置了围绕所述空腔的壁部，所述空腔的底面被形成为大致矩形，且该底面为曲面，以m＜n为条件，多个所述连接垫在所述空腔的底面上被配置成m×n的矩阵状(行列)，n的排列方向(即列方向)为所述空腔的长边方向。
在具有上述构成的密封部件中，如果在所述连接垫上装载集成电路元件时通过FCB法进行超声波接合，则一边使所述行方向或列方向振动一边使集成电路元件与所述连接垫接合。另外，所述空腔的曲面为，短边方向的曲度比所述长边方向的曲度更大。因此，如果所述n的排列方向为所述空腔的短边方向，则利用FCB法在所述连接垫上装载集成电路元件时，会出现不是所有的所述连接垫上都连接着集成电路元件，而是对于一部分的所述连接垫而言集成电路元件处于浮着的状态的情况。
基于本结构，所述空腔的底面被形成为大致矩形，且该底面为曲面，多个所述连接垫在所述空腔的底面上被配置成m×n的矩阵状，所述n的排列方向为所述空腔的长边方向，所以，在利用FCB法在所述连接垫上装载集成电路元件时，所有的所述连接垫上连接有集成电路元件(集成电路元件上形成的金凸点等的端子)，能够防止此时对于一部分的所述连接垫而言集成电路元件(集成电路元件上形成的金凸点等的端子)处于浮着的状态的情况。另外，能够防止在利用FCB法在所述连接垫上装载集成电路元件时，所述连接垫与集成电路元件之间的接合不稳定的情况。
在所述结构中，也可以在所述电极垫上设置突起部。具体而言，也可以是，所述电极垫被成形为俯视时呈矩形的形状，在所述电极垫上沿着任意的边设置突起部。另外，也可以是，所述电极垫被成形为俯视时呈矩形的形状，在所述电极垫上沿着对角线设置突起部。另外，也可以在所述电极垫上设置俯视时呈L字形的突起部。
在此情况下，利用导电性接合材料将压电振动片连接在所述电极垫上时，所述突起部上的导电性接合材料积蓄在作为所述突起部与所述电极垫之间的边界的空间中，能够防止导电性接合材料越出所述电极垫的情况。其结果，能够防止导电性接合材料流到所述电极垫的近旁形成的其他所述电极垫及所述布线图案上，从而能够防止所述振荡器的电极短路。
在上述结构中，也可以是，在所述压电振动片上形成的一对激发电极处于与所述交流输出端子、所述直流电源端子、所述输出布线图案、及所述电源布线图案非相向的状态。
基于本发明，在所述压电振动片上形成的一对激发电极处于与所述交流输出端子、所述直流电源端子、所述输出布线图案、及所述电源布线图案非相向的状态。所以，不会出现与这些端子或图案发生电容结合的情况，能够防止在该振荡器中形成无用的电容的情况。另外，能够防止所述激发电极受到作为所述振荡电路的构成要素的所述交流输出端子及/或所述输出布线图案的谐波的影响而产生噪音的情况。
在上述结构中，也可以沿着所述集成电路元件的侧面形成与所述连接垫连接的所述布线图案。
在此情况下，由于沿着所述集成电路元件的侧面形成了与所述连接垫连接的所述布线图案，所以，利用在所述密封部件上装载了所述集成电路元件后的所述集成电路元件的侧面、及所述布线图案的位置，容易对所述连接垫进行所述集成电路元件的偏离的外观检查(尤其是由人进行的外观检查)，从而能够提高产量比(yield rate)。
在所述结构中，也可以是，图像识别用的一对识别部作为电极形成于所述基材的一主面上。
在此情况下，能够将所述识别部作为在该密封部件中装载压电振动片时的装载基准，来将压电振动片装载到该密封部件中。其结果，能够减低压电振动片在该密封部件中的装载偏离，从而达到改善产量比等提高生产性的目的。
在所述结构中，也可以在所述基板的一主面上形成既用作压电振动片又用于图像识别的枕部。
在此情况下，能够将所述枕部作为在该密封部件中装载压电振动片时的装载基准，来将压电振动片装载于该密封部件中。其结果，能够减低压电振动片在该密封部件中的装载偏离，从而达到改善产量比等提高生产性的目的。
在所述结构中，也可以是，压电振动片的振动区域被多个密封部件气密性密封，所述密封部件与所述集成电路元件之间的空隙在50μm以下，所述密封部件与所述压电振动片之间的空隙比所述密封部件与所述集成电路元件之间的空隙更宽。
在此情况下，由于所述密封部件与所述集成电路元件之间的空隙在50μm以下，所述密封部件与所述压电振动片之间的空隙比所述密封部件与所述集成电路元件之间的空隙更宽，所以所述集成电路元件成为防护壁能够防止所述密封部件与所述压电振动片相接触的情况。
发明的效果：基于本发明，能够实现振荡器的低矮化。
附图说明
图1是本实施方式(一)所涉及的晶体振荡器的示意侧视图。
图2是本实施方式(一)所涉及的装载了晶体谐振器和IC芯片的状态下的底座的示意俯视图。
图3是本实施方式(一)所涉及的底座的示意仰视图。
图4是本实施方式(一)所涉及的、示出电极的图案的底座(底部)的示意俯视图。
图5是其它的实施方式所涉及的电极垫的示意俯视图。
图6是其它的实施方式所涉及的电极垫的示意俯视图。
图7是其它的实施方式所涉及的电极垫的示意俯视图。
图8是其它的实施方式所涉及的、装载了晶体谐振器和IC芯片的状态下的底座的示意俯视图。
图9是其它的实施方式所涉及的、装载了晶体谐振器和IC芯片的状态下的底座的示意俯视图。
图10是本实施方式(二)所涉及的、示出了内部空间的晶体振荡器的示意侧视图。
图11是本实施方式(二)所涉及的、装载了晶体谐振器和IC芯片的状态下的底座的示意俯视图。
图12是本实施方式(二)所涉及的、示出了电极的图案的底座(底部)的示意俯视图。
图13是本实施方式(二)所涉及的底座的示意仰视图。
图14是本实施方式(三)所涉及的、示出了内部空间的晶体振荡器的示意侧视图。
图15是本实施方式(三)所涉及的、装载了晶体谐振器和IC芯片的状态下的底座的示意俯视图。
图16是本实施方式(三)所涉及的、示出了电极的图案的底座(底部)的示意俯视图。
图17是本实施方式(三)所涉及的底座的示意仰视图。
图18是其它的实施方式所涉及的、示出了电极的图案的底座(底部)的示意俯视图。
<附图标记说明>




具体实施方式
以下，参照附图，对本发明的实施方式进行说明。另外，在以下所示的各实施方式中，示出将晶体谐振器作为压电振动片用于本发明、将晶体振荡器作为压电振动器件用于本发明的情况。
<实施方式(一)>
如图1、2所示那样，在本实施方式所涉及的晶体振荡器1中设置有：进行压电振动的晶体谐振器2(压电振动片)；与晶体谐振器2一起构成振荡电路的单芯片集成电路元件即IC芯片3(集成电路元件)；用于装载和固定这些晶体谐振器2及IC芯片3、并对晶体谐振器2及IC芯片3进行气密性密封的底座4(密封部件)；以及与底座4对应地配置、用于对被底座4装载和固定的晶体谐振器2及IC芯片3进行气密性密封的盖6(密封部件)。
在该晶体振荡器1中，底座4和盖6构成封装体，底座4与盖6之间通过接合材料(省略图示)而接合在一起，形成被气密性密封的内部空间11。在该内部空间11中，IC芯片3与底座4之间通过导电性凸点71用FCB(Flip Chip Bonding)法而实现了机电性的超声波接合。另外，晶体谐振器2与底座4之间通过导电性接合材料72而实现了机电性的接合。另外，在本实施方式中，将金凸点等金属凸点用作导电性凸点71。另外，将硅酮(silicone)等导电性樹脂粘结剂或金等的金属凸点或镀凸点用于导电性接合材料72。另外，接合材料中使用了银蜡、镍镀、金与锡等的锡合金、玻璃材料等。
下面，结合图1～4，对晶体振荡器1的各结构进行说明。
晶体谐振器2由A T切石英晶体片的基板构成，其外形如图2所示那样，为两主面211、212大致形成为矩形的实心板长方体。
在该晶体谐振器2中，构成振动区域的振动部22、和与作为外部电极的底座4的电极垫511、512相接合的接合部23被一体地成形。振动部22和接合部23具有相同的厚度。另外，在本实施方式中，虽然振动部22和接合部23有相同的厚度，但不限于此，也可以使振动部22的厚度变薄来顺应高频化。
在该晶体谐振器2中形成有，进行激发的一对激发电极24；与底座4的电极垫511、512机电性地接合的一对端子电极25；以及将一对激发电极24引到一对端子电极25处的引出电极26。一对激发电极24通过引出电极26的引导而分别与一对端子电极25电连接。
一对激发电极24被形成为，与振动部22的两主面211、212的中间部分(俯视时)对应。这一对激发电极24例如由从基板侧按铬、金的顺序叠层而形成的铬‑金膜构成。
一对端子电极25被形成在接合部23的另一主面212上。一对端子电极25被形成在基板的长边方向的一侧边及其附近。这一对端子电极25例如与激发电极24一样，由从基板侧开始按铬、金的顺序叠层而形成的铬‑金膜构成。
一对引出电极26形成在振动部22及接合部23上，即，从振动部22跨越到接合部23，相互非对应(相向)地形成在晶体谐振器2的两主面211、212上。这些引出电极26例如与激发电极24一样，由从基板侧开始按铬、金的顺序叠层而形成的铬‑金膜构成。
底座4由矾土等陶瓷材料的基材构成，如图1～4所示那样，形成在由底部41、和沿底座4的一主面43的主面外周从底部41向上方延出的壁部42构成的箱状体上。该底座4是通过在陶瓷的实心板(与底部41对应)上，将多个陶瓷的环状板(与壁部42对应)和电极5(参照后述)的导电材料叠层后一体地烧制成凹状(从截面看到的形状)而形成的。
底座4的壁部42的顶面是与盖6接合的接合面，该接合面上设置有用于与盖6接合的第1接合层(省略图示)。第1接合层由多层的叠层结构组成，底座4的壁部42的顶面上依次叠层着由钨、钼构成的金属化层(省略图示)；由镍构成的镍膜；以及由金构成的金膜。金属化层是在将金属化材料印刷之后，进行陶瓷烧制时一体地形成的；镍膜和金膜是利用镀技术形成的。
在底座4的一主面43上，形成有被底部41和壁部42包围的俯视时为矩形的空腔44，空腔44的底面441上并排地装载着晶体谐振器2和IC芯片3。
另外，如图4所示那样，在底座4的壳体背面(另一主面45)的四个角落上分别形成着雉堞墙46。这些雉堞墙46是圆弧状的切缺(半圆弧状的凹部)，被形成为在壳体侧面47向上下方向(图1所示的底座4的高度方向，即X方向)延伸的状态。
另外，如图2～4所示那样，在底座4上形成有两个用于将晶体谐振器2的激发电极24从空腔44内导出到空腔44外的通孔48。在通孔48的内部填充有由铜或钨、钼等构成的传导材料481。
两个通孔48被形成为贯通底座4的两主面43、45。这些通孔48相对底座4的任一边都倾斜，被并排地配置在相对底座的短边方向(参照图4所示的线L1)倾斜了角度θ(5°～30°)的方向(参照图4所示的线L2)上，且被置于以另一主面45的中心点451为中心而点对称的位置上。另外，两个通孔48被形成在另一主面45的、与在一主面43上成形的壁部42对应的对应区域(以下，将该对应区域作为壁部对应区域491)以外的区域中。即，两个通孔48被形成在与一主面43上形成的空腔44的底面441对应的另一主面45的区域(以下，将该对应区域作为空腔对应区域492)中。
另外，如图2～4所示那样，作为底座4的电极5形成有，与各晶体谐振器2的激发电极24分别机电性地连接的一对电极垫511、512；与IC芯片3的端子31(金凸点等)电连接的连接垫521、522、523、524、525、526；利用焊料等导电性接合材料(省略图示)与外部电路基板(省略图示)等外部设备电连接的外部端子53；測定和检查晶体谐振器2的特性的检查端子541、542。另外，在本实施方式中，外部端子53中包含有，IC芯片3的交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534。
如图2所示那样，电极垫511、512形成在底座4的一主面43的空腔44的底面441上，且被配置在空腔44的底面441的、电源布线图案552(参照后述)及控制布线图案553(参照后述)的附近，而非输出布线图案551(参照后述)及接地布线图案554(参照后述)的附近。即，电极垫511、512离开输出布线图案551(参照后述)和接地布线图案554(参照后述)，并且，被配置于电源布线图案552(参照后述)和控制布线图案553(参照后述)的附近。另外，如图4所示那样，电极垫511、512分别成形为俯视时为矩形(本实施方式中是矩形)的形状，在电极垫511、512的短边附近，沿该短边方向设置有矩形突起部56。
另外，如图4所示那样，连接垫521、522、523、524、525、526呈矩阵状(3×2，m×n)地形成在底座4的一主面43的空腔44的底面441上。另外，n的排列方向(即列方向)为空腔44的长边方向。另外，连接垫521、522、523、524、525、526形成在与电极垫511、512处于同一平面的空腔44的底面441上。
另外，如图3所示那样，交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534形成在另一主面45的壁部对应区域491(另一主面45的外周)上，而且其中一部分被形成在另一主面45的空腔相向位置492(除去另一主面45的外周的中间位置)。具体而言，交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534形成在另一主面45的各个角落及雉堞墙46上。另外，在与另一主面45上形成的接地端子534的位置隔着基材(底座4)而对应的(相向)的一主面43的对应位置(相向位置)上，配置着使接地端子534导通的连接垫526。若在该连接垫526上配置IC芯片3(电连接)，则IC芯片3的一部分与接地端子534成为夹着底座4的基材而相向地叠层的状态。另外，在本实施方式中，虽然交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534的一部分形成在空腔相向位置492，但不局限于此，只要是形成在另一主面45的壁部对应区域491(另一主面45的外周)即可，也可以只形成在另一主面45的壁部对应区域491中。
另外，如图3所示那样，检查端子541、542只形成在另一主面45的空腔对应区域492(除去另一主面45的外周的中间区域)中。具体而言，检查端子541、542沿另一主面45的短边方向并排地形成在另一主面45的长边方向的中间位置上。另外，检查端子541、542下分别形成有通孔48。
具有上述结构的电极垫511、512；连接垫521、522；及检查端子541、542之间通过通孔48和布线图案55(参照后述的检查布线图案555、556)而实现电连接。连接垫523、524、525、526与交流输出端子531、直流电源端子532、直流控制端子533及接地端子534之间通过布线图案55(参照后述的输出布线图案551、电源布线图案552、控制布线图案553及接地布线图案554)而实现电连接。
如图4所示那样，布线图案55中包含有，使连接垫525与IC芯片3的交流输出端子531之间导通的输出布线图案551；使连接垫524与直流电源端子532之间导通的电源布线图案552；使连接垫523与直流控制端子533之间导通的控制布线图案553；使连接垫526与接地端子534之间导通的接地布线图案554；使连接垫521与检查端子542和电极垫511之间导通的检查布线图案555；以及使连接垫522与检查端子541和电极垫512之间导通的检查布线图案556，电极垫511、512与连接垫521、522、523、524、525、526之间为能够导通的状态。另外，在连接直流控制端子533和连接垫523的控制布线图案553上形成有与该布线图案55连续的晶体谐振器2用的枕部58。
另外，在将IC芯片3装载于底座4的状态下，沿着IC芯片3的侧面形成有与连接垫522、523、524、526连接的布线图案55。在本实施方式中，如图2所示那样，沿着IC芯片3的下侧面32形成有与连接垫526连接着的接地布线图案554；沿着IC芯片3的右侧面33形成有与连接垫524连接着的电源布线图案552；沿着IC芯片3的上侧面34形成有与连接垫522连接着的检查布线图案556；沿着IC芯片3的左侧面35形成有与连接垫523连接着的控制布线图案553。
另外，如图2～4所示那样，在晶体谐振器2上形成的一对激发电极24与交流输出端子531、直流电源端子532、直流控制端子533、接地端子534、输出布线图案551、电源布线图案552、控制布线图案553、及接地布线图案554之间隔着底座4的基材，处于非相向的非相向状态。
底座4的电极5是在将钨、钼等金属化材料印刷后与底座4一体地烧制而形成的。其中，电极垫511、512；连接垫521、522、523、524、525、526；交流输出端子531；直流电源端子532；直流控制端子533；接地端子534；检查端子541、542是通过在金属化层的上部形成镍镀，然后在其上部形成金镀而构成的。另外，作为此处所说的镀形成方法，有电解镀法或无电解镀法。
盖6是由金属材料成形的，如图1所示那样，被成形为长方体的实心板。该盖6的下方的面上形成有用于与底座4接合的银蜡等接合材料(省略图示)，第2接合层与底座4的壁部42的接合面相对应。该盖6通过缝焊而与底座4接合，盖6和底座4构成晶体振荡器1的封装体。
如图2所示那样，具有上述结构的晶体振荡器1中，在底座4的空腔44的底面441上配置有IC芯片3，IC芯片3通过导电性凸点71利用FCB法而与连接垫521、522、523、524、525、526之间实现机电性的超声波接合。另外，在底座4的空腔44的底面441上配置着晶体谐振器2，该晶体谐振器2处于与IC芯片3并排的状态，晶体谐振器2通过导电性接合材料72而与电极垫511、512之间机电性地接合。
并且，在同一平面的空腔44的底面441上装载有IC芯片3和晶体谐振器2的底座4上配置盖6，其后，在氮氛围下进行缝密封，使压缝滚(省略图示)沿着封装体(底座4、盖6)的俯视时为短边的边进行扫描，以使第1接合层和接合材料溶化，然后，使压缝滚(省略图示)沿着封装体(底座4、盖6)的俯视时为长边的边进行扫描，以使第1接合层和接合材料溶化。通过该缝密封，在盖6上形成的接合材料与底座4的第1接合层相接合，从而制成如图1所示那样对晶体谐振器2和IC芯片3进行了气密性密封的晶体振荡器1。在此制成的晶体振荡器1通过焊料等导电性接合材料而被装载于外部电路基板上。另外，在此制造的晶体振荡器1为，盖6与IC芯片3之间的空隙在50μm以下；盖6与晶体谐振器2之间的空隙比盖6与IC芯片3之间的空隙更宽。在本实施方式中，盖6与IC芯片3之间的空隙为50μm，盖6与晶体谐振器2之间的空隙为100μm。另外，从壁部对应区域491的平坦面至空腔对应区域492的曲面的顶点为止的X方向的高度尺寸约为30μm以下。
如上所述那样，基于本实施方式所涉及的晶体振荡器1和晶体振荡器1的底座4，由于晶体谐振器2和IC芯片3以非相向状态并排(俯视时)配置在空腔33的底面441上，所以能够顺应底座4的低矮化，也就是说，能够对应晶体振荡器1的低矮化。另外，由于底座4只由底部41和壁部42这两层构成，所以能够顺应晶体振荡器1的低矮化。
另外，基于本实施方式所涉及的晶体振荡器1及晶体振荡器1的底座4，在布线图案55中至少包含有输出布线图案551和电源布线图案552，电极垫511、512被配置在电源布线图案552的附近而不是输出布线图案551的附近。即，电极垫511、512离开空腔44的底面441的输出布线图案551，并且被配置在电源布线图案552的附近，所以，与晶体谐振器2电连接的电极垫511、512(具体而言是与电极垫511、512电连接的晶体谐振器2)离开流过交流电、高周波信号的输出布线图案551，能够抑制输出布线图案551所产生的无用辐射对晶体谐振器2带来的影响。尤其是，流过输出布线图案551的信号的强度(振幅)比较大，而通过使电极垫511、512(具体而言是与电极垫511、512电连接的晶体谐振器2)离开输出布线图案551，便能够抑制输出布线图案551所产生的无用辐射(辐射噪音)对晶体谐振器2带来的影响。
然而，在晶体振荡器1中，即使在流过输出布线图案551的信号的频率与流过与晶体谐振器2连接的电极垫511、512的信号的频率相同的情况下，相位也会偏离，而且因信号波形不同而会产生电位差，所以，这些不同之处会成为因输出布线图案551与电极垫511、512之间的相互作用而引起问题的原因。对此，基于本实施方式，与电源布线图案552相比，输出布线图案551离电极垫511、512(具体而言是与电极垫511、512电连接的晶体谐振器2)更远，所以能够抑制相互作用所引起的问题。
另外，通常，在晶体振荡器1的制造工序中，对晶体谐振器2的两主面211、212上形成的一对激发电极24进行溅射、用沉积法加重来进行晶体谐振器2的频率调节。在该晶体谐振器2的频率调节中，会出现因溅射而从激发电极24飞散出的激发电极24的碎片、加重用的材料附着在流过交流电和高周波信号的输出布线图案551上的情况。在此情况下，布线图案55的表面电阻降低，布线图案55上会发生短路等问题。对此，基于本实施方式，如图2、4所示那样，电极垫551、512被配置在电源布线图案552的附近，而不是输出布线图案551的附近。因此，当电极垫511、512与晶体谐振器2电连接时，晶体谐振器2在空腔44的底面441上与输出布线图案551分离，而且被配置于电源布线图案552的附近，所以不容易发生上述问题。
另外，基于本实施方式所涉及的晶体振荡器1，在布线图案55中至少包含输出布线图案551、电源布线图案552、及接地布线图案554，电极垫511、512及连接垫521、522、523、524、525、526形成于底座4的一主面43上，且布线图案55被形成于底座4的至少一主面43上，与在另一主面45上形成的接地端子534对应的一主面43侧的对应位置上配置了与使接地端子534导通的连接垫526连接的IC芯片3的一部分，所以，能够缩短接地布线图案554的长度，因而有助于晶体振荡器1的低矮化，并且能够使晶体振荡器1的电学特性稳定。
即，基于本实施方式，与在另一主面45上形成的接地端子534对应的一主面43侧的对应位置上配置有与使接地端子534导通的连接垫526连接的IC芯片3的一部分，所以能够缩短接地布线图案554的长度，其结果果，能够抑制依存于接地布线图案554长度的、晶体振荡器1的输出波形的变形所产生的影响。
另外，由于接地端子534和与连接垫526连接的IC芯片3之间隔着底座4的基材而叠层(相向)，所以，接地端子534和与连接垫526电连接的IC芯片3之间成为叠层状态。因此，能够获得利用接地端子534来抑制与连接垫526电连接的IC芯片3所产生的辐射噪音的EMI效果。而且，接地端子534与IC芯片3之间的距离越短，即，底座4的厚度越薄，上述效果越好。因而，本实施方式有助于晶体振荡器1的低矮化。
另外，用导电性接合材料72将晶体谐振器2连接到电极垫511、512上时，突起部56上的导电性接合材料72被收纳在作为突起部56与电极垫511、512之间的边界的空间中，所以能够防止导电性接合材料72从电极垫511、512溢出的情况。因而，能够防止导电性接合材料72流入电极垫511(512)的附近形成的其它电极垫512(511)或布线图案55(在本实施方式中是电源布线图案552)上的情况，从而能够防止晶体振荡器1的电极短路。
另外，基于本实施方式所涉及的晶体振荡器1，在晶体谐振器2上形成的一对激发电极24为与交流输出端子531、直流电源端子532、输出布线图案551、及电源布线图案552非相向的状态。因而，不会与这些端子或图案进行电容结合，能够防止在晶体振荡器1中形成无用的电容。另外，能够防止激发电极24受到作为振荡电路的构成要素的交流输出端子531或输出布线图案551的谐波的影响，而产生噪音的情况。另外，同样地，能够防止在构成振荡电路的其它直流电源端子532、直流控制端子533、接地端子534、电源布线图案552、及接地布线图案554中产生噪音的情况。
另外，沿着IC芯片3的侧面(参照图2所示的符号32、33、34、35)，形成了与连接垫522、523、524、526连接的布线图案55，所以，利用在底座4上装载了IC芯片3后的IC芯片3的侧面和布线图案55的位置，容易对IC芯片3相对连接垫522、523、524、526的偏离进行外观检查(尤其是人所进行的外观检查)，从而能够提高产量比。
另外，由于晶体谐振器2和IC芯片3在底座4上並列配置，所以与纵向配置结构(叠层配置结构)相比，与底座4之间的距离为，晶体谐振器2与底座4之间的距离等同于IC芯片3与底座4之间的距离。因此，来自外部的热量(例如经由底座4从装载基板传来的热量)同等地传递到晶体谐振器2和IC芯片3。特别是在底座4的同一厚度的基板上配置晶体谐振器2和IC芯片3为佳。另外，与纵向配置结构相比，晶体谐振器2离开IC芯片3，所以能够抑制振荡时的IC芯片3的热量传到晶体谐振器2上。本实施方式所涉及的晶体振荡器1不局限于SPXO，例如对TCXO也有效。
另外，在本实施方式中，盖6与IC芯片3之间的空隙为50μm，盖6与晶体谐振器2之间的空隙为100μm，所以即使在装载基板时等产生挤压振荡器的盖这样的力的情况下，IC芯片3也可以发挥支撑盖6的作用，从而能够防止盖6与晶体谐振器2相接的情况。
另外，本实施方式所涉及的晶体振荡器1中，在盖6变形的情况下，盖6会出现空腔44的中间附近的部分变凹那样的变形。即使出现这样的盖6的变形，由于与晶体谐振器2连接的电极垫511、512是形成在空腔44的外周附近(俯视时)而不是空腔44的中间附近，所以能够防止因晶体谐振器2或与晶体谐振器2接合的导电性接合材料72接触到盖6而发生不振荡的情况。
另外，在本实施方式中，采用晶体振荡器作为压电振动器件，但是材料不局限于水晶，只要是压电材料即可。另外，不局限于本实施方式所涉及的晶体振荡器，例如也可以是使用了表面声波元件的振荡器等。
另外，在本实施方式中，作为外部端子53，采用了包括IC芯片3的交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534的4端子结构，但不限于此，也可以采用取代直流控制端子533而形成了电压控制用端子的4端子结构。另外，也可以采用取代直流控制端子533而形成了假端子(不具备与外部连接的端子的功能)的4端子结构。另外，也可以采用至少形成了直流控制端子533、电压控制用端子及假端子之中的至少两个以上的5端子以上的结构。另外，也可以对外部端子53采用包含有作为追加端子的其它写入端子等的6端子以上的结构。
另外，在本实施方式中，两个通孔48形成在底座4上，但不限于此，通孔48的数目可以任意设定。
另外，在本实施方式中，由箱状体的底座4和实心板的盖6构成晶体振荡器1的封装体，但不限于此，也可以采用将底座4、晶体谐振器2及盖6叠层而得到的三明治结构来作为振荡器的封装体。
另外，在本实施方式中，将本发明应用于底座4，但不限于此，也可以将本发明应用于装载了晶体谐振器2和IC芯片3，并形成有布线图案55等的盖6。
另外，在本实施方式中，在底座4与盖6接合之前的盖6上形成了接合材料，但不限于此，也可以在底座4上形成接合材料。
另外，在本实施方式中，使振动部22和接合部23具有相同的厚度，但不限于此，也可以使振动部22的厚度变薄来顺应高频化。
另外，本实施方式中，在电极垫511、512上的短边附近沿该短边方向设置了突起部56，但不限于此，也可以在电极垫511、512的任一个边上，例如在长边附近沿该边方向设置突起部56。
另外，本实施方式中，在电极垫511、512上的短边附近沿该短边方向设置了突起部56，但不限于此，也可以如图5、6所示那样，在电极垫511、512上沿对角线设置突起部56。
另外，本实施方式中，在电极垫511、512上的短边附近，沿该短边方向设置了突起部56，但不限于此，也可以如图7所示那样，在电极垫511、512上设置俯视时为L字形的突起部56。
另外，基于本实施方式，在与另一主面45上形成的接地端子534相对应的一主面43的对应位置上，配置有使接地端子534导通的连接垫526，但不限于此，也可以如图8所示那样，在与另一主面45上形成的接地端子534相对应的一主面43的对应位置和与在另一主面45上形成的交流输出端子531相对应的一主面43的对应位置之间，配置使接地端子534及交流输出端子531导通的连接垫525、526。即使在这种情况下，也可以既缩短接地布线图案554的长度又缩短输出布线图案551的长度，其结果，能够抑制依存于接地布线图案554和输出布线图案551的长度的、晶体振荡器1的输出波形的变形所产生的影响。
另外，本实施方式中，如图4等所示那样，俯视底座4，则连接垫521、522、523、524、525、526呈矩阵状(3×2)地形成于底座4的一主面43的空腔44的底面441上，m的排列方向(即行方向)为空腔44的短边方向，但不限于此，也可以是以m＜n为条件，将多个连接垫呈m×n的矩阵状配置在空腔44的底面441上，将n的排列方向(即列方向)作为空腔44的长边方向。例如，也可以如图9所示那样，将IC芯片3相对于图1所示的形态转动90度那样配置在底座4上，与该IC芯片3在底座4上的配置相对应，连接垫521、522、523、524、525、526呈矩阵(2×3)状地被配置在空腔44的底面441上，n的排列方向为空腔44的长边方向。
在图9所示的实施方式的情况下，空腔44的底面441被形成为大致矩形，而且是曲面。俯视时，连接垫521、522、523、524、525、526呈矩阵状(2×3；m×n)地形成在空腔44的底面441上，n的排列方向为空腔44的长边方向，所以，利用FCB法将IC芯片3装载于连接垫521、522、523、524、525、526上时，所有的连接垫521、522、523、524、525、526上连接着IC芯片3(IC芯片3上形成的金凸点等的端子31)，从而能够防止此时IC芯片3(IC芯片3上形成的金凸点等的端子31)相对连接垫521、522、523、524、525、526浮着的情况。另外，在利用FCB法将IC芯片3装载于连接垫521、522、523、524、525、526上时，能够防止连接垫521、522、523、524、525、526与IC芯片3之间的接合变得不稳定的情况。
另外，在本实施方式中，盖6与IC芯片3之间的空隙为50μm，盖6与晶体谐振器2之间的空隙为100μm，但不限于此，只要盖6与IC芯片3之间的空隙在50μm以下，盖6与晶体谐振器2之间的空隙比盖6与IC芯片3之间的空隙更宽即可。因此，也可以采用盖6与IC芯片3之间无空隙(空隙为0μm)；盖6与晶体谐振器2之间有空隙的方式。例如，也可以是，面向底座4的盖6的下方的面为平坦面，该盖6的下方的面与IC芯片3的上方的面相接。另外，也可以是，盖6向底座4侧弯曲、盖6的下方的面为凸状而成形为曲面，该盖6的下方的面与IC芯片3的上方的面相接。在此情况下，IC芯片3的热量能够经由盖6而有效地释放到振荡器1的外部，从而有助于使振荡器1稳定动作，另外，还非常适于作为EMI对策。
<实施方式(二)>
下面，结合附图，对本实施方式(二)所涉及的晶体振荡器1进行说明。其中，本实施方式(二)所涉及的晶体振荡器1与上述实施方式(一)相比，底座4不同。但同一结构所产生的作用效果及变形例与上述实施方式(一)相同。因而，在本实施方式(二)中，对与上述实施方式(一)不同的底座4的结构进行说明，而省略对相同的结构的说明。
在底座4中，如图10～13所示那样，作为电极5形成有：与晶体谐振器2的激发电极24分别机电接合的一对电极垫511、512；与IC芯片3的端子31电连接的连接垫521、522、523、524、525、526；用焊料等导电性接合材料(省略图示)与外部的电路基板(省略图示)等外部器件电连接的外部端子53(交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534)；以及测定和检查晶体谐振器2的特性的检查端子541、542。
电极垫511、512和连接垫521、522、523、524、525、526被形成在为同一平面的底座4的一主面43(具体而言是底座4的底部41上)的空腔44的底面441上。
另外，交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534被形成在另一主面45的壁部对应区域491(另一主面45的外周)，同时，其一部分被形成在另一主面45的空腔相向位置492(除去另一主面45的外周的中间位置)上。具体而言，交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534被形成在另一主面45的各个角落部分及雉堞墙46上。另外，在本实施方式中，交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534的一部分被形成在空腔相向位置492上，但不限于此，只要是形成在另一主面45的壁部对应区域491(另一主面45的外周)即可，也可以只形成在另一主面45的壁部对应区域491。
另外，检查端子541、542只形成在另一主面45的空腔对应区域492(除去另一主面45的外周的中间区域)上，其形状如图13所示那样，俯视时是圆形。具体而言，检查端子541、542沿着另一主面45的短边方向并排地形成在另一主面45的长边方向的中间位置上。另外，在检查端子541、542之下分别形成有通孔48，通孔48被配置在偏离检查端子541、542的中心的位置上。另外，设置了覆盖这些检查端子541、542的、由防护材料等绝缘材料构成的绝缘部81。通过该绝缘部81，能够防止在晶体振荡器1被制成后检查端子541、542外露、以及检查端子541、542与其它的电子设备等端子接触的情况。另外，没有必要如后述的实施方式(三)那样将底座4形成为凹状(凹部82)(参照图14)，底座4的强度也不会变低，而且还能防止检查端子541、542与其它的电子设备等端子接触。另外，绝缘部81不局限于本实施方式，只要是能覆盖检查端子541、542，材料、形状可任意设定。
另外，如图12所示那样，布线图案55包含有：使连接垫525与IC芯片3的交流输出端子531之间导通的输出布线图案551；使连接垫524与直流电源端子532之间导通的电源布线图案552；使连接垫523与直流控制端子533之间导通的控制布线图案553；使连接垫526与接地端子534之间导通的接地布线图案554；使连接垫521与检查端子542及电极垫511之间导通的检查布线图案555；以及使连接垫522与检查端子541及电极垫512之间导通的检查布线图案556，电极垫511、512与连接垫521、522、523、524、525、526之间为能够导通的状态。另外，在本实施方式中，与上述实施方式(一)不同，在连接直流控制端子533和连接垫523的控制布线图案553上，未形成与该控制布线图案553连续的晶体谐振器2用的枕部58，而是离开控制布线图案553一定距离那样在底座4上形成枕部58。
具有上述结构的电极垫511、512；连接垫521、522；以及检查端子541、542之间借助于通孔48和布线图案55(检查布线图案555、556)而实现电连接，连接垫523、524、525、526与交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534之间通过布线图案55(输出布线图案551、电源布线图案552、控制布线图案553、及接地布线图案554)而实现电连接。
另外，电极5中，在连接直流控制端子533(外部端子)和连接垫523的控制布线图案553、以及连接直流电源端子532(外部端子)和连接垫524的电源布线图案552上，形成了在晶体振荡器1的制造过程中用于图像识别的一对识别部57。这些识别部57的一部分如图11、12所示那样，沿着底座4的短边方向形成，并露出到空腔44中。将这些识别部57作为在底座4上装载晶体谐振器2、IC芯片3时的装载基准，能够将晶体谐振器2、IC芯片3正确地装载在底座4上。其结果，能够减少晶体谐振器2、IC芯片3在底座4上的装载偏差，达到改善产量比等提高生产性的目的。另外，识别部57不局限于本实施方式，只要是构成为成对的形状，也可以采用其它形状。
另外，沿着连接直流控制端子533和连接垫523的控制布线图案553，且离开该控制布线图案553一定距离那样设置了晶体谐振器2用的枕部58。该枕部58与控制布线图案553一起被形成，也发挥与上述识别部57相同的识别作用。有关该识别作用，枕部58的一边缘581和电极垫511的边缘5111、及枕部58的另一边缘582和电极垫512的边缘5121沿着底座4的短边方向形成，将这些枕部58和电极垫511、512作为在底座4上装载晶体谐振器2、IC芯片3时的装载基准，能够将晶体谐振器2、IC芯片3正确地装载于底座4。其结果，能够减少晶体谐振器2、IC芯片3在底座4上的装载偏差，达到改善产量比等提高生产性的目的。
<实施方式(三)>
下面，结合附图，对本实施方式(三)所涉及的晶体振荡器1进行说明。其中，本实施方式(三)所涉及的晶体振荡器1与上述实施方式(一)相比，底座4不同。但相同结构所产生的作用效果及变性例与上述实施方式(一)相同。所以，在本实施方式(三)中，对与上述实施方式(一)不同的底座4的结构进行说明，而省略对相同的结构的说明。
在底座4中，如图14～17所示那样，作为电极5形成有：与晶体谐振器2的激发电极24分别机电性地接合的一对电极垫511、512；与IC芯片3的端子31电连接的连接垫521、522、523、524、525、526；用焊料等导电性接合材料(省略图示)与外部的电路基板(省略图示)等外部设备电连接的交流输出端子531、直流电源端子532、直流控制端子533及接地端子534；以及测定和检查晶体谐振器2的特性的检查端子541、542。
电极垫511、512和连接垫521、522、523、524、525、526被形成于为同一平面的底座4的一主面43(具体而言是底座4的底部41上)的空腔44的底面441上。
另外，交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534被形成在另一主面45的壁部对应区域491(另一主面45的外周)上，同时，其一部分被形成在另一主面45的空腔相向位置492(除去另一主面45的外周的中央位置)上。具体而言，交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534被形成在另一主面45的各个角落部分及雉堞墙46上。另外，在本实施方式中，交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534的一部分被形成在空腔相向位置492上，但不限于此，只要是形成在另一主面45的壁部对应区域491(另一主面45的外周)即可，也可以只形成在另一主面45的壁部对应区域491。
另外，检查端子541、542只形成在另一主面45的空腔对应区域492(除去另一主面45的外周的中间区域)，其形状如图17所示那样，俯视时为圆形。具体而言，检查端子541、542沿着另一主面45的短边方向并排地形成在另一主面45的长边方向的中间位置上。另外，检查端子541、542之下分别形成有通孔48，通孔48被配置在偏离检查端子541、542的中心的位置上。另外，这些检查端子541、542被形成在底座4的另一主面45上形成的凹部82内。由于该凹部82，在晶体振荡器1被制成后，相对于交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534，检查端子541、542能被配置于X方向的上方，能够防止当交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534连接着其它的电子设备等端子时，检查端子541、542与其它的电子设备等端子接触的情况。另外，基于本实施方式(三)，不需要进行上述实施方式(二)中进行的防护层处理(参照图10)。因此，与上述实施方式(二)相比，能够削减防护层处理的工序，以低价格获得同样的效果。另外，凹部82不为本实施方式所限定，只要是能将检查端子541、542配置在凹部82内，可以是任何形状。
另外，如图16所示那样，布线图案55包含有：使连接垫525与IC芯片3的交流输出端子531之间导通的输出布线图案551；使连接垫524与直流电源端子532之间导通的电源布线图案552；使连接垫523与直流控制端子533之间导通的控制布线图案553；使连接垫526与接地端子534之间导通的接地布线图案554；使连接垫521与检查端子542及电极垫511之间导通的检查布线图案555；以及使连接垫522与检查端子541及电极垫512之间导通的检查布线图案556，电极垫511、512与连接垫521、522、523、524、525、526之间为能够导通的状态。
具有上述结构的电极垫511、512；连接垫521、522；及检查端子541、542借助于通孔48及布线图案55(检查布线图案555、556)而实现电连接，连接垫523、524、525、526与交流输出端子531、直流电源端子532、直流控制端子533、及接地端子534之间通过布线图案55(输出布线图案551、电源布线图案552、控制布线图案553、及接地布线图案554)而实现电连接。
另外，电极5中，在连接直流控制端子533(外部端子)和连接垫523的控制布线图案553、以及连接直流电源端子532(外部端子)和连接垫524的电源布线图案552上，形成了在晶体振荡器1的制造过程中用于图像识别的一对识别部57。这些识别部57的一部分如图15、16所示那样，沿着底座4的短边方向形成，并露出到空腔44中。将这些识别部57作为在底座4上装载晶体谐振器2、IC芯片3时的装载基准，能够将晶体谐振器2、IC芯片3正确地装载在底座4上。其结果，能够减少晶体谐振器2、IC芯片3在底座4上的装载偏离，达到改善产量比等提高生产性的目的。另外，识别部57不为本实施方式所限定，只要是成对的形状，也可以采用其它形状。
另外，在本实施方式中，与上述实施方式(一)不同，在连接直流控制端子533和连接垫523的控制布线图案553上形成有与该控制布线图案553连续的两个晶体谐振器2用的枕部58、59。这些枕部58、59与控制布线图案553一起被形成，发挥与上述识别部57相同的识别作用。有关该识别的作用，一方的枕部58的边缘(另一边缘582)和电极垫511的边缘5111沿着底座4的短边方向形成，另一方的枕部59的边缘591和电极垫512的边缘5121沿着底座4的短边方向形成，将这些枕部58、59和电极垫511、512作为在底座4上装载晶体谐振器2、IC芯片3时的装载基准，能够将晶体谐振器2、IC芯片3正确地装载在底座4上。其结果，能够减少晶体谐振器2、IC芯片3在底座4上的装载偏离，达到改善产量比等提高生产性的目的。
此外，有关图16所示的两个枕部58、59，也可以(但不限于此)如图18所示那样，沿着连接交流输出端子531和连接垫523的控制布线图案553，且离开该控制布线图案553一定距离那样形成两个晶体谐振器2用的枕部58、59。在此情况下也具有与图16所示的枕部58、59相同的效果。另外，基于该图18所示的结构，由于沿着连接直流控制端子533和连接垫523的控制布线图案553，并且，离开该控制布线图案553一定距离那样形成了两个晶体谐振器2用的枕部58、59，所以，能够将晶体谐振器2固定在与控制布线图案553分离的位置，从而能够防止布线图案553与激发电极24之间的短路。
另外，本发明可以在不超越其构思或主要特征的范围内用其它各种各样的方式来实施。因此，上述实施方式只不过是各方面的示例而已，不能将其作为限定来解释。本发明的范围是权利要求书所表达的范围，不受说明书明本文的任何限定。而且，属于本权利要求书的同等范围内的变形或变更也在本发明的范围之内。
另外，本申请要求基于2010年6月11日向日本提出了申请的特愿2010‑134302号的优先权。因而，其所有内容被导入本申请。
工业实用性
本发明能够应用于晶体振荡器等压电振动器件。