提高跳频设备密钥量和缩短频率跳转建立时间的方法.pdf

提高跳频系统密钥量和缩短频率跳转建立时间的方法为：a.首先根据设备的实际要求确定鉴相频率下限；b.由嵌入式微处理器随机选择n个鉴相频率，嵌入式微处理器控制跳频图案产生器产生伪随机的跳频图案；c.对每个鉴相频率设计等间隔跳频排列表，然后将n个等间隔跳频排列表组合成一个非等间隔排列表，形成全部可供选用载频表；d.从全部可供选用载频表中抽取一组频率，并与鉴相频率下限比较，由此生成当前选用载频表；e.由伪随机跳频图案产生器和当前选用载频表共同确定产生伪随机非等间隔跳频序列表，嵌入式微处理器根据当前选用载频表的内容选择合适的频率合成器控制参数；f.控制变频参考源锁相环频率合成器的程序分频比N和参考分比Ro；g.最后，由频率合成器输出符合要求的伪随机非等间隔跳频信号。

1、  一种提高跳频系统密钥量和缩短频率跳转建立时间的方法，其特征在于该方法为：
a、首先根据设备的实际要求，确定鉴相频率下限；
b、由嵌入式微处理器随机选择n个鉴相频率，这些鉴相频率都可以取较大的值，且都大于鉴相频率下限，嵌入式微处理器控制跳频图案产生器产生伪随机的跳频图案；
c、对每个鉴相频率设计等间隔跳频排列表，然后将n个等间隔跳频排列表组合成一个非等间隔排列表，形成全部可供选用载频表；
d、从全部可供选用载频表中抽取一组频率，并与鉴相频率下限比较，保证其中每个频率值所对应的鉴相频率都大于下限值，由此生成当前选用载频表；
e、当以上的步骤“d”比较的结果满足“每个频率值对应的鉴相频率都大于下限值”时，由伪随机跳频图案产生器和当前选用载频表共同确定产生伪随机非等间隔跳频序列表；嵌入式微处理器根据当前选用载频表的内容选择合适的频率合成器控制参数；否则，返回步骤“d”，重新从全部可供选用载频表中抽取一组频率，并与鉴相频率下限比较；
f、控制变频参考源锁相环频率合成器的程序分频比N和参考分比R_o；
g、最后，由频率合成器输出符合要求的伪随机非等间隔跳频信号。

2、  根据权利要求1所述的提高跳频系统密钥量和缩短频率跳转建立时间的方法，其特征在于所述跳频系统的跳频方法为：变频参考源锁相环频率合成器(5)根据当前选用载频表(2)提供的最佳选用载频数值，合成输出所需要的系统载频；当前选用载频表(2)中的内容是由嵌入式微处理器(4)根据可供选用载频表(1)中的内容，通过特定的非等间隔算法选择出来的局部最佳载频表，并送至跳频图案产生器(3)，将跳频图案映射成当前选用载频表；可供选用载频表(1)中储存着变频参考源锁相环频率合成器(5)在系统给定频段内可以产生的全部频率值，根据跳频系统的实际需求，嵌入式微处理器(4)可从此频率表中抽取出一组频率值，并将其储存到当前选用频率表(2)中，以供跳频图案产生器(3)进行映射和选用。嵌入式微处理器(4)则将跳频图案产生器(3)在当前选用频率表(2)中所选中的跳频系统当前载频数值送到变频参考源锁相环频率合成器(5)，以产生相应频率的载频信号输出。

提高跳频设备密钥量和缩短频率跳转建立时间的方法
                            技术领域
本发明是一种在通信设备上实现非等间隔跳频的新方法，可提高跳频设备的保密性，缩短频率跳转时的建立时间，从而提高跳频速率或信息传输速率，属于无线通信的技术领域。
                            背景技术
跳频扩展频谱通信具有保密、抗截获性能好、抗干扰能力强、频谱利用率高和设备相对简单等特点，在军用和商用领域都显示出巨大的优越性。随着各国对ISM(工业，科学，医疗)频段的开放，跳频技术得到越来越多的应用，在Bluetooth、IEEE802.11、IEEE802.15、HomeRF等系统中都把它作为核心技术。
在跳频设备的诸多性能中，人们最为关注的是其保密性和信息传输速率，而这两者在跳频系统中又是紧密关联的。跳频设备的保密性由系统可用的密钥量来衡量，而密钥量与系统可用的跳变载频数量成正比。密钥量越大，保密性越高。跳频设备的信息传输速率则与系统的跳频速率有关，跳频速率越高，信息传输率也越大。
通常，为了适应高速数据传输并提高系统的保密性，要求跳频系统具有较高的跳频速率及较短的稳定频率建立时间。跳频速率主要取决于对跳频系统中频率合成器的选择，这是系统设计的关键问题。为了降低设备成本，最常用的跳频实现办法是使用锁相环频率合成器，而制约信息传输速率提高的瓶颈主要是频率合成器的建立时间。频率合成器的建立时间所占比例较大的状况在不少应用场合是容许的，但在一些保密性高和宽带高速应用场合则远远不能满足要求。例如，如果某系统要求扩展频谱的射频带宽应达到1000MHz，若采用常规的跳频系统来实现，假设跳频频率的间隔是25kHz，则要求频率合成器输出的跳频频率数就是4万个。制作跳频带宽为1000MHz这样的带宽和4万个输出频率的跳频器在技术上无疑是极其困难的。针对这一瓶颈，目前一些文献也提出了相应的应对方法，例如采用直接序列扩频与跳频混合扩频方案来降低各部件的技术难度。这种方法不但大大增加了设备的复杂性，而且两种扩频技术共存于同一设备在许多应用场合是不适宜的。另外一种常用的解决方法是采用高性能的直接数字频率合成器，这种方式虽然能够改善跳频设备的频率转换时间并提高频率分辨率，但是这种方法往往会带来较大的杂散噪声，而且通常会大大增加设备的成本，在一些要求低成本的应用场合如信息家电、嵌入式产品等，这种方法的弊端就更为明显。
因此，如何克服传统跳频设备可用跳频载频数和频率转换时间之间的矛盾。在有限的频率带宽里，尽量多地插入跳频点数，同时仍然保持较短的频率转换建立时间，是提高整个跳频系统的密钥量和数据传输率的关键所在。
                          发明内容
技术问题：本发明的目的是给出一种提高跳频系统密钥量和缩短频率跳转建立时间的方法，以提高跳频系统的绝对密钥量和缩短锁相环频率合成器的建立时间，从而提高跳频系统的安全性、保密性和信息传输速率。
技术方案：本发明设计一种新的跳频方法，在跳频设备中增加一个可供选用载频表和一个当前选用载频表，采用非等间隔跳频方法，以动态和局部的方式增加可供选用的跳频点数，可从根本上解决通信频率带宽受限时绝对密钥量过低的这一问题。它可以在有限的频率带宽内，在不影响通信的数据传输速率的前提下，局部增加跳频点的密度，以提高跳频系统的密钥量，同时提高跳频速率，从而提高跳频系统的保密性。同时，与传统方式相比较，本发明未在硬件上作大的改动，主要是采用软件的方式改善设备的性能，大大降低了成本，尤其适用于信息家电等对设备成本较为敏感的场合。
本发明地实现方法为：
a、首先根据设备的实际要求，确定鉴相频率下限；
b、由嵌入式微处理器随机选择n个鉴相频率，这些鉴相频率都可以取较大的值，且都大于鉴相频率下限，以保证较短的频率跳转建立时间。在较高鉴相频率条件下实现较小的频率间隔的任务则由后续步骤完成，以保证可用跳频数量的增加，从而提高密钥量。同时，嵌入式微处理器控制跳频图案产生器产生伪随机的跳频图案；
c、对每个鉴相频率设计等间隔跳频排列表，如图4所示，然后将n个等间隔跳频排列表重新排列，组合成一个非等间隔排列表，形成全部可供选用载频表，如图5所示，从此表中可以看出，频率点是非等间隔分布的，且频率间隔较小，可用频率点大大增加：
d、从全部可供选用载频表中抽取一组频率，并与鉴相频率下限比较，保证其中每个频率值对应的鉴相频率都大于下限值，由此生成当前选用载频表：
e、以上的步骤“d”比较的结果满足“每个频率值对应的鉴相频率都大于下限值”时，由伪随机跳频图案产生器和当前选用载频表共同确定产生伪随机非等间隔跳频序列表，此表的频率排列是随机的，无规律可循，因此提高了设备的保密性；嵌入式微处理器根据当前选用载频表的内容选择合适的频率合成器控制参数；否则，返回步骤“d”，重新从全部可供选用载频表中抽取一组频率，并与鉴相频率下限比较：
f、嵌入式微处理器根据当前选用载频表的内容选择合适的频率合成器控制参数，和“e”中产生的跳频序列表共同控制变频参考源锁相环频率合成器的程序分频比N和参考分比R；
g、最后，由频率合成器输出符合要求的伪随机非等间隔跳频信号。
具体的跳频方法如下：在图2中，变频参考源锁相环频率合成器根据当前选用载频表提供的最佳选用载频数值，合成输出所需要的系统载频；当前选用载频表中的内容是由嵌入式微处理器根据可供选用载频表中的内容，通过特定的非等间隔算法选择出来的局部最佳载频表，并送至跳频图案产生器，将跳频图案映射成当前选用载频表；可供选用载频表中储存着变频参考源锁相环频率合成器在系统给定频段内可以产生的全部频率值，根据跳频系统的实际需求，嵌入式微处理器可从此频率表中抽取出一组频率值，并将其储存到当前选用频率表中，以供跳频图案产生器进行映射和选用。嵌入式微处理器则将跳频图案产生器在当前选用频率表中所选中的频率值(跳频系统当前载频数值)送到变频参考源锁相环频率合成器，以产生相应频率的载频输出信号。
变频参考源锁相环频率合成器如图3所示，其中的压控振荡器55的输出频率可以表示为：
f_OUT＝N×f_PD＝N×(f_REF/R)
式中f_PD为鉴相器53的鉴相频率，f_REF为可变频率参考源51输出的参考频率，N和R分别是程序分频器56和参考分频器52的分频比，均为整数，由嵌入式微处理器4来设置。
对于传统等间隔跳频系统来说，参考频率f_REF和参考分频比R通常是固定的，而随着程序分频比N的增加，输出频率恰好是以鉴相频率f_PD为步进等间隔递增的，其相邻载频的间隔f_span恰好都等于鉴相频率f_PD，即f_span＝f_PD。
本发明提出的跳频方法则打破了这一规律，不仅采用可变参考源频率f_REF，而且同时改变参考分频比R和程序分频比N，使得其输出各频点的位置不再是均匀分布的，而是非等间隔的，而且相邻载频的间隔f_span不再等于鉴相频率f_PD，而是可以远远小于鉴相频率f_PD。
当参考源频率f_REF和参考分频比R改变时，鉴相频率都会跟着相应地变化，而对于每一个鉴相频率f_PD，则会有一组等间隔的输出频率f_OUT及相应的程序分频比N与其对应。对于其中第i个鉴相频率f_PDi的第j个N及第j个输出频率f_OUT可以表示为：f_OUTij＝N_ij×f_PDi。图4给出了鉴相频率分别为f_PD1、f_PD2……f_PDi情况时，所对应的输出频率点的位置分布图，图中的所有频点则构成本发明的一个载频总集合{f_c}。
对于给定的工作频段[f_L，f_H]，载频总集合{f_c}中频率落在此频段内的所有载频共同组成一个新集合{f_c1，f_c2，…，f_c，j-1，f_c，j，f_c，j+1，…，f_c，N-1，f_c，N}，其全部频率值共同组成本发明图1中的可供选用载频表1，其在频率轴上的位置排列关系列于图5，可见各相邻载频之间是非等间隔的，而且任意相邻两个频率之间的间隔f_span都小于任何一个鉴相频率f_PDi，因此本发明跳频方法可在保证低频率间隔的同时提高鉴相频率，这可有效地缩短锁相环频率合成的器建立时间。
通常，为保证输出载频f_c的频谱纯度，必须提高图3中低通滤波器54对鉴相频率f_PD的抑制度，故低通滤波器54的通频带宽要远低于鉴相频率f_PD。但低通滤波器54的通频带越小，锁相环频率锁定过程中的捕捉时间就越长，相应的锁相环频率合成器建立时间就越长，从而阻碍系统跳频速率的提高，降低整个跳频系统的搞干扰性能。
为此，嵌入式微处理器4则可根据跳频系统对锁相建立时间的实际要求。确定鉴相频率的下限f_PDmin，然后从图5即可供选用载频表1中抽取出一组频率值，并保证与每一个频率值相对应的鉴相频率都大于f_PDmin，最后将其储存到当前选用频率表2中，以供跳频图案产生器3进行映射和选用，从而保证系统跳频速率的提高。
此外，为衡量跳频方法的保密性能，本发明提出绝对密钥量的衡量方法，设跳频系统所有可使用的载频数目为N，称确定其载频集合{f₁，f₂，…，f_i-1，f_i，f_i+1，…，f_N-1，f_N}全部元素所需要的信息量为该跳频系统的绝对密钥量，用E_a表示。
对于等间隔跳频系统，截获者要想获得该系统的绝对密钥量，只需要知道载频总数N、任意相邻的两个载频之间的频率间隔即可，其绝对密钥量为：
E_a1＝2log₂N(bit)
而对于本发明的非等间隔跳频，截获者要想获得该系统的绝对密钥量，必须知道所有的载频即载频集合的全部元素，其绝对密钥量为：
E_a2＝Nlog₂N(bit)
由此可见，本发明跳频方法大大地提高跳频系统的绝对密钥量，对于同样的载频总数N，本发明的非等间隔跳频系统的绝对密钥量将远大于等间隔情况。由于等间隔跳频载频集合的元素是在频率轴上等间隔地离散分布的，而本发明非等间隔跳频载频集合的元素在频率轴上是接近于连续分布的，因此在实际应用中非等间隔跳频系统的绝对密钥量将更大。
跳频图案产生器3的功能主要是产生伪随机序列，并根据该伪随机序列在当前选用频率表2中选用频率，力求使整个系统载频的跳变无规律可寻，以保证系统的保密性。
为衡量跳频的保密性能，并对绝对密钥量衡量方法相对应，本发明又提出相对密钥量的衡量方法：设跳频系统所有可使用的载频数目即本发明中可供选用载频表1中的频率数目为N，实际通信时使用即当前选用频率表2中的载频个数为K，称确定K个载频的跳变规律所需要的信息量为该跳频系统的相对密钥量，用E_r表示。由于跳频图案仅取决于伪随机码的产生方法，因此等间隔与非等间隔跳频对相对密钥量没有直接的影响。
对于二进制而言，假设需用i-bit来确定跳频图案，则根据定义2，其相对密钥量为：
E_r＝2ⁱlog₂2ⁱ＝i-2ⁱ(bit)
可见跳频系统的相对密钥量远远大于其绝对密钥量。只有绝对密钥量和相对密钥量两者都足够大时，跳频系统才可以说是安全、保密的。本发明虽然不直接影响相对密钥量，但其在提高绝对密钥量的同时，就保证了更高的相对密钥量，从而保证了跳频系统的安全性和保密性。
有益效果：本发明提出的跳频方法大大提高了跳频系统的保密性能，其绝对密钥量远远大于等间隔跳频系统。此外，跳频系统的最小频率间隔越小，本跳频方法的绝对密钥量就越高。
本发明具有如下优点：
1.程序分频比N不需要很大范围地变化就可以满足频率合成器输出频率范围的要求，这既降低了锁相环中低通滤波器的设计难度，又在一定程度上改善了输出频率的相位噪声。性能改善的原因在于采用非等间隔算法，嵌入式处理器经过预先进行的优选算法找到局部最优的程序分频比N和参考分频比R值。本发明与传统方法的N、R值随系统输出载频变化关系图5所示。显然，本发明大大缩小的N值的变化范围。
2.提高了跳频系统的保密性能，其绝对密钥量远远大于等间隔跳频系统。此外，跳频系统的最小频率间隔越小，本跳频方法的绝对密钥量就越高。
3.可有效地解决传统等间隔跳频系统在频带受限时，减少跳频系统频率步进与提高跳频速率之间的矛盾，在保证跳频点频率步进精细的同时，不仅不降低、反而还提高了跳频速率，提高了系统的抗干扰性能。
                         附图说明
图1是提高跳频系统绝对密钥量和缩短频率跳转建立时间的方法框图。
图2是提高跳频系统绝对密钥量和缩短频率跳转建立时间的跳频方法框图。其中有可供选用载频表1、当前可用载频表2、跳频图案产生器3、嵌入式微处理器4和变频参考源锁相环频率合成器。
图3是变频参考源锁相环频率合成器框图。其中有可变频率参考源51、参考分频器(÷R)51、鉴相器53、低通滤波器54、压控振荡器55和程序分频器56(÷N)。
图4为i种不同鉴相频率的等间隔跳频点位置分布图。
图5为可供选用载频表1中全部载频位置的非等间隔排列关系。
图6是与传统方法比较时N、R值随输出频率变化关系。
图7是提高跳频系统绝对密钥量和缩短频率跳转建立时间的跳频方法具体实现图。
图8为生成可供选用载频表1的一种实施方法。
                         具体实施方式
在传统设备中增加一个可供选用载频表和一个当前选用载频表，由处理器根据非等间隔算法选择出合适的载频数值，供频率合成器产生系统所需输出的频率信号。
相应于提高跳频系统绝对密钥量和缩短频率跳转建立时间的跳频方法框图2的具体实现如图7所示。嵌入式微处理器采用华邦的W90210；跳频图案产生器利用AD9854芯片及TMS320VC54022实现；锁相环频率合成器由核心芯片Q3236、低通滤波器OP37等组成。
本发明跳频方法的侧重点在于提高跳频系统的绝对密钥量和缩短锁相环频率合成器建立时间，因此其实现的关键技术难点是如何生成可供选用载频表1，本发明在此给出其一种实施方法，其算法流程如图8所示。
令Δf是图4中即可供选用载频表1中各相邻频率之间间隔集合所有元素的最大公约数，即：
Δf＝GCD{f_span1，f_span2，…，f_span，j-1，f_span，j，f_span，j+1，…，f_span，N-1，f_span，N，f_{span， N+1}}
其中：f_span1＝f_c1-f_L，f_span2＝f_c2-f_c1，…，f_span，j＝f_c，j-f_c，j-1，…，f_span，N＝f_c，N-f_c，N-1，f_span，N+1＝f_H-f_c，N。
则这时可供选用载频表1中任一载频f_cj可表示为 f cj = f L + Σ j = 1 N k j Δf ]]>
其中k_jΔf＝f_span，j＝f_c，j-f_c，j-1，k_j是随机数，这里由随机数产生器生成。
若设调制后信号的有效带宽为B，则非等间隔跳频系统的载频间隔应满足
f_span1＝f_c1-f_L＝k₁·Δf≥B/2，
f_span，j＝f_c，j-f_c，j-1＝k_j·Δf≥B
f_span，N+1＝f_H-f_c，N＝k_N+1·Δf≥B/2
给出了随机数k_j的下限值，设它为k_min，则应有k₁≥k_min，k_i≥2k_min，k_N≥k_min。为了兼顾k_j的随机性和频谱利用率，还可以人为地设置一上限值k_max以不使k_j的值过大，这样则有
k_min≤k₁，k_N+1≤k_max，2k_min≤k_j≤k_max  j＝1，2，…，N-1
这里先设定一个数值较小的Δf和适当的k_min、k_max值，然后根据上述各式计算，最后对获得的载频集合进行评估，若不满意则再对Δf、k_min和k_max的值进行调整，直至得到符合要求的载频集合。
该实施方法可以方便地采用计算机或微处理器来完成。其步骤如下：
首先根据设备的实际求确定鉴相频率下限；
由嵌入式微处理器随机选择n个鉴相频率，这些鉴相频率都可以取较大的值，且都大于鉴相频率下限，以保证较短的频率跳转建立时间。在较高鉴相频率条件下实现较小的频率间隔的任务则由后续步骤完成，以保证可用跳频数量的增加，从而提高密钥量。同时，嵌入式微处理器控制跳频图案产生器产生伪随机的跳频图案；
对每个鉴相频率设计等间隔跳频排列表，如图4所示，然后将n个等间隔跳频排列表组合成一个非等间隔排列表，形成全部可供选用载频表，如图5所示，从此表中可以看出，频率点是非等间隔分布的，且频率间隔较小，可用频率点大大增加；
从全部可供选用载频表中抽取一组频率，并与鉴相频率下限比较，保证其中每个频率值所对应的鉴相频率都大于下限值，由此生成当前选用载频表。
当以上的步骤“d”比较的结果满足“每个频率值对应的鉴相频率都大于下限值”时，由伪随机跳频图案产生器和当前选用载频表共同确定产生伪随机非等间隔跳频序列表，此表的频率排列是伪随机的，无规律可循，因此提高了设备的保密性；嵌入式微处理器根据当前选用载频表的内容选择合适的频率合成器控制参数；否则，返回步骤“d”，重新从全部可供选用频表中抽取一组频率，并与鉴相频率下限比较；
嵌入式微处理器根据当前选用载频表的内容选择合适的频率合成器控制参数，和第五步产生的跳频序列表共同控制变频参考源锁相环频率合成器的程序分频比N和参考分比R；
最后，由频率合成器输出符合要求的伪随机非等间隔跳频信号。
具体的跳频方法如下：在图2中，变频参考源锁相环频率合成器根据当前选用载频表提供的最佳选用载频数值，合成输出所需要的系统载频；当前选用载频表中的内容是由嵌入式微处理器根据可供选用载频表中的内容，通过特定的非等间隔算法选择出来的局部最佳载频表，并送至跳频图案产生器，将跳频图案映射成当前选用载频表；可供选用载频表中储存着变频参考源锁相环频率合成器在系统给定频段内可以产生的全部频率值，根据跳频系统的实际需求，嵌入式微处理器可从此频率表中抽取出一组频率值，并将其储存到当前选用频率表中，以供跳频图案产生器进行映射和选用。嵌入式微处理器则将跳频图案产生器在当前选用频率表中所选中的频率值(跳频系统当前载频数值)送到变频参考源锁相环频率合成器，以产生相应频率的载频信号输出。