固体摄像装置.pdf

通过实施方式，提供具有多个像素和元件隔离部的固体摄像装置。多个像素配置于半导体基板。多个像素的各像素具有信号存储部。元件隔离部将半导体基板上的多个像素彼此电隔离。元件隔离部是DTI(Deep Trench Isolation，深槽隔离)型。多个像素各自的信号存储部具有第一半导体区域和第二半导体区域。第一半导体区域覆盖元件隔离部中的在信号存储部一侧的侧壁。第一半导体区域是第一导电型。第二半导体区域从半导体基板的比表面更深的位置起沿深度方向纵型地配置并且沿着第一半导体区域延伸成板状。第二半导体区域是第二导电型。第二导电型是与第一导电型相反的导电型。

权利要求书1.  一种固体摄像装置，具备：多个像素，配置于半导体基板，且分别具有信号存储部；以及深槽隔离型的元件隔离部，将所述半导体基板中的所述多个像素彼此电隔离，所述多个像素各自中的所述信号存储部具有：第一导电型的第一半导体区域，覆盖所述元件隔离部的所述信号存储部一侧的侧壁；以及第二导电型的第二半导体区域，从所述半导体基板中的比表面深的位置起沿深度方向纵型地配置并且沿所述第一半导体区域延伸成板状，并且所述第二导电型是与所述第一导电型相反的导电型。2.  如权利要求1所述的固体摄像装置，在从与所述半导体基板的表面垂直的方向透视的情况下，所述第二半导体区域具有大致L形状。3.  如权利要求1所述的固体摄像装置，所述第一半导体区域沿着方筒而延伸，该方筒包含第一面和与所述第一面以第一交叉线交叉的第二面，所述第二半导体区域具有：第一部分，沿着所述第一面板状地延伸到与所述第一交叉线对应的位置为止；以及第二部分，从与所述第一交叉线对应的位置起沿着所述第二面板状地延伸。4.  如权利要求3所述的固体摄像装置，所述多个像素的各像素还具有槽栅，该槽栅从所述半导体基板的表面中的与所述第一交叉线对应的位置起沿深度方向延伸到所述第二半导体区域的附近为止。5.  如权利要求1所述的固体摄像装置，在从与所述半导体基板的表面垂直的方向透视的情况下，所述第二半导体区域具有大致U形状。6.  如权利要求1所述的固体摄像装置，所述第一半导体区域沿着方筒而延伸，该方筒包含第一面、与所述第一面以第一交叉线交叉的第二面以及与所述第二面以与所述第一交叉线相反的一侧的第二交叉线交叉的第三面，所述第二半导体区域具有：第一部分，沿着所述第一面板状地延伸到与所述第一交叉线对应的位置为止；第二部分，从与所述第一交叉线对应的位置起沿着所述第二面板状地延伸到与所述第二交叉线对应的位置为止；以及第三部分，从与所述第二交叉线对应的位置起沿着所述第三面板状地延伸。7.  如权利要求6所述的固体摄像装置，所述多个像素的各像素还具有槽栅，该槽栅从所述半导体基板的表面中的同所述第一交叉线与所述第二交叉线之间对应的位置起沿深度方向延伸到所述第二半导体区域的附近为止。8.  如权利要求1所述的固体摄像装置，在从与所述半导体基板的表面垂直的方向透视的情况下，所述第二半导体区域具有大致O形状。9.  如权利要求1所述的固体摄像装置，所述第一半导体区域沿着方筒而延伸，该方筒包含第一面、与所述第一面以第一交叉线交叉的第二面、与所述第二面以与所述第一交叉线相反的一侧的第二交叉线交叉的第三面以及与所述第三面以与所述第二交叉线 相反的一侧的第三交叉线交叉的第四面，所述第二半导体区域具有：第一部分，沿着所述第一面板状地延伸到与所述第一交叉线对应的位置为止；第二部分，从与所述第一交叉线对应的位置起沿着所述第二面板状地延伸到与所述第二交叉线对应的位置为止；第三部分，从与所述第二交叉线对应的位置起沿所述第三面板状地延伸到与所述第三交叉线对应的位置为止；以及第四部分，从与所述第三交叉线对应的位置起沿着所述第四面板状地延伸。10.  如权利要求9所述的固体摄像装置，所述第三部分及所述第四部分各自中的所述第二导电型的杂质浓度，比所述第一部分及所述第二部分各自中的所述第二导电型的杂质浓度低，所述多个像素的各像素还具有槽栅，该槽栅从所述半导体基板的表面中的与所述第一交叉线对应的位置起沿深度方向延伸到所述第二半导体区域的附近为止。11.  如权利要求1所述的固体摄像装置，在从沿着所述半导体基板的表面的方向透视的情况下，所述第二半导体区域具有大致倒U形状。12.  如权利要求1所述的固体摄像装置，所述第一半导体区域沿着方筒而延伸，该方筒包含第一面、与所述第一面以第一交叉线交叉的第二面、与所述第二面以与所述第一交叉线相反的一侧的第二交叉线交叉的第三面以及与所述第三面以与所述第二交叉线相反的一侧的第三交叉线交叉的第四面，所述第二半导体区域具有：第一部分，沿着所述第一面板状地延伸到与所述第一交叉线对应的位置为止；第二部分，从与所述第一交叉线对应的位置起沿着所述第二面板状地延伸到与所述第二交叉线对应的位置为止；第三部分，从与所述第二交叉线对应的位置起沿所述第三面板状地延伸到与所述第三交叉线对应的位置为止；第四部分，从与所述第三交叉线对应的位置起沿着所述第四面板状地延伸；以及第五部分，以覆盖所述第一部分、所述第二部分、所述第三部分、所述第四部分各自的所述半导体基板的表面侧的端部的方式，沿着所述半导体基板的表面板状地延伸。13.  如权利要求12所述的固体摄像装置，所述第五部分中的所述第二导电型的杂质浓度，比所述第三部分及所述第四部分各自中的所述第二导电型的杂质浓度低，所述第三部分及所述第四部分各自中的所述第二导电型的杂质浓度，比所述第一部分及所述第二部分各自中的所述第二导电型的杂质浓度低，所述多个像素的各像素还具有槽栅，该槽栅从所述半导体基板的表面中的与所述第一交叉线对应的位置起沿深度方向延伸到所述第二半导体区域的附近为止。14.  如权利要求1所述的固体摄像装置，所述第一半导体区域具有：第一部分区域；以及第二部分区域，位于与所述第一部分区域相比距所述半导体基板的表面更深的位置，所述第一部分区域中的所述第一导电型的杂质的浓度，比所述第二部分区域中的所述第一导电型的杂质的浓度低。15.  如权利要求1所述的固体摄像装置，所述多个像素各自中的所述信号存储部还具有第一导电型的第四半导体区域，该第四半导体区域从与所述第一半导体区域相反的一侧覆盖所述 第二半导体区域，所述第二半导体区域与所述第四半导体区域的界面沿着所述第二半导体区域与所述第一半导体区域的界面。16.  如权利要求1所述的固体摄像装置，所述多个像素各自中的所述信号存储部还具有第四半导体区域，该第四半导体区域配置于所述半导体基板中的与所述第二半导体区域大致等同的深度位置，且规定所述第二半导体区域的与所述第一半导体区域相反的一侧的边界。17.  如权利要求1所述的固体摄像装置，所述多个像素包含第一像素及与所述第一像素相邻的第二像素，所述第一像素及所述第二像素分别具有将所述信号存储部的电荷转换为电压的电荷电压转换部，配置于所述第一像素内的所述电荷电压转换部和配置于所述第二像素内的所述电荷电压转换部彼此电连接，并作为由所述第一像素及所述第二像素共有的单一的电荷电压转换元件发挥功能，所述第一像素具有复位部，该复位部由所述第一像素及所述第二像素共有，以将所述电荷电压转换元件的电压复位，该复位部配置于所述第一像素内，所述第二像素具有放大部，该放大部由所述第一像素及所述第二像素共有，以将与所述电荷电压转换元件的电压对应的信号输出至信号线，该放大部配置于所述第二像素内。18.  如权利要求17所述的固体摄像装置，所述多个像素包含所述第一像素以及多个所述第二像素，所述多个第二像素具有放大部组，该放大部组由所述第一像素及所述多个第二像素共有，以将与所述电荷电压转换元件的电压对应的信号输出至所述信号线，该放大部组分配配置于所述多个第二像素的各像素。19.  如权利要求18所述的固体摄像装置，所述放大部组具有多个放大晶体管，该多个放大晶体管配置于所述多个第二像素中的互不相同的第二像素内，所述多个放大晶体管的源极彼此经由所述信号线而连接，且漏极彼此经由电源线而连接，由此所述多个放大晶体管在所述电荷电压转换元件与所述信号线之间并联地连接。20.  如权利要求1所述的固体摄像装置，在俯视时所述元件隔离部以从格子状的图案去除了一部分而变得不连续的图案构成。

说明书固体摄像装置
关联申请
本申请享受以日本专利申请2014－023604号(申请日：2014年2月10日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
技术领域
本实施方式涉及固体摄像装置。
背景技术
目前，以CMOS传感器为主的固体摄像装置使用于数字静物摄影机、摄像机、监视摄影机等多种用途。在数字摄影机、摄像机、监视摄影机等的应用中，要求如下的摄像特性。即，在对较暗的被拍体进行摄像时能够以较高的S/N比进行摄像，并且在对足够亮的被拍体进行摄像时也具有图像的输出分辨率。这样，如果在对较暗的被拍体进行摄像时的S/N比良好并且能够对较亮的被拍体进行摄像，则具有如下优点：能够摄像出所谓的动态范围较宽的图像，能够实现与用人眼观察同样的自然的再现。但是，近年来，摄像光学系统尺寸的缩小的要求增强，另一方面对较高的析像度的要求也同时变高，有像素尺寸缩小的倾向，因此难以获得如上所述的具有较宽的动态范围的图像。以下对该情况进行说明。
即，在将各像素的面积缩小时，伴随于此，对像素内部的由光电转换产生的信号电荷进行存储的光电二极管的面积也同时缩小，光电二极管能够存储的信号电荷量的上限大致与光电二极管的面积成正比，所以在将像素的面积缩小时，光电二极管能够存储的信号电荷数的上限即饱和电子数与此同时而减少。在此情况下，对于超过饱和电子数的信号，无法获得图像信息，所以对能够摄像的被拍体的亮度产生限度，为此难以获得具有较宽的动态范围的图像。
并且，在将各像素的面积缩小时可能产生如下的问题。即，在像素的面积缩小时，构成配置于像素的输出电路的MOS晶体管的尺寸也同时缩小。但是，在构成像素的输出电路的MOS晶体管、例如构成作为输出电路的源极跟随电路的放大晶体管的尺寸缩小时，产生的1/f噪声或RTA(Random Telegraph Signal：随机电报信号)噪声变大。这样，在对较暗的被拍体进行摄像而信号电荷量较少时，对这些噪声的S/N比降低，所以在此情况下，再生图像可能成为噪声较多的低画质的图像。
并且，在将各像素的面积缩小了时会产生如下的问题。即，在各像素的面积变小时，对像素入射的光容易漏入相邻的像素，但通常在相邻的像素中配置有如取得不同的颜色信号的滤色器，所以在此情况下混色的程度可能变大。此外，即使入射光没漏出到相邻像素，在构成像素的半导体区域内的、靠近像素与像素的边界的部分产生光电子时，光电子由于热扩散等而漏入到相邻的像素，因此混色的程度可能由于同样的理由而增加。在混色的程度较大时，颜色的再现性降低，因此难以获得在再生画面上色度较高的图像。
发明内容
本发明要解决的课题在于，提供一种固体摄像装置，能够使各像素的平面方向的面积缩小同时能够维持足够的饱和电荷量，能够抑制暗时噪声的增加，进而能够防止混色程度的增加。
一个实施方式的固体摄像装置具备：多个像素，配置于半导体基板，且分别具有信号存储部；以及深槽隔离(Deep Trench Isolation，DTI)型的元件隔离部，将所述半导体基板中的所述多个像素彼此电隔离，该DTI型是指深槽隔离型，所述多个像素各自中的所述信号存储部具有：第一导电型的第一半导体区域，覆盖所述元件隔离部的所述信号存储部一侧的侧壁；以及第二导电型的第二半导体区域，从所述半导体基板中的比表面深的位置起沿深度方向纵型地配置并且沿所述第一半导体区域延伸成板状，所述第二导电型是与所述第一导电型相反的导电型。
根据上述构成的固体摄像装置，能够使各像素的平面方向的面积缩小，同时能够维持足够的饱和电荷量，能够抑制暗时噪声的增加，进而能够防止混色程度的增加。
附图说明
图1是对应用了第一实施方式所涉及的固体摄像装置的摄像系统的构成进行表示的图。
图2是对应用了第一实施方式所涉及的固体摄像装置的摄像系统的构成进行表示的图。
图3是对第一实施方式所涉及的固体摄像装置的电路构成进行表示的图。
图4A是对第一实施方式所涉及的固体摄像装置的布局构成进行表示的图。
图4B是对第一实施方式所涉及的固体摄像装置的剖面构成进行表示的图。
图5是对第一实施方式中的像素的构成进行表示的图。
图6A及图6B是对第一实施方式中的像素的构成进行表示的图。
图7A及图7B是对第一实施方式中的像素的构成进行表示的图。
图8是对第一实施方式中的像素的构成进行表示的图。
图9A及图9B是对第一实施方式中的像素的动作进行表示的图。
图10A及图10B是对第一实施方式中的元件隔离部的其他的构成例进行表示的图。
图11是对在第一实施方式中的元件隔离部的外周部分形成的半导体区域的其他的构成例进行表示的图。
图12A及图12B是对第一实施方式所涉及的固体摄像装置的制造方法进行表示的图。
图13是对第一实施方式所涉及的固体摄像装置的制造方法进行表示的图。
图14A～图14D是对第一实施方式所涉及的固体摄像装置的制造方法进行表示的图。
图15A～图15D是对第一实施方式的变形例所涉及的固体摄像装置的制造方法进行表示的图。
图16A及图16B是对第一实施方式的其他的变形例中的像素的构成进行表示的图。
图17A及图17B是对第一实施方式的其他的变形例中的像素的动作进行表示的图。
图18A及图18B是对第一实施方式的其他的变形例中的像素的构成进行表示的图。
图19A及图19B是对第一实施方式的其他的变形例中的像素的动作进行表示的图。
图20A及图20B是对第一实施方式的其他的变形例中的像素的构成进行表示的图。
图21是对第二实施方式所涉及的固体摄像装置的构成进行表示的图。
图22是对第二实施方式所涉及的固体摄像装置的构成进行表示的图。
图23是对第二实施方式所涉及的固体摄像装置的其他的构成进行表示的图。
图24是对第二实施方式的变形例所涉及的固体摄像装置的构成进行表示的图。
图25是对第二实施方式的变形例所涉及的固体摄像装置的构成进行表示的图。
图26是对第二实施方式的其他的变形例所涉及的固体摄像装置的构成进行表示的图。
图27是对第二实施方式的其他的变形例所涉及的固体摄像装置的构成进行表示的图。
图28是对第一实施方式及第二实施方式中的按各像素配置了基板触点的情况下的平面构成进行表示的图。
图29是对第一实施方式及第二实施方式的变形例中的元件隔离部的构成进行表示的图。
图30是对第一实施方式及第二实施方式的变形例中的对多个像素配置了一个基板触点的情况下的平面构成进行表示的图。
图31是对第一实施方式及第二实施方式的其他的变形例中的元件隔离部的构成进行表示的图。
具体实施方式
通过实施方式，提供具有多个像素和元件隔离部的固体摄像装置。多个像素配置于半导体基板。多个像素分别具有信号存储部。元件隔离部将半导体基板上的多个像素彼此电隔离。元件隔离部是DTI(Deep Trench Isolation，深槽隔离)型。多个像素各自的信号存储部具有第一半导体区域和第二半导体区域。第一半导体区域覆盖元件隔离部中的在信号存储部一侧的侧壁。第一半导体区域是第一导电型。第二半导体区域从半导体基板的比表面更深的位置沿深度方向纵型地配置并且沿着第一半导体区域延伸成板状。第二半导体区域是第二导电型。第二导电型是与第一导电型相反的导电型。
以下参照附图，对实施方式所涉及的固体摄像装置进行详细地说明。另外，本发明并不受这些实施方式限定。
(第一实施方式)
对第一实施方式所涉及的固体摄像装置进行说明。固体摄像装置例如应用于图1及图2所示的摄像系统。图1及图2是对摄像系统的概略构成进行表示的图。在图1中，用OP表示光轴。
摄像系统1例如可以是数字摄影机、数字影像摄影机等，也可以是摄影机模块应用于电子设备的系统(例如带摄影机的便携终端等)。如图2所示，摄像系统1具备摄像部2及后级处理部3。摄像部2例如是摄影机模块。摄像部2具有摄像光学系统4及固体摄像装置5。后级处理部3具有ISP(Image Signal Processor：图像信号处理)6、存储部7及显示部8。
摄像光学系统4具有摄影透镜47、半透半反镜43、机械快门46、透镜44、棱镜45及取景器48。摄影透镜47具有摄影透镜47a、47b、光圈(未图示)及透镜驱动机构47c。光圈配置于摄影透镜47a与摄影透镜47b之间，对被导入摄影透镜47b的光量进行调节。另外，在图1中，示意性地示出了摄影透镜47具有二片摄影透镜47a、47b的情况，但摄影透镜47也可以有多片摄影透镜。
固体摄像装置5配置于摄影透镜47的预定成像面。例如，摄影透镜47使入射进来的光折射，经由半透半反镜43及机械快门46而导向固体摄像装置5的摄像面，并在固体摄像装置5的摄像面(摄像区域IR)形成被拍体的像。固体摄像装置5生成与被拍体像相应的图像信号。
如图3所示，固体摄像装置5具有图像传感器10及信号处理电路11。图3是对固体摄像装置的电路构成进行表示的图。图像传感器10例如可以是CMOS图像传感器，也可以是其他的放大型固体摄像元件。图像传感器10具有像素阵列12、垂直移位寄存器13、定时控制部15、相关双采样部(CDS)16、模拟数字转换部(ADC)17及线存储器18。
在像素阵列12中，二维地排列有多个像素P。例如，在图4A中，对像素阵列12中的、2行×2列的像素P(1，1)～P(2，2)的阵列进行例示。图4A是对固体摄像装置5中的多个像素P的布局构成进行表示的图。下面，将与半导体基板的表面垂直的方向设为z方向，将在与z方向正交的面内互相垂直的二个方向设为x方向及y方向。x方向是沿着像素阵列12的列的方向。y方向是沿着像素阵列12的行的方向。
此时，像素阵列12的面积被限制成规定的面积的情况下，为了增加像素阵列12的像素数而使析像度提高，需要使各像素P的平面方向的面积缩小。例如，将各像素P的x方向的宽度Wx缩小或将y方向的宽度Wy缩小、或者将x方向的宽度Wx及y方向的宽度Wy这两者缩小，而使各像素P的平面方向的面积缩小。
假设对由光电二极管产生的信号电荷进行存储的信号存储部以平面型构成的情况下，在信号存储部，在半导体基板的表面附近形成有沿着半导体基板的表面的第二导电型(例如，N型)的半导体区域，在该半导体区域与底部的第一导电型(例如，P型)的半导体区域之间形成PN结构造。该PN结构造具有沿着半导体基板的表面的PN结界面，因此在使各像素P的平面方向的面积缩小时，各像素P中的PN结界面的面积也降低。由此，在将PN结构造等价地看作电容元件的情况下，等价的电容元件的电极面积降低，PN结构造的电容值降低，所以各像素P的信号存储部PD能够存储的电荷量降低从而信号存储部PD的灵敏度可能降低。
因此，在第一实施方式中，目标是：在固体摄像装置5中，以纵型形 成各像素的信号存储部PD(PN结构造)并且确保深度方向(z方向)的PN结界面的面积，从而使各像素的平面方向的面积缩小同时使信号存储部PD能够存储的最大存储电荷量(例如，最大存储电子数)提高。
具体而言，固体摄像装置5如图4B所示那样，构成为背面照射型。图4B是对以图4A的A－A’线切开的情况下的剖面进行表示的图。即，在固体摄像装置5中，对各像素P，在半导体基板SB的背面SBb侧，配置有微透镜ML及滤色器CF，在半导体基板SB内配置有信号存储部PD。此时，信号存储部PD以纵型构成。由此，固体摄像装置5能够根据从半导体基板SB的背面SBb侧入射的光，在半导体基板SB内的信号存储部PD存储信号电荷，在一定的存储期间之后读出信号电荷，并通过栅极(gate，转送部TR)读出至半导体基板SB的表面SBa侧的电荷电压转换部FD。
例如，固体摄像装置5具备多个像素P及元件隔离部DTI。
多个像素P配置于半导体基板SB。多个像素P在沿着半导体基板SB的表面SBa的方向上二维地排列。
元件隔离部DTI配置于半导体基板SB。元件隔离部DTI在俯视时例如延伸为格子状(参照图13)，将半导体基板SB中的多个像素P互相电隔离。如图4B所示，在剖视时，元件隔离部DTI从半导体基板SB的表面SBa沿深度方向在半导体基板SB内延伸到背面SBb附近。
各像素P例如具有微透镜ML、滤色器CF、信号存储部PD、转送部TR、电荷电压转换部FD、复位部RST及放大部AMP。
微透镜ML配置于半导体基板SB的背面SBb侧。微透镜ML构成为，使入射进来的光聚光到其所配置的像素。入射到微透镜ML的光被导入滤色器CF。
滤色器CF将入射进来的光中的规定的波长区域的光选择性地导向像素。例如，在图4B所示的像素P(2，1)中，滤色器CF将入射进来的光中的蓝色的波长区域的光选择性地导向像素。例如，在图4B所示的像素P(1，2)中，滤色器CF将入射进来的光中的红色的波长区域的光选择性地导向像素。
信号存储部PD相应于像素接收到的光而存储产生的电荷。信号存储部PD以纵型构成。
例如，信号存储部PD如图5所示那样构成。图5是对像素P的构成进行表示的透视立体图。
在从与半导体基板SB的表面SBa垂直的方向透视的情况下，信号存储部PD由元件隔离部DTI包围。元件隔离部DTI形成为例如大致方筒形状，在其内侧收纳有信号存储部PD及底部区域UR。底部区域UR是半导体基板SB中的、信号存储部PD与滤色器CF之间的半导体区域，包含第二导电型(例如，N型)的杂质。另外，底部区域UR也可以包含第一导电型(例如，P型)的杂质来代替第二导电型的杂质。此外，也可以在底部区域UR与滤色器CF之间配置有绝缘膜。
信号存储部PD具有半导体区域(第一半导体区域)SR1、半导体区域(第二半导体区域)SR2及半导体区域SR4。
半导体区域SR1覆盖元件隔离部DTI中的在信号存储部PD一侧的侧壁DTI1。半导体区域SR1具有与元件隔离部DTI对应的形状，例如形成为大致方筒形状。半导体区域SR1以比底部区域UR中的第二导电型的杂质浓度高的浓度并且比半导体区域SR4中的第一导电型的杂质浓度高的浓度包含第一导电型(例如，P型)的杂质。P型的杂质例如是硼等。半导体区域SR1以比半导体区域SR2中的第二导电型的杂质浓度高的浓度包含第一导电型的杂质。
更具体而言，半导体区域SR1如图6A、图6B所示那样构成。图6A是对像素P的构成中的元件隔离部DTI的内侧的Si区域的一部分进行表示的透视立体图。图6B是对与像素P的构成对应的虚拟的方筒进行表示的立体图。半导体区域SR1例如沿着如图6B所示的方筒ST而延伸。在方筒ST中，面(第一面)FC1与面(第二面)FC2以交叉线CL1交叉。面FC2与面(第三面)FC3以交叉线CL2交叉。交叉线CL2在面FC2上位于交叉线CL1的相反侧。面FC3与面(第四面)FC4以交叉线CL3交叉。交叉线CL3在面FC3上位于线CL2的相反侧。面FC4与面FC1以交叉线CL4交叉。交叉线CL4在面FC4上位于交叉线CL3的相反侧。面FC1、FC2、FC3、FC4分别位于方筒ST的+y侧、－x侧、－y侧、+x侧的面。各交叉线CL1～CL4是沿z方向延伸的线。
半导体区域SR1如图6A所示那样，具有部分SR11、部分SR12、部 分SR13、部分SR14。部分SR11沿着面FC1从与交叉线CL4对应的位置延伸到与交叉线CL1对应的位置。部分SR12沿着面FC2从与交叉线CL1对应的位置延伸到与交叉线CL2对应的位置。部分SR13沿着面FC3从与交叉线CL2对应的位置延伸到与交叉线CL3对应的位置。部分SR14沿着面FC4从与交叉线CL3对应的位置延伸到与交叉线CL4对应的位置。
半导体区域SR2如图6A～图8所示那样构成。图7A及图7B是对像素的构成进行表示的俯视图。图7A是配置有各晶体管的栅极电极、源极区域、漏极区域的状态的半导体基板SB的俯视图。图7B是从与半导体基板SB的表面SBa垂直的方向透视半导体基板SB内的与半导体区域SR2关联的构成的情况下的俯视图。图8是沿着图7A、图7B的B－B’线切开的情况下的剖视图。
半导体区域SR2如图6A及图8所示，从半导体基板SB的比表面SBa深的位置沿深度方向纵型地配置。半导体区域SR2如图6A及图7B所示，沿着半导体区域SR1延伸成纵型的板状。半导体区域SR2以比底部区域UR中的第二导电型的杂质浓度高的浓度并且比半导体区域SR1中的第一导电型的杂质浓度低的浓度包含第二导电型(例如，N型)的杂质。N型的杂质例如是磷、砷等。第一导电型是第二导电型的相反的导电型。
更具体而言，半导体区域SR2如图6A及图7B所示，具有部分(第一部分)SR21及部分(第二部分)SR22。部分SR21沿着半导体区域SR1的部分SR11而延伸。部分SR21沿着面FC1从与交叉线CL4对应的位置延伸到与交叉线CL1对应的位置。部分SR22沿着半导体区域SR1的部分SR12延伸。部分SR22沿着面FC2从与交叉线CL1对应的位置延伸到与交叉线CL2对应的位置。在从与半导体基板SB的表面SBa垂直的方向透视的情况下，半导体区域SR2具有大致L形状。
半导体区域SR4规定半导体区域SR2的边界，以使半导体区域SR2成为纵型的板状。即，半导体区域SR4从半导体区域SR1的相反侧覆盖半导体区域SR2。并且，半导体区域SR2与半导体区域SR4的界面沿着半导体区域SR2与半导体区域SR1的界面(例如，是大致平行)。在使半导体区域SR2为纵型的板状的情况下，半导体区域SR4配置成将在半导体区域SR1与半导体区域SR2之间形成的空间填补。半导体区域SR4以比底部区 域UR中的第二导电型的杂质浓度高的浓度并且比半导体区域SR1的杂质浓度低的浓度包含第一导电型(例如，P型)的杂质。
例如，在从与半导体基板SB的表面SBa垂直的方向透视的情况下半导体区域SR2形成为大致L形状的情况下，如图7B及图8所示，形成由半导体区域SR2的部分SR21及部分SR22和半导体区域SR1的部分SR13及部分SR14包围的空间。半导体区域SR4配置于半导体基板SB内的与半导体区域SR2对应的(例如，等同的)深度位置，以填补该空间。
在信号存储部PD中，例如如图8所示，在半导体区域SR1与半导体区域SR2之间形成PN结构造，半导体区域SR1与半导体区域SR2的界面附近成为PN结界面。此时，PN结界面沿深度方向延伸，所以即使使各像素P的平面方向的面积(平面宽度Wp)缩小，也能够较大地确保PN结界面的面积。由此，在将PN结构造等价地看作电容元件的情况下，能够确保等价的电容元件的电极面积，能够确保PN结构造的电容值，所以能够使各像素P的信号存储部PD能够存储的电荷量增加，能够提高信号存储部PD的灵敏度。
在此，假定没有半导体区域SR4的情况下，在图8所示的剖面中，半导体区域SR2的宽度可能增大到像素的宽度Wp附近的值W3。在此情况下，在将PN结构造等价地看作电容元件的情况下，等价的电容元件的电极间隔增大、PN结构造的电容值降低，所以各像素P的信号存储部PD能够存储的电荷量降低，信号存储部PD中的最大存储电荷量可能降低。在保持电容较小的状态下想要增大饱和电子数时，耗尽电位(对应日语：空乏化電位)变高，读出信号电子并经由栅极(转送部TR)从信号存储部PD将信号电子读出到电荷电压转换部FD时，难以读出全部的信号电子，信号存储部PD容易残留电子，因此在再生画面上可能产生残像、信号的非线形性等。
对此，在本实施方式中，半导体区域SR4规定半导体区域SR2的边界，以使半导体区域SR2成为纵型的板状。由此，能够将半导体区域SR2的平面方向(例如，x方向)的宽度W2抑制为大幅地小于值W3。此外，半导体区域SR1的平面方向的宽度W1变得比宽度W2窄。即，在将PN结构造等价地看作电容元件的情况下，能够降低等价的电容元件的电极间隔， 能够确保PN结构造的电容值，所以能够使各像素P的信号存储部PD能够存储的电荷量增加，能够增加饱和电子数。
图5、图7A、图8所示的转送部TR将存储于信号存储部PD的电荷转送至电荷电压转换部FD。转送部TR例如是纵型的转送晶体管，包括槽栅TRG。转送部TR通过在有效电平的控制信号被提供给槽栅TRG时导通，从而将信号存储部PD的电荷转送至电荷电压转换部FD，通过在非有效电平的控制信号被提供给槽栅TRG时截止，从而不将信号存储部PD的电荷转送至电荷电压转换部FD。
电荷电压转换部FD将所转送的电荷转换为电压。电荷电压转换部FD例如是浮动扩散(floating diffusing)，包括半导体区域(第三半导体区域)SR3。半导体区域SR3配置于半导体基板SB内的半导体基板SB的表面SBa附近。半导体区域SR3也可以与配置于半导体基板SB的表面SBa附近的其他的半导体区域、STI型的元件隔离部或LOCOS型的元件隔离部、由第一导电型的扩散层构成的沟道截断环电隔离。此外，半导体区域SR3如图7A所示，配置于半导体基板SB内的半导体基板SB的表面SBa附近的与槽栅TRG相邻的位置。
槽栅TRG具有平板部TRG1及沟槽部TRG2。平板部TRG1如图8所示，配置于半导体基板SB的表面SBa上。沟槽部TRG2从半导体基板SB的表面起在深度方向上延伸到半导体区域SR2的附近。由此，槽栅TRG在被供给了有效电平的控制信号时，能够在半导体区域SR2与半导体区域SR3之间形成纵型的通道区域。
此时，沟槽部TRG2从半导体基板SB的表面SBa的与交叉线CL1(参照图6B)对应的位置起沿深度方向延伸到半导体区域SR2的附近(参照图6A)。半导体区域SR2如图9A所示，部分SR21的主要部分及部分SR22的主要部分分别具有在俯视时平坦的形状，与此相对，部分SR21及部分SR22的连接部分SR212在俯视时从斜方向观察时具有从半导体区域SR1到半导体区域SR4的距离较长的部分。由此，在半导体区域SR2，如图9B所示，对于应当转送的电荷，与部分SR21的主要部分及部分SR22的主要部分相比，连接部分SR212的电势(potential，耗尽电位)易于变高。为此，通过使沟槽部TRG2从与交叉线CL1对应的位置起沿深度方向延伸到半导 体区域SR2的附近，从而能够从半导体区域SR2中的电荷易于积存的区域取出电荷。另外，图9A是对半导体区域SR2的平面构成进行表示的图。图9B是对沿着图9A的C－C’线的电势相对于电荷的分布进行表示的图。
复位部RST对电荷电压转换部FD的电压进行复位。复位部RST例如是复位晶体管，在有效电平的控制信号被提供给栅极RSTG时导通，从而将电荷电压转换部FD的电压复位，在非有效电平的控制信号被提供给栅极RSTG时截止，从而使电荷电压转换部FD成为电气浮动状态。
此外，复位部RST进行用于使像素P成为选择状态/非选择状态的动作。例如，在通过垂直移位寄存器13(参照图3)将复位电源RSD(参照图22)控制为第一电位(例如，VDD)时，复位部RST将电荷电压转换部FD的电位复位为第一电位，由此使像素P成为选择状态。在通过垂直移位寄存器13将复位电源RSD控制为第二电位(放大部AMP截止的这种电位，例如GND)时，复位部RST将电荷电压转换部FD的电位复位为第二电位，由此可以使像素P成为非选择状态。
在像素P成为选择状态时，放大部AMP将与电荷电压转换部FD的电压对应的信号输出至信号线SIG(例如，图21所示的信号线SIG＿j，SIG＿j+1)。放大部AMP例如是放大晶体管，栅极AMPG被电连接于电荷电压转换部FD。由此，在像素P成为选择状态时，放大部AMP(放大晶体管)与经由信号线SIG而连接的负载电流源(未图示)一起进行源极跟随动作，由此将与电荷电压转换部FD的电压对应的信号输出至信号线SIG。
另外，元件隔离部DTI可以是，在剖视时从半导体基板SB的表面SBa起沿深度方向在半导体基板SB内延伸到比背面SBb浅的位置。即使在此情况下，如图10A、图10B所示那样，如果元件隔离部DTI的下端DTI2至少位于各像素的半导体区域SR2的下端SR2a以上深的位置，则也能够增大信号存储部PD的存储容量。图10A、图10B是对元件隔离部DTI的其他的构成例进行表示的图。
例如，在图10A所示的情况下，元件隔离部DTI的下端DTI2位于各像素的半导体区域SR2的下端SR2a与半导体基板SB的背面SBb之间的深度。在图10B所示的情况下，元件隔离部DTI的下端DTI2位于与各像素的半导体区域SR2的下端SR2a等同的深度。
此外，如图11所示，在元件隔离部DTI的外周部分形成的浓度较高的第一导电型的半导体区域SR1(例如p型区域)，元件隔离部DTI的最上端部分即表面SBa附近的部分(第一部分区域)SR1a的杂质浓度也可以是，其浓度比位于比其位置深的位置且与半导体区域SR2接触的部分(第二部分区域)SR1b的杂质浓度低。在图11中，部分SR1a没有影线且其边界以虚线示出，与此相对部分SR1b附有影线且其边界以实线示出，由此示出了部分SR1a的杂质浓度比部分SR1b的杂质浓度低这一点。例如，期望半导体区域SR1中的表面SBa附近的部分SR1a的杂质浓度成为与在表面SBa附近所设的P－well区域的杂质浓度大致同等程度的浓度。此时，期望半导体区域SR1与P－well区域电接触。在像素被缩小时，成为读出电路的源极区域、漏极区域或电荷电压转换区域的第二导电型的高浓度的半导体区域SR3与半导体区域SR1接近，被施加较高电压的第二导电型的半导体区域SR3与被施加基准电位的半导体区域SR1之间被施加高电场，由于热载流子等的产生，其可能成为暗时噪声的原因(参照图4A、图4B)。
接下来，使用图12A～图14D对固体摄像装置5的制造方法进行说明。图12A、图12B、图14A、图14C是对固体摄像装置5的制造方法进行表示的工序剖视图。图13、图14B、图14D是对固体摄像装置5的制造方法进行表示的俯视图。在图12A～图14D中，示意性地示出了元件隔离部DTI的构成为图10A所示的构成的情况下的制造方法。
在图12A所示的工序中，准备半导体基板SB。半导体基板SB以半导体(例如，硅)形成第二导电型(例如，N型)的杂质。N型的杂质例如是磷、砷等。此外SB所示的部分可以是代替半导体基板SB而形成于硅基板上并被预先导入了杂质的半导体外延层。
半导体基板SB上形成应当埋入绝缘物的槽TR1。例如用光刻法在半导体基板SB之上形成抗蚀图案RP1，该抗蚀图案RP1的与元件隔离部DTI对应的部分被开口。该抗蚀图案RP1的开口形成为：与应成为元件隔离部DTI的区域(参照图13)对应，俯视时延伸成格子状。用RIE法，将抗蚀图案RP1作为掩模对半导体基板SB进行蚀刻而形成槽TR1。此时，调整蚀刻时间，以使槽TR1的深度成为与元件隔离部DTI对应的深度(参照图10A)。
然后，用离子注入法，将抗蚀图案RP1作为掩模而对槽TR1的侧面导入第一导电型(例如，P型)的杂质。P型的杂质例如是硼等。此时，以在+x方向上略微倾斜了的角度对槽TR1的侧面注入第一导电型的杂质离子。此外，以比后面的工序中的注入量大的注入量对槽TR1的侧面注入第一导电型的杂质离子。由此，槽TR1中的－x侧的侧面(元件隔离部DTI中的应当成为+x侧的侧壁的面)被导入杂质，形成半导体区域SR1中的部分SR14(参照图6A)。
在图12B所示的工序中，用离子注入法，将抗蚀图案RP1作为掩模而对槽TR1的其他的侧面导入第一导电型(例如，P型)的杂质。即，将抗蚀图案RP1作为掩模并以在－x方向上略微倾斜了的角度对槽TR1的侧面注入第一导电型的杂质离子。此外，以比后面的工序中的注入量大的注入量，对槽TR1的侧面注入第一导电型的杂质离子。由此，槽TR1中的+x侧的侧面(元件隔离部DTI中的应当成为－x侧的侧壁的面)被导入杂质，形成半导体区域SR1中的部分SR12(参照图6A)。
同样地，虽未图示，但将抗蚀图案RP1作为掩模并以在+y方向上略微倾斜了的角度，对槽TR1的侧面注入第一导电型的杂质离子。此外，以比后面的工序中的注入量大的注入量，对槽TR1的侧面注入第一导电型的杂质离子。由此，槽TR1中的－y侧的侧面(元件隔离部DTI中的应当侧+y侧的侧壁的面)被导入杂质，形成半导体区域SR1中的部分SR11(参照图6A)。
然后，将抗蚀图案RP1作为掩模并以在－y方向上略微倾斜了的角度，对槽TR1的侧面注入第一导电型的杂质离子。此外，以比后面的工序中的注入量大的注入量，对槽TR1的侧面注入第一导电型的杂质离子。由此，槽TR1中的+y侧的侧面(元件隔离部DTI中的应当成为－y侧的侧壁的面)被导入杂质，形成半导体区域SR1中的部分SR13(参照图6A)。
由此，半导体区域SR1形成为大致方筒形状(参照图6B)。然后，去除抗蚀图案RP1。
在图13所示的工序中，在槽TR1中埋入绝缘物。例如，用CVD法整面地沉积绝缘物(例如，硅氧化物)，用CMP法将半导体基板SB的表面SBa上的绝缘物去除，在槽TR1内选择性地残留绝缘物。由此，在半导体 基板SB上形成元件隔离部DTI。元件隔离部DTI的图案与槽TR1的图案对应，在俯视时延伸为格子状。元件隔离部DTI的深度形成为对将多个像素电隔离而言足够的深度。例如，以元件隔离部DTI的下端位于在后面的工序中应当形成的半导体区域SR2的下端以上的深度的方式，形成元件隔离部DTI(参照图8、图10A、图10B)。
在图14A、图14B所示的工序中，形成对元件隔离部DTI及半导体区域SR1进行选择性地覆盖的抗蚀图案RP2。抗蚀图案RP2在俯视时延伸为格子状。此外，抗蚀图案RP2具有与应当形成半导体区域SR2及半导体区域SR4的区域对应的开口图案RP2a。半导体区域SR4的第一导电型的杂质浓度比半导体区域SR2的第二导电型的杂质浓度充分高的情况下，抗蚀图案PR2也可以是像素阵列整体开口的图案。
然后，用离子注入法，将抗蚀图案RP2作为掩模而对半导体基板SB导入第二导电型(例如，N型)的杂质。即，将抗蚀图案RP2作为掩模而将第二导电型的杂质离子注入到半导体基板SB。N型的杂质例如是磷、砷等。此时，以比图12A、图12B所示的工序中的注入量少的注入量，对半导体基板SB注入第二导电型的杂质离子。此外，以可注入到半导体基板SB中的比表面SBa深的位置的这种加速电压(注入能量)，对半导体基板SB注入第二导电型的杂质离子。此外半导体基板SB也可以通过预先对硅基板导入杂质来掺杂。此外半导体基板SB也可以是形成于硅基板上的半导体外延层，在此情况下，也可以通过预先对外延层导入杂质来掺杂。
由此，形成从半导体基板SB的比表面SBa深的位置起沿深度方向配置的半导体区域SR24(参照图14A)。然后，去除抗蚀图案RP2。
在图14C、图14D所示的工序中，形成除了覆盖元件隔离部DTI及半导体区域SR1以外还选择性地覆盖应当成为半导体区域SR2的区域的抗蚀图案RP3。抗蚀图案RP3在俯视时延伸为格子状。此外，抗蚀图案RP3具有与应当形成半导体区域SR4的区域对应的开口图案RP3a。
然后，用离子注入法，将抗蚀图案RP3作为掩模而对半导体基板SB导入第一导电型(例如，P型)的杂质。即，将抗蚀图案RP3作为掩模而将第一导电型的杂质离子注入至半导体基板SB。P型的杂质例如是硼等。此时，以比图12A、图12B所示的工序中的注入量少的注入量，对半导体 基板SB注入第一导电型的杂质离子。此外，以可注入到半导体基板SB中的比表面SBa深的位置的这种加速电压(注入能量)，对半导体基板SB注入第一导电型的杂质离子。
由此，半导体区域SR24(参照图14A)内的被注入了第一导电型的杂质离子的区域形成为半导体区域SR4。半导体区域SR4成为从半导体基板SB的比表面SBa深的位置起沿深度方向配置的半导体区域。伴随于此，半导体区域SR24(参照图14A)内，未被注入第一导电型的杂质离子的区域作为半导体区域SR2而残留。半导体区域SR2的边界被规定，以便半导体区域SR2成为从半导体基板SB的比表面SBa深的位置起沿深度方向纵型地配置的半导体区域。
如以上所述，在第一实施方式中，在固体摄像装置5中，各像素P的信号存储部PD以纵型构成。即，在各像素P的信号存储部PD，半导体区域SR1是第一导电型(例如，P型)的半导体区域，并覆盖元件隔离部DTI中的在信号存储部PD侧的侧壁。半导体区域SR2在第二导电型(例如，N型)的半导体区域，从半导体基板SB的比表面SBa深的位置起沿深度方向纵型地配置，并且沿着半导体区域SR1延伸成纵型的板状。由此，在半导体区域SR1与半导体区域SR2之间形成PN结构造，半导体区域SR1与半导体区域SR2的界面附近成为PN结界面。
此时，PN结界面沿深度方向延伸，所以即使使各像素P的平面方向的面积缩小，也能够较大地确保PN结界面的面积。由此，在将PN结构造等价地看作电容元件的情况下，能够确保等价的电容元件的电极面积，能够确保PN结构造的电容值，所以能够使各像素P的信号存储部PD能够存储的电荷量增加，能够增加饱和电子数。
此外，半导体区域SR2沿着半导体区域SR1延伸成纵型的板状，所以能够抑制半导体区域SR2的平面方向的宽度。由此，在将PN结构造等价地看作电容元件的情况下，能够降低等价的电容元件的电极间隔，能够确保PN结构造的电容值，所以能够使各像素P的信号存储部PD能够存储的电荷量增加，能够增加饱和电子数。
因此，在使各像素的平面方向的面积缩小了的情况下，能够增加饱和电子数。
此外，在第一实施方式中，在固体摄像装置5中，各像素P的信号存储部PD配置于半导体基板SB的比表面深的位置。由此，在使各像素的平面方向的面积缩小了的情况下，能够确保在半导体基板SB的表面配置的各像素P的放大部(放大晶体管)AMP的尺寸(＝W/L，W：栅极宽度，L：栅极长)较大，能够抑制随机噪声的增加。
此外，在第一实施方式中，在各像素P的信号存储部PD，半导体区域SR1沿着包含面FC1和与面FC1以交叉线CL1交叉的面FC2的方筒ST而延伸。半导体区域SR2具有：沿着面FC1板状地延伸到与交叉线CL1对应的位置为止的部分SR21，以及从与交叉线CL1对应的位置起沿着面FC2延伸成板状的部分SR22。由此，能够使半导体区域SR2为，从半导体基板SB的比表面SBa深的位置起沿深度方向纵型地配置并且沿着半导体区域SR1延伸成纵型的板状的半导体区域。
此外，在第一实施方式中，在各像素P的信号存储部PD，槽栅TRG从半导体基板SB的表面Sba中的与交叉线CL1对应的位置起沿深度方向延伸到半导体区域SR2的附近。由此，能够从半导体区域SR2中的电荷易于积存的区域取出电荷。其结果是，能够抑制信号电荷读出时的电荷的残留，能够抑制通过固体摄像装置5获得的图像信号对应的图像中的残像的产生。
此外，在第一实施方式中，在各像素P的信号存储部PD，包括槽栅TRG的转送部TR例如是纵型的转送晶体管。即，转送部TR将在半导体基板SB中的比表面SBa深的位置所配置的半导体区域SR2设为源极区域，并将在半导体基板SB中的表面SBa附近所配置的电荷电压转换部FD(半导体区域SR3)设为漏极区域。由此，转送部TR将从半导体区域SR2取出的电荷沿纵方向转送至电荷电压转换部FD(半导体区域SR3)。从该观点来看，在使各像素的平面方向的面积缩小了的情况下，也能够确保在半导体基板SB的表面配置的各像素P的放大部(放大晶体管)AMP的尺寸较大，能够抑制随机噪声的增加。
此外，在像素与像素的边界部分有通过开槽而形成的DTI构造的元件隔离部DTI，从表面SBa贯通到背面SBb，所以能够有效地抑制由于入射光而产生的光电子向相邻像素扩散，因此能够获得混色较低且颜色再现性 良好的再生图像。此外，在元件隔离部DTI之中埋入具有比硅等的半导体具有的折射率低的折射率的绝缘材料、例如硅氧化膜、硅氮化膜等，由此能够使以一定的角度以下对像素入射的光在元件隔离部DTI的表面反射，所以能够降低由于入射光漏入相邻的像素而发生的混色，因此能够获得颜色再现性良好的再生图像。为了获得同样的效果，也可以在元件隔离部DTI之中不仅埋入绝缘物还埋入金属材料。
另外，在固体摄像装置5的制造方法中，对半导体区域导入杂质的方法不限于离子注入法，也能够使用其他的方法。
例如，在代替离子注入法而使用固相扩散法的情况下，代替图12A、图12B所示的工序而进行图15A～图15D所示的工序。在图15A所示的工序中，与图12A所示的工序同样地，在半导体基板SB上形成槽TR1，并在半导体基板SB之上形成抗蚀图案RP1。在图15B所示的工序中，用CVD法，将包含第一导电型(例如，P型)的杂质的膜31埋入到槽TR1中。例如，用CVD法，整面地堆积BSG膜(硼硅酸盐玻璃膜)作为膜31。在图15C所示的工序中，对半导体基板SB加热，使膜31中包含的第一导电型的杂质扩散到槽TR1的侧面。由此，半导体区域SR1形成为大致方筒形状(参照图6B)。然后，去除抗蚀图案RP1。在图15D所示的工序中，与图13所示的工序同样地，在槽TR1中埋入绝缘物而形成元件隔离部DTI。
例如，在代替离子注入法而使用气相扩散法的情况下，代替图12A、图12B所示的工序而进行图15A、图15D所示的工序。在图15A所示的工序中，与图12A所示的工序同样地，在半导体基板SB上形成槽TR1，并在半导体基板SB之上形成抗蚀图案RP1。然后，将包含第一导电型(例如，P型)的杂质的杂质气体提供给半导体基板SB。在该状态下对半导体基板SB加热，使杂质气体中包含的第一导电型的杂质扩散到槽TR1的侧面。由此，半导体区域SR1形成为大致方筒形状(参照图6B)。然后，去除抗蚀图案RP1。在图15D所示的工序中，与图13所示的工序同样地，在槽TR1中埋入绝缘物而形成元件隔离部DTI。此外也可以是在元件隔离DTI的侧壁露出的状态下使氛围气体为等离子状态而掺杂杂质的方法。
或者，也可以代替图6A、图6B而半导体区域SR2i构成为图16A、16B所示那样。图16A是对像素P的构成中的一部分进行表示的透视立体图。 图16B是对与像素P的构成对应的虚拟的方筒进行表示的立体图。
具体而言，在信号存储部PD，半导体区域SR2i如图16A所示，除了具有部分(第一部分)SR21及部分(第二部分)SR22以外，还具有部分(第三部分)SR23i。部分SR23i沿着半导体区域SR1的部分SR13延伸。部分SR23i沿着面FC3从与交叉线CL2对应的位置延伸到与交叉线CL3对应的位置。半导体区域SR2i在从与半导体基板SB的表面SBa垂直的方向透视的情况下，具有大致U形状。半导体区域SR4i配置于与半导体基板SB内中的半导体区域SR2i对应的(例如，等同的)深度位置，以填补由半导体区域SR2i的部分SR21、部分SR22及部分SR23i和半导体区域SR1的部分SR13及部分SR14包围的空间。通过这种构成，也能够使半导体区域SR2i为，从半导体基板SB的比表面SBa深的位置起沿深度方向纵型地配置并且沿着半导体区域SR1延伸成纵型的板状的半导体区域。
此时，槽栅TRGi的沟槽部TRG2i从半导体基板SB的表面SBa中的同交叉线CL1与交叉线CL2之间(参照图16B)对应的位置起沿深度方向延伸到半导体区域SR2i的附近(图16A参照)。在半导体区域SR2i中，如图17A所示，部分SR21的主要部分、部分SR22的主要部分、部分SR23i的主要部分分别具有俯视时为平坦的形状。半导体区域SR2i中的、部分SR21及部分SR22的连接部分SR212与部分SR22及部分SR23i的连接部分SR233i分别具有在俯视时半导体区域SR1与半导体区域SR4i的距离在斜方向上变长的部分。由此，在半导体区域SR2i中，在图17A的平面观察时，如图17B所示，对于应当转送的电荷，与部分SR21的主要部分、部分SR22的主要部分及部分SR23i的主要部分相比，连接部分SR212及连接部分SR233i的电势容易变高。并且，通过使部分SR22的杂质浓度比部分SR21及部分SR23i的杂质浓度高出一定程度，从而如图17B所示能够容易地使部分SR22的电势比部分SR212、部分SR223i的电势高。为此，通过使沟槽部TRG2i从同交叉线CL1与交叉线CL2之间对应的位置起沿深度方向延伸到半导体区域SR2i的附近，从而能够从半导体区域SR2i中的电荷容易积存的区域取出电荷。另外，图17A是对半导体区域SR2i的平面构成进行表示的图。图17B是对沿着图17A的D－D’线的电势相对于电荷的分布进行表示的图。
或者，也可以代替图6A、图6B而半导体区域SR2j构成为图18A、18B所示那样。图18A是对像素P的构成中的一部分进行表示的透视立体图。图18B是对与像素P的构成对应的虚拟的方筒进行表示的立体图。
具体而言，在信号存储部PD，半导体区域SR2j如图18A所示，除了具有部分(第一部分)SR21及部分(第二部分)SR22以外，还具有部分(第三部分)SR23j及部分(第四部分)SR24j。部分SR23j沿着半导体区域SR1的部分SR13而延伸。部分SR23j沿着面FC3从与交叉线CL2对应的位置延伸到与交叉线CL3对应的位置。部分SR24j沿着半导体区域SR1的部分SR14而延伸。部分SR24j沿着面FC4从与交叉线CL3对应的位置延伸到与交叉线CL4对应的位置。在从与半导体基板SB的表面SBa垂直的方向透视的情况下，半导体区域SR2j具有大致O形状。半导体区域SR4j被配置在半导体基板SB内中的与半导体区域SR2j对应的(例如，等同的)深度位置，以填补由半导体区域SR2i的部分SR21、部分SR22、部分SR23j及部分SR24j包围的空间。通过这种构成，也能够使半导体区域SR2j为，从半导体基板SB的比表面SBa深的位置起沿深度方向纵型地配置并且沿着半导体区域SR1延伸成纵型的板状的半导体区域。
此外，半导体区域SR2j能够形成为，部分SR23j及部分SR24j各自中的第二导电型的杂质浓度比部分SR21及部分SR22各自中的第二导电型的杂质浓度低。该构成能够通过在图14C、图14D所示的工序之后追加对与部分SR23j及部分SR24j对应的区域选择性地导入第二导电型的杂质的工序来实現。
例如，形成除了覆盖元件隔离部DTI及半导体区域SR1以外还选择性地覆盖部分SR21、部分SR22及应当成为半导体区域SR4j的区域的抗蚀图案RP4(未图示)。抗蚀图案RP4在俯视时延伸为格子状。此外，抗蚀图案RP4具有与应当形成部分SR23j及部分SR24j的区域对应的开口图案RP4a(未图示)。
然后，用离子注入法，将抗蚀图案RP4作为掩模而对半导体基板SB导入第二导电型(例如，N型)的杂质。即，将抗蚀图案RP4作为掩模而将第二导电型的杂质离子注入到半导体基板SB。N型的杂质例如是磷、砷等。此时，以比图14A、图14B所示的工序中的注入量少的注入量，对半 导体基板SB注入第二导电型的杂质离子。此外，以可注入到半导体基板SB中的比表面SBa深的位置的这种加速电压(注入能量)，对半导体基板SB注入第二导电型的杂质离子。由此，半导体区域SR4j内的被注入了第二导电型的杂质离子的区域形成为部分SR23j及部分SR24j。部分SR23j及部分SR24j各自中的第二导电型的杂质浓度比部分SR21及部分SR22各自中的第二导电型的杂质浓度低。
此时，沟槽部TRG2从半导体基板SB的表面SBa中的与交叉线CL1(参照图18B)对应的位置起沿深度方向延伸到半导体区域SR2的附近(参照图18A)。在半导体区域SR2j中，部分SR23j及部分SR24j各自中的第二导电型的杂质浓度比部分SR21及部分SR22各自中的第二导电型的杂质浓度低。由此，在半导体区域SR2j中，如图19B所示，对于应当转送的电荷，与部分SR23j及部分SR24j相比，部分SR21及部分SR22的电势容易变高。此外，半导体区域SR2j如图19A所示，部分SR21的主要部分及部分SR22的主要部分分别具有俯视时为平坦的形状，与此相对，部分SR21及部分SR22的连接部分SR212具有俯视时半导体区域SR1与半导体区域SR4j的距离在斜方向变长的部分。由此，在半导体区域SR2j中，如图19B所示，对于应当转送的电荷，与部分SR21的主要部分及部分SR22的主要部分相比，连接部分SR212的电势容易变高。即，在半导体区域SR2j中，以部分SR23j及部分SR24j→部分SR21的主要部分及部分SR22的主要部分→连接部分SR212这一方式，电势阶梯性地容易变高。为此，能够使半导体区域SR2j中存储的电荷在半导体区域SR2j内容易地导到连接部分SR212的附近。此外，通过使沟槽部TRG2从与交叉线CL1对应的位置起沿深度方向延伸到半导体区域SR2的附近，能够有效地从半导体区域SR2j中的电荷容易积存的区域取出电荷。另外，图19A是对半导体区域SR2的平面构成进行表示的图。图19B是对沿着图19A的E－E’线的电势相对于电荷的分布进行表示的图。
或者，也可以代替图18A、图18B所示的构成而半导体区域SR2k构成为图20A、图20B所示那样。图20A是对像素P的构成中的一部分进行表示的透视立体图。图20B是对与像素P的构成对应的虚拟的方筒进行表示的立体图。
在图20A及图20B的构成中，与图18A及图18B的构成相比，追加了部分SR25k。部分SR25k覆盖部分SR21、部分SR22、部分SR23j、部分SR24j各自中的表面SBa侧的端部。在从与半导体基板SB的表面SBa垂直的方向透视的情况下，部分SR21、部分SR22、部分SR23j、部分SR24j具有大致O形状。在以与从面FC1朝向面FC3的方向垂直的剖面观察的情况下，部分SR22、部分SR25k、部分SR24j具有大致倒U形状。
此外，部分SR25k覆盖半导体区域SR4j中的表面SBa侧的端部。即，半导体区域SR4j规定部分SR25k的边界，以使部分SR25k成为横型的板状。
此时，能够使部分SR25k中的第一导电型的杂质的浓度比部分SR21、部分SR22、部分SR23、部分SR24各自中的第一导电型的杂质的浓度低。由此，在半导体区域SR2k中，能够以部分SR23j及部分SR24j→部分SR21的主要部分及部分SR22的主要部分→连接部分SR212→部分SR25k这一方式，阶梯性地使电势变高。
通过构成为图20A、图20B所示那样，与图18A、图18B的构成相比，能够进一步扩大存储信号电荷的区域的面积(部分SR21、部分SR22、部分SR23j、部分SR24j各自的纵方向的面积及部分SR25k的平面方向的面积)。由此，能够使信号存储部PD的饱和电荷量(例如，饱和电子数)进一步增加。
(第二实施方式)
接下来，对第二实施方式所涉及的固体摄像装置205进行说明。下面，以与第一实施方式不同的部分为主进行说明。
在第一实施方式中，按每个像素P设有转送部TR、复位部RST及放大部AMP，所以如图4A所示，各像素P的x方向的宽度Wx及y方向的宽度Wy需要按配置转送部TR、复位部RST及放大部AMP的量来确保。例如，在俯视时，需要按各像素P，确保与转送部TR(转送晶体管)的槽栅TRG、复位部RST(复位晶体管)的栅极RSTG、放大部AMP(放大晶体管)的栅极AMPG对应的面积。
对此，能够削减按各像素P应当配置的元件数(晶体管数)时，能够使各像素P的x方向的宽度Wx及y方向的宽度Wy进一步缩小，能够期 待各像素P的进一步的缩小。
因此，在第二实施方式中，在多个像素P间分别共有复位部RST及放大部AMP，并且按多个像素P分配配置复位部RST及放大部AMP。
具体而言，如图21所示，在固体摄像装置205的像素阵列212中的在列方向(x方向)相邻的二个像素之间分别共有复位部RST及放大部AMP，并且对在列方向(x方向)相邻的二个像素分配配置复位部RST及放大部AMP。图21是关于2行×2列的像素P(1，1)～P(2，2)的阵列来示意性地表示固体摄像装置205的像素阵列212的平面构成的图。
例如，对在列方向(x方向)相邻的二个像素P(1，1)、P(2，1)进行示意性地说明。另外，关于在列方向(x方向)相邻的二个像素P(2，1)、P(2，2)，也与在列方向(x方向)相邻的二个像素P(1，1)、P(2，1)是同样的。
像素P(1，1)具有复位部RST，但不具有放大部AMP。像素P(1，1)的复位部RST(复位晶体管)的源极RSTS分别电连接于像素P(1，1)的电荷电压转换部FD(半导体区域SR3)及像素P(2，1)的电荷电压转换部FD(半导体区域SR3)。由此，像素P(1，1)的复位部RST将像素P(1，1)的电荷电压转换部FD(半导体区域SR3)的电压复位，并将像素P(2，1)的电荷电压转换部FD(半导体区域SR3)的电压复位。
此外，像素P(2，1)具有放大部AMP，但不具有复位部RST。像素P(2，1)的放大部AMP(放大晶体管)的栅极AMPG分别电连接于像素P(1，1)的电荷电压转换部FD(半导体区域SR3)及像素P(2，1)的电荷电压转换部FD(半导体区域SR3)。由此，像素P(2，1)的放大部AMP将与像素P(1，1)的电荷电压转换部FD(半导体区域SR3)的电压对应的信号输出至信号线SIG＿j，并将与像素P(2，1)的电荷电压转换部FD(半导体区域SR3)的电压对应的信号输出至信号线SIG＿j。
另外，与图21所示的平面构成对应的电路构成例如如图22那样。图22是对固体摄像装置205的电路构成进行表示的图。在共有复位部RST及放大部AMP的二个像素P(1，1)、P(2，1)之间分别输出与信号存储部PD的电荷对应的信号还是将与信号存储部PD的电荷对应的信号相加后输出，能够以二个像素P(1，1)、P(2，1)的各自的转送部TR的导通·截 止的定时来调整。另外，图21所示的布局构成上的像素P(1，1)的电荷电压转换部FD(半导体区域SR3)和像素P(2，1)的电荷电压转换部FD(半导体区域SR3)，通过布线相互电连接而具有相同的电压，所以如图22所示，电路构成上作为由像素P(1，1)及像素P(2，1)所共有的单一的电荷电压转换元件而发挥功能。
如以上所述，在第二实施方式中，在固体摄像装置205的像素阵列212中，在多个像素P间分别共有复位部RST及放大部AMP，并且对该共有的多个像素P分配配置复位部RST及放大部AMP。由此，能够削减按各像素P应当配置的元件数(晶体管数)。其结果是，能够使各像素P的x方向的宽度Wx及y方向的宽度Wy进一步缩小，能够使各像素P进一步缩小。此外，在使各像素的平面方向的面积缩小了的情况下，对于各像素P，能够确保平均后的放大部(放大晶体管)AMP的尺寸较大，能够抑制随机噪声的增加。
另外，在固体摄像装置205’的像素阵列212’中，以行方向2个像素且列方向1列为单位的信号读出电路共有构成中，也可以采用如图23的配置。图23是对像素阵列212’的其他的平面构成的例子进行表示的图。即，也可以是如下配置：信号读出电路共有单位是行方向2个像素且列方向1列这一点没有变化，但每列其各为1个像素量而在图23中观察使在上下方向互不相同。例如，在第1列，像素P(2，1)及像素P(3，1)间分别共有复位部RST及放大部AMP，并且按多个像素P分配配置复位部RST及放大部AMP。在第2列，像素P(1，2)及像素P(2，2)分别共有复位部RST及放大部AMP，并且按多个像素P分配配置复位部RST及放大部AMP。在此情况下，也能够削减按各像素P应当配置的元件数(晶体管数)。
或者，在第二实施方式中，对在列方向(x方向)相邻的二个像素P间分别共有复位部RST及放大部AMP的情况进行示意性地说明，但共有复位部RST及放大部AMP的像素数也可以是三个以上。
例如，也可以如图24所示，在固体摄像装置205i的像素阵列212i中的在列方向(x方向)相邻的四个像素之间分别共有复位部RST及放大部AMP，并且对在列方向(x方向)相邻的四个像素分配配置复位部RST及放大部AMP。图24是关于4行×2列的像素P(1，1)～P(4，2)的阵列 对固体摄像装置205i的像素阵列212i的平面构成进行示意性地表示的图。
例如，对在列方向(x方向)相邻的四个像素P(1，1)、P(2，1)、P(3，1)、P(4，1)进行示意性地说明。另外，关于在列方向(x方向)相邻的四个像素P(1，2)、P(2，2)、P(3，2)、P(4，2)，与在列方向(x方向)相邻的四个像素P(1，1)、P(2，1)、P(3，1)、P(4，1)也是同样的。
像素P(1，1)具有复位部RST，但不具有放大部AMP。像素P(1，1)的复位部RST(复位晶体管)的源极RSTS分别电连接于像素P(1，1)的电荷电压转换部FD(半导体区域SR3)、像素P(2，1)的电荷电压转换部FD(半导体区域SR3)、像素P(3，1)的电荷电压转换部FD(半导体区域SR3)、像素P(4，1)的电荷电压转换部FD(半导体区域SR3)。由此，像素P(1，1)的复位部RST将像素P(1，1)的电荷电压转换部FD(半导体区域SR3)的电压复位，将像素P(2，1)的电荷电压转换部FD(半导体区域SR3)的电压复位，将像素P(3，1)的电荷电压转换部FD(半导体区域SR3)的电压复位，并将像素P(4，1)的电荷电压转换部FD(半导体区域SR3)的电压复位。
此外，像素P(2，1)、P(3，1)、P(4，1)分别具有放大部AMP，但不具有复位部RST。像素P(2，1)、P(3，1)、P(4，1)各自的放大部AMP(放大晶体管)的栅极AMPG分别电连接于像素P(1，1)的电荷电压转换部FD(半导体区域SR3)、像素P(2，1)的电荷电压转换部FD(半导体区域SR3)、像素P(3，1)的电荷电压转换部FD(半导体区域SR3)、像素P(4，1)的电荷电压转换部FD(半导体区域SR3)。由此，像素P(2，1)、P(3，1)、P(4，1)各自的放大部AMP成为使各自的源极共通此外使各自的漏极共通而并联地连接的状态。像素P(2，1)、P(3，1)、P(4，1)各自的放大部AMP(放大晶体管)经由信号线SIG＿j与源极彼此连接，经由电源线与漏极彼此连接。像素P(1，1)、P(2，1)、P(3，1)、P(4，1)的电荷电压转换部FD成为始终电连接于像素P(2，1)、P(3，1)、P(4，1)的放大部AMP(放大晶体管)的栅极AMPG和像素P(1，1)的复位部RST(复位晶体管)的源极RSTS的状态。即，像素P(2，1)、P(3，1)、P(4，1)各自的放大部AMP并联地连接于像素P(1，1)、 P(2，1)、P(3，1)、P(4，1)的电荷电压转换部FD与信号线SIG＿j之间，所以能够容易地获得跨导。
另外，与图24所示的平面构成对应的电路构成例如如图25那样。图25是对固体摄像装置205i的电路构成进行表示的图。如图25所示，像素P(2，1)、P(3，1)、P(4，1)各自的放大部AMP等价地作为一个放大部发挥功能。共有复位部RST及放大部AMP的四个像素P(1，1)、P(2，1)、P(3，1)、P(4，1)之间分别输出与信号存储部PD的电荷对应的信号还是将与信号存储部PD的电荷对应的信号相加后输出，能够以四个像素P(1，1)、P(2，1)、P(3，1)、P(4，1)的各自的转送部TR的导通·截止的定时来调整。另外，图24所示的布局构成上的像素P(1，1)的电荷电压转换部FD(半导体区域SR3)、像素P(2，1)的电荷电压转换部FD(半导体区域SR3)、像素P(3，1)的电荷电压转换部FD(半导体区域SR3)及像素P(4，1)的电荷电压转换部FD(半导体区域SR3)，通过布线相互电连接而具有相同的电压，所以图如25所示，在电路构成上作为由像素P(1，1)、P(2，1)、P(3，1)、P(4，1)共有的单一的电荷电压转换元件发挥功能。
这样，在三个以上的像素P间分别共有复位部RST及放大部AMP并且对该共有的多个像素P分配配置复位部RST及放大部AMP的情况下，能够使共有的放大部AMP的数目为多个。由此，在使各像素的平面方向的面积缩小了的情况下，，通过并联地连接而通道宽度在实效上变大的放大部(放大晶体管)AMP输出各像素P的输出信号，所以能够进一步抑制随机噪声的增加。
或者，也可以是，在三个以上的像素P间除了分别共有复位部RST及放大部AMP以外还分别共有选择部ADR并且对该共有的多个像素P分配配置复位部RST、放大部AMP及选择部ADR。
即，代替复位部RST而由选择部ADR进行用于使像素P为选择状态/非选择状态的动作，所以复位部RST的漏极侧的电位可以被固定(例如，VDD)。选择部ADR例如是选择晶体管，在有效电平的控制信号被提供给栅极ADRG时导通，从而使像素P为选择状态，在非有效电平的控制信号被提供给栅极ADRG时截止，从而使像素P为非选择状态。
例如，在图24所示的四个像素P(1，1)、P(2，1)、P(3，1)、P(4，1)中，将像素P(4，1)的放大部AMP置换为选择部ADR，将选择部ADR(选择晶体管)的漏极连接到像素P(2，1)、P(3，1)各自的放大部AMP的源极。图26是对如上所述使固体摄像装置205i变形后的固体摄像装置的平面构成进行表示的图。图27是对如上所述使固体摄像装置25i变形后的固体摄像装置的电路构成进行表示的图。在此情况下，与按每个像素P设置复位部RST、放大部AMP、选择部ADR的构成相比，也能够削减按各像素P应当配置的元件数(晶体管数)。另外，图26所示的布局构成上的像素P(1，1)的电荷电压转换部FD(半导体区域SR3)、像素P(2，1)的电荷电压转换部FD(半导体区域SR3)、像素P(3，1)的电荷电压转换部FD(半导体区域SR3)及像素P(4，1)的电荷电压转换部FD(半导体区域SR3)，通过布线相互电连接而具有相同的电压，所以如图27所示，在电路构成上作为由像素P(1，1)、P(2，1)、P(3，1)、P(4，1)共有的单一的电荷电压转换元件发挥功能。
另外，在第一实施方式及第二实施方式中，对元件隔离部DTI在俯视时延伸为格子状的情况(参照图13)进行了示意性地说明。但是，在元件隔离部DTI在剖视时从半导体基板SB的表面SBa起沿深度方向延伸并贯通到半导体基板SB的背面SBb为止的情况下，元件隔离部DTI在俯视时延伸为格子状时，需要按各像素设置基板触点并使各像素的半导体基板SB的电位稳定。
例如，设置于像素间的元件隔离部DTI从表面SBa贯通到背面SBb(参照图4B)，并且将像素和像素的四方的边界的全部完全包围的情况下(参照图13)，像素的半导体区域按每像素被完全隔绝。在此情况下，如图28所示，关于像素的构成信号读出电路的MOS晶体管的第一导电型的阱(例如P－well)，为了按每个像素固定在基准电位，而需要对于P－well(参照图4B)将电导通的基板触点SBC设置在半导体基板SB的表面SBa，将基板布线连接在基板触点SBC上，并对该基板布线施加基准电位。图28是对按各像素设置了基板触点SBC的情况下的平面构成进行表示的图。另外，关于图4～图27，为了简化而省略了基板触点SBC的图示及说明。
这样，在按各像素设置基板触点的情况下，能够限制各像素P的x方 向的宽度Wx及y方向的宽度Wy(图4A参照)的、基板触点的量的缩小化。
因此，元件隔离部例如如图29、图31所示，能够以在俯视时从格子状的图案去除一部分而变得不连续的图案构成。
图29的情况下，元件隔离部DTIp以在俯视时以1个像素间距分别在x方向及y方向上互相隔离的图案构成。即，在像素的半导体区域与相邻的像素的半导体区域未被元件隔离部DTIp局部地隔绝而连续的情况下，无需按每个像素设置基板触点并施加基准电位。例如，元件隔离部DTIp从表面SBa贯通到背面SBb(参照图4B)，但如图28所示的那样元件隔离部DTIp的一部分在像素的边界非连续的情况下，对多个像素仅设置一个用于施加基准电位的基板触点SBC即可。图30是对元件隔离部DTIp的一部分在像素的边界非连续的情况下对每两个像素设置一个基板触点SBC的构成进行示意性地表示。
或者，图31的情况下，元件隔离部DTIr以在俯视时以2个像素间距分别在x方向及y方向上互相隔离的图案构成。
这样，通过构成为使元件隔离部在俯视时在像素的边界非连续，从而能够将按各像素的半导体基板SB局部地电连接，所以无需按各像素设置基板触点，能够容易地使各像素P的x方向的宽度Wx及y方向的宽度Wy缩小。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并没有意图限定发明的范围。这些实施方式可以以其他各种方式进行实施，在不超出发明主旨的范围内，可进行各种省略、调换以及变更。这些实施方式及其变形包括在发明的范围和主旨内，同样，也包括在权利要求所记载的发明和与其等同的范围内。