高精度逐次逼近型模数转换器及其基于DNL的性能提升方法.pdf

本发明提供一种高精度逐次逼近型模数转换器，包括冗余权重电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路；冗余权重电容阵列在采样阶段采集输入电压，产生输出电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算，比较器比较冗余权重电容阵列的输出电压，编码重建电路根据比较器输出结果和权重存储电路中的电容权重，计算逐次逼近型模数转换器的输出码，权重存储电路存储电容权重，控制逻辑电路控制冗余权重电容阵列的采样和转换阶段。本发明还提供一种基于DNL的适于模数转换器的性能提升方法。本发明采用带有冗余权重的电容阵列，实现了电容失配误差的数字校正，提升了转换速度和线性度。

权利要求书1.  一种高精度逐次逼近型模数转换器，其特征在于，包括冗余权重电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路；其中，所述冗余权重电容阵列接收外部输入电压Vin+和Vin-，在所述控制逻辑电路的控制下，产生输出电压Vout+和Vout-，并送入所述比较器进行比较，根据比较器的比较结果，在所述控制逻辑电路的控制下，依次控制每位电容参与电压加减运算，重新产生输出电压Vout+和Vout-，送入比较器进行比较，如此循环，直到最后一位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；所述比较器比较所述冗余权重电容阵列的输出电压Vout+和Vout-，若Vout+大于Vout-，比较器输出为1，否则，比较器输出为0；所述编码重建电路根据比较器输出结果和所述权重存储电路中根据DNL提取的实际电容权重，计算逐次逼近型模数转换器的输出码；所述权重存储电路存储根据DNL提取的实际电容权重；所述控制逻辑电路控制所述冗余权重电容阵列在采样阶段采集输入电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算。2.  根据权利要求1所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余权重电容阵列包括n位有效电容和至少r位冗余电容，每1位有效电容和冗余电容包含的电容个数均为2的整数倍；其 中，第n位有效电容为Cn，第n-1位有效电容为Cn-1，…，第1位有效电容为C1，Cn为最高权重有效电容且权重为Wn，C1为最低权重有效电容且权重为W1；第r位冗余电容为C'r，第r-1位冗余电容为C'r-1，…，第1位冗余电容为C'1，C'r为最高权重冗余电容且权重为W'r，C'1为最低权重冗余电容且权重为W'1，所述冗余权重电容阵列可包含C'r，…，C'1中一位或多位冗余电容进行模数转换，且每一个冗余权重的冗余电容至少有一位。3.  根据权利要求2所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余电容位于与其权重相同的有效电容之后。4.  根据权利要求2所述的高精度逐次逼近型模数转换器，其特征在于，工艺和电路结构决定的电容失配误差最大值为Nmismatch_max个LSB，则所述冗余权重电容阵列需要的最小冗余权重个数为Nr_min＝1+log2(Nmismatch_max)。5.  根据权利要求1所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余权重电容阵列和比较器同时采用差分结构连接或同时采用单端结构连接。6.  一种基于DNL的性能提升方法，该方法适于权利要求1-5中任一项所述的高精度逐次逼近型模数转换器，其特征在于，该方法包括以下步骤：冗余权重电容阵列接收外部输入电压Vin+和Vin-进行采样，采样后产生输出电压Vout+和Vout-，并送入比较器进行比较；比较器比较输出电压Vout+和Vout-，得到比较输出结果；根据比较输出结果，控制逻辑电路控制冗余权重电容阵列的相应权重电容进行电压加减运算，并重新产生输出电压Vout+和Vout-，送入比较器进行比较，如此循环，直到最低权重位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；编码重建电路存储每次比较输出结果，并读取权重存储电路中根据DNL提取的实际电容权重，计算出逐次逼近型模数转换器的输出码。7.  根据权利要求6所述的基于DNL的性能提升方法，其特征在于，所述冗余权重电容阵列采样后，输出电压Vout+等于βVin+，输出电压Vout-等于βVin-，比较器比较输出电压Vout+和Vout-的第1次输出，得到比较输出结果Dn；根据比较输出结果Dn，控制逻辑电路控制有效电容Cn进行电压加减运算，得到Vout+和Vout-的第2次输出；比较器比较输出电压Vout+和Vout-的第2次输出，得到比较输出结果Dn-1，如此循环，直到最低权重位电容完成电压加减运算。8.  根据权利要求7所述的基于DNL的性能提升方法，其特征在于，若所述比较输出结果Dn为1，则第n位有效电容运算后的输出电压为：[(Vout+)-(Vout-)]n=[(Vout+)-(Vout-)]0-β×Vref×WnΣk=i+1nWk;]]>若所述比较输出结果Dn为0，则第n位有效电容运算后的输出电压为：[(Vout+)-(Vout-)]n=[(Vout+)-(Vout-)]0+β×Vref×WnΣk=i+1nWk;]]>Cn，Cn-1，…，Cr，C'r，Cr-1，C'r-1，…，C1，C'1按顺序依次进行电压加减运算；其中β为采样 电容之和与所有电容之和的比值β=Σk=i+1nWkΣk=1nCk+Σk=1rCk′.]]>9.  根据权利要求6所述的基于DNL的性能提升方法，其特征在于，所述编码重建电路采用如下公式计算逐次逼近型模数转换器的输出码：Dout＝WnDn+Wn-1Dn-1+…+WrDr+W'rD'r+…+W1D1+W'1D'1其中，Wn，Wn-1，…，Wr，W'r，…，W1，W'1为权重存储电路中存储的电容权重，Dn，Dn-1，…，Dr，D'r，…，D1，D'1为比较器的比较输出结果。10.  根据权利要求6所述的基于DNL的性能提升方法，其特征在于，所述权重存储电路中存储的根据DNL提取的实际电容权重的提取包括如下步骤：设置权重存储电路中的电容权重初始值为理想权重；关闭所有冗余电容，然后进行A/D转换，得到编码重建电路的第一输出序列码；根据第一输出序列码，计算模数转换器的第一DNL序列；根据第一DNL序列，提取有效电容的实际权重；关闭所有冗余电容对应的有效电容，然后进行A/D转换，得到编码重建电路的第二输出序列码；根据第二输出序列码，计算模数转换器的第二DNL序列；根据第二DNL序列，提取冗余电容的实际权重。11.  根据权利要求10所述的基于DNL的性能提升方法，其特征 在于，所述设置权重存储电路中的电容权重初始值为理想权重具体包括：有效位权重设置，第j位有效位权重Wj＝2j-1，其中j＝1,2,...,n；冗余位权重设置，第k位冗余位权重W'k＝Wk＝2k-1，其中k＝1,2,...,r。12.  根据权利要求10所述的基于DNL的性能提升方法，其特征在于，所述根据第一DNL序列，提取有效电容的实际权重具体包括如下步骤：根据第一DNL序列，还原得到模数转换器的输入输出关系：Ain(x)=Σj=1xA(j)=x+Σj=1xDNL(j),]]>其中，Ain(x)为数字码x对应的模拟输入电压增量；提取第n位有效电容的权重Wn=12n-1-2×Ne(n)[Σj=2n-1+Ne(n)2n-Ne(n)Ain(j)-Σj=Ne(n)2n-1-Ne(n)Ain(j)],]]>其中，Ne(n)为工艺失配决定的舍弃点个数；假设工艺偏差决定的最大失配为e％，则第n位电容权重计算中，Ne(n)为2n与e％之积取整：Ne(n)＝int(2n·e％)；提取第n-1位有效电容的权重Wn-1：W(n-1)1=12n-2-2×Ne(n-1)[Σj=2n-2+Ne(n-1)2n-1-Ne(n-1)Ain(j)-Σj=Ne(n-1)2n-2-Ne(n-1)Ain(j)]]]>W(n-1)2=12n-2-2×Ne(n-1)[Σj=2n-2+Ne(n-1)+2n-12n-1-Ne(n-1)+2n-1Ain(j)-Σj=Ne(n-1)+2n-12n-2-Ne(n-1)+2n-1Ain(j)]]]>W(n-1)=12[W(n-1)1+W(n-1)2]]]>其中，Ne(n-1)＝int(2n-1·e％)；提取第m位有效电容的权重Wm：Wm1=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)2m-Ne(m)Ain(j)-Σj=Ne(m)2m-1-Ne(m)Am(j)]Wm2=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)+2m2m-Ne(m)+2mAin(j)-Σj=Ne(m)+2m2m-1-Ne(m)+2mAin(j)]...Wm(2n-m)=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)+(2n-m-1)×2m2m-Ne(m)+(2n-m-1)×2mAin(j)-Σj=Ne(m)+(2n-m-1)×2m2m-1-Ne(m)+(2n-m-1)×2mAin(j)]Wm=12n-mΣj=12n-mWmj;]]>如此循环，提取第m位电容后剩余的所有电容权重；若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵列的单调性，则权重小于Wm的电容失配误差可以忽略，则其权重为理想权重。13.  根据权利要求10所述的基于DNL的性能提升方法，其特征在于，所述根据第二DNL序列，提取冗余电容的实际权重具体包括如下步骤：根据第二DNL序列，还原得到模数转换器的输入输出关系：Ain′(x)=Σj=1xA′(j)=x+Σj=1xDNL′(j),]]>其中，A'in(x)为数字码x对应的模拟输入电压增量；提取第r’位冗余电容的权重Wr'：Wr′1=12r′-1-2×Ne(r′)[Σj=2r′-1+Ne(r′)2r′-Ne(r′)Ain(j)-Σj=Ne(r′)2r′-1-Ne(r′)Ain(j)]Wr′2=12r′-1-2×Ne(r′)[Σj=2r′-1+Ne(r′)+2r′2r′-Ne(r′)+2r′Ain(j)-Σj=Ne(r′)+2r′2r′-1-Ne(r′)+2r′Ain(j)]]]>...Wr′(2n-r′)=12r′-1-2×Ne(r′)Wr′=12n-r′Σj=12n-r′Wr′j;[Σj=2r′-1+Ne(r′)+(2n-r′-1)×2r′2r′-Ne(r′)+(2n-r′-1)×2r′Ain(j)-Σj=Ne(r′)+(2n-r′-1)×2r′2r′-1-Ne(r′)+(2n-r′-1)×2r′Ain(j)]]]>如此循环，提取第r’位电容后剩余的所有电容权重；若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵列的单调性，则权重小于Wm'的电容失配误差可以忽略，则其权重为理想权重。14.  根据权利要求10所述的基于DNL的性能提升方法，其特征在于，所述方法进一步包括以下步骤：将提取的实际权重写入所述权重存储电路；打开所有的有效电容和冗余电容，使它们都参与A/D转换；进行A/D转换，利用实际权重得到正确输出码。

说明书高精度逐次逼近型模数转换器及其基于DNL的性能提升方法
技术领域
本发明属于数模转换器技术领域，具体涉及一种高精度逐次逼近型模数转换器及其基于DNL的性能提升方法。
背景技术
逐次逼近型A/D转换器通常包含比较器、电容阵列、逐次逼近寄存器和控制逻辑电路，这些电路模块中多数为数字电路；因此，随着工艺尺寸的缩小，逐次逼近型A/D转换器开始展现其先天的结构优势，其中的数字电路随工艺尺寸的缩小，不但速度越来越快、功耗越来越低，而且面积也越来越小，这与现代电子产品低功耗、小型化的需求一致。当然，其中的模拟电路也同样面临工艺尺寸缩小带来的增益下降和功耗增加的问题，但综合来看，利大于弊。因此，逐次逼近型结构成为了近年来国际研究的热点。
逐次逼近型A/D转换器目前的研究主要集中在中低精度，高精度方面的研究比较少，原因是由于工艺偏差的存在，电容阵列失配误差导致高精度逐次型A/D转换器的线性度下降、信噪比降低，因此，电容阵列失配误差成为制约高精度逐次逼近型A/D转换器性能的一个关键限制因素。本发明的发明人研究发现，将传统的用于逐次逼近型A/D转换器的电容阵列失配误差测量和校正方法，应用于高精度逐次逼近型A/D转换器时，会存在以下问题：
1、结构问题：
在传统结构的逐次逼近型A/D转换器中，如果采用数字校正方 法，记录每个电容的实际权重，即使能够正确测量每个电容的实际权重，但是，在高位权重大于剩余所有位权重之和加1LSB(Least Significant Bit，最低有效位)时，会出现失码现象。例如，一个4bit的A/D转换器，实际权重为(9，3，2，1)，则输入输出对应关系为：
输入0123456789101112131415输出0123456669101112131415
可见，输出码中7和8丢失了。因此，传统结构的逐次逼近型A/D转换器不能采用数字方法校正电容失配误差。
2、失配误差测量问题：
传统的电容失配误差测量，通常都需要引入辅助的小电容阵列，同时，还需要相应的控制开关和控制逻辑电路，不但增加电路的设计复杂度，而且引入的小电容阵列同样也存在电容失配误差，导致电容失配误差的测量精度下降，用于高精度逐次逼近型A/D转换器时，很难满足测量精度要求。
3、电容失配误差校正问题：
传统的电容失配误差校正方法通常采用补偿电容阵列对电容失配误差进行补偿，当某个电容参与了电荷的加减运算时，相应的补偿电容阵列对其失配误差引起的电荷变化进行补偿，由于补偿的精度必须达到1LSB以内，因此，当逐次逼近型A/D转换器精度增加时，补偿电容阵列必须采用复杂的结构来实现高的补偿精度，所以，补偿电容阵列很难实现。
发明内容
针对现有技术存在的技术问题，本发明提供一种高精度逐次逼近型模数转换器，有效降低了电路设计的复杂度，且不需要辅助电容阵 列、辅助开关和控制逻辑，就能精确测量电容失配误差并进行电容失配误差校正，从而达到提升A/D转换器的信噪比、线性度以及转换速度的目的。
为了实现上述目的，本发明采用如下技术方案：
一种高精度逐次逼近型模数转换器，其特征在于，包括冗余权重电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路；其中，
所述冗余权重电容阵列接收外部输入电压Vin+和Vin-，在所述控制逻辑电路的控制下，产生输出电压Vout+和Vout-，并送入所述比较器进行比较，根据比较器的比较结果，在所述控制逻辑电路的控制下，依次控制每位电容参与电压加减运算，重新产生输出电压Vout+和Vout-，送入比较器进行比较，如此循环，直到最后一位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；
所述比较器比较所述冗余权重电容阵列的输出电压Vout+和Vout-，若Vout+大于Vout-，比较器输出为1，否则，比较器输出为0；
所述编码重建电路根据比较器输出结果和所述权重存储电路中根据DNL提取的实际电容权重，计算逐次逼近型模数转换器的输出码；
所述权重存储电路存储根据DNL提取的实际电容权重；
所述控制逻辑电路控制所述冗余权重电容阵列在采样阶段采集输入电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算。
本发明提供的高精度逐次逼近型模数转换器，采用带有冗余权重的电容阵列，实现了电容失配误差的数字校正，且冗余权重的使用， 能够容忍电容阵列不完全建立引入的误差，提升了模数转换器的转换速度；本发明的电容失配误差测量，不需要辅助的电容阵列、辅助开关和控制逻辑，就能够实现电容失配误差的测量，降低了电路设计的复杂度，节省了版图面积和功耗，同时本发明使用数字方法测量和校正电容失配，误差测量和校正精度不受工艺条件限制，提高了测量和校正精度，且通过测量和校正电容失配误差，提升了模数转换器的信噪比和线性度。
进一步，所述冗余权重电容阵列包括n位有效电容(对应n个有效权重)和至少r位冗余电容(对应r个冗余权重)，每1位有效电容和冗余电容包含的电容个数均为2的整数倍；其中，第n位有效电容为Cn，第n-1位有效电容为Cn-1，…，第1位有效电容为C1，Cn为最高权重有效电容且权重为Wn，C1为最低权重有效电容且权重为W1；第r位冗余电容为C'r，第r-1位冗余电容为C'r-1，…，第1位冗余电容为C'1，C'r为最高权重冗余电容且权重为W'r，C'1为最低权重冗余电容且权重为W'1，所述冗余权重电容阵列可包含C'r，…，C'1中一位或多位冗余电容进行模数转换，且每一个冗余权重的冗余电容至少有一位。
进一步，所述冗余电容位于与其权重相同的有效电容之后。
进一步，工艺和电路结构决定的电容失配误差最大值为Nmismatch_max个LSB，则所述冗余权重电容阵列需要的最小冗余权重个数为Nr_min＝1+log2(Nmismatch_max)。
进一步，所述冗余权重电容阵列和比较器同时采用差分结构连接或同时采用单端结构连接。
本发明还提供一种基于DNL的性能提升方法，该方法适于前述的高精度逐次逼近型模数转换器，该方法包括以下步骤：
冗余权重电容阵列接收外部输入电压Vin+和Vin-进行采样，采 样后产生输出电压Vout+和Vout-，并送入比较器进行比较；
比较器比较输出电压Vout+和Vout-，得到比较输出结果；
根据比较输出结果，控制逻辑电路控制冗余权重电容阵列的相应权重电容进行电压加减运算，并重新产生输出电压Vout+和Vout-，送入比较器进行比较，如此循环，直到最低权重位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；
编码重建电路存储每次比较输出结果，并读取权重存储电路中根据DNL提取的实际电容权重，计算出逐次逼近型模数转换器的输出码。
本发明提供的基于DNL的适于前述高精度逐次逼近型模数转换器的性能提升方法，采用带有冗余权重的电容阵列，实现了电容失配误差的数字校正，且冗余权重的使用，能够容忍电容阵列不完全建立引入的误差，提升了模数转换器的转换速度；本发明的电容失配误差测量，不需要辅助的电容阵列、辅助开关和控制逻辑，就能够实现电容失配误差的测量，降低了电路设计的复杂度，节省了版图面积和功耗，同时本发明使用数字方法测量和校正电容失配，误差测量和校正精度不受工艺条件限制，提高了测量和校正精度，且通过测量和校正电容失配误差，提升了模数转换器的信噪比和线性度。
进一步，所述冗余权重电容阵列采样后，输出电压Vout+等于βVin+，输出电压Vout-等于βVin-，比较器比较输出电压Vout+和Vout-的第1次输出，得到比较输出结果Dn；根据比较输出结果Dn，控制逻辑电路控制有效电容Cn进行电压加减运算，得到Vout+和Vout-的第2次输出；比较器比较输出电压Vout+和Vout-的第2次输出，得到比较输出结果Dn-1，如此循环，直到最低权重位电容完成电压加减运算。
进一步，若所述比较输出结果Dn为1，则第n位有效电容运算后的输出电压为：[(Vout+)-(Vout-)]n=[(Vout+)-(Vout-)]0-β×Vref×WnΣk=i+1nWk;]]>若所述比较输出结果Dn为0，则第n位有效电容运算后的输出电压为：[(Vout+)-(Vout-)]n=[(Vout+)-(Vout-)]0-β×Vref×WnΣk=i+1nWk;]]>Cn，Cn-1，…，Cr，C'r，Cr-1，C'r-1，…，C1，C'1按顺序依次进行电压加减运算；其中β为采样电容之和与所有电容之和的比值
进一步，所述编码重建电路采用如下公式计算逐次逼近型模数转换器的输出码：
Dout＝WnDn+Wn-1Dn-1+…+WrDr+W'rD'r+…+W1D1+W'1D'1
其中，Wn，Wn-1，…，Wr，W'r，…，W1，W'1为权重存储电路中存储的电容权重，Dn，Dn-1，…，Dr，D'r，…，D1，D'1为比较器的比较输出结果。
进一步，所述权重存储电路中存储的根据DNL提取的实际电容权重的提取包括如下步骤：
设置权重存储电路中的电容权重初始值为理想权重；
关闭所有冗余电容，然后进行A/D转换，得到编码重建电路的第一输出序列码；
根据第一输出序列码，计算模数转换器的第一DNL序列；
根据第一DNL序列，提取有效电容的实际权重；
关闭所有冗余电容对应的有效电容，然后进行A/D转换，得到编码重建电路的第二输出序列码；
根据第二输出序列码，计算模数转换器的第二DNL序列；
根据第二DNL序列，提取冗余电容的实际权重。
进一步，所述设置权重存储电路中的电容权重初始值为理想权重具体包括：
有效位权重设置，第j位有效位权重Wj＝2j-1，其中j＝1,2,...,n；
冗余位权重设置，第k位冗余位权重W'k＝Wk＝2k-1，其中k＝1,2,...,r。
进一步，所述根据第一DNL序列，提取有效电容的实际权重具体包括如下步骤：
根据第一DNL序列，还原得到模数转换器的输入输出关系：其中，Ain(x)为数字码x对应的模拟输入电压增量；
提取第n位有效电容的权重Wn=12n-1-2×Ne(n)[Σj=2n-1+Ne(n)2n-Ne(n)Ain(j)-Σj=Ne(n)2n-1-Ne(n)Ain(j)],]]>其中，Ne(n)为工艺失配决定的舍弃点个数；假设工艺偏差决定的最大失配为e％，则第n位电容权重计算中，Ne(n)为2n与e％之积取整：Ne(n)＝int(2n·e％)；
提取第n-1位有效电容的权重Wn-1：
W(n-1)1=12n-2-2×Ne(n-1)[Σj=2n-2+Ne(n-1)2n-1-Ne(n-1)Ain(j)-Σj=Ne(n-1)2n-2-Ne(n-1)Ain(j)]]]>
W(n-1)2=12n-2-2×Ne(n-1)[Σj=2n-2+Ne(n-1)+2n-12n-1-Ne(n-1)+2n-1Ain(j)-Σj=Ne(n-1)+2n-12n-2-Ne(n-1)+2n-1Ain(j)]]]>
W(n-1)=12[W(n-1)1+W(n-1)2]]]>
其中，Ne(n-1)＝int(2n-1·e％)；
提取第m位有效电容的权重Wm：
Wm1=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)2m-Ne(m)Ain(j)-Σj=Ne(m)2m-1-Ne(m)Ain(j)]]]>
Wm2=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)+2m2m-Ne(m)+2mAin(j)-Σj=Ne(m)+2m2m-1-Ne(m)+2mAin(j)]]]>
…
Wm(2n-m)=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)+(2n-m-1)×2m2m-Ne(m)+(2n-m-1)×2mAin(j)-Σj=Ne(m)+(2n-m-1)×2m2m-1-Ne(m)+(2n-m-1)×2mAin(j)]]]>
Wm=12n-mΣj=12n-mWmj;]]>
如此循环，提取第m位电容后剩余的所有电容权重；
若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵列的单调性，则权重小于Wm的电容失配误差可以忽略，则其权重为理想权重。
进一步，所述根据第二DNL序列，提取冗余电容的实际权重具体包括如下步骤：
根据第二DNL序列，还原得到模数转换器的输入输出关系：其中，A'in(x)为数字码x对应的模拟输入电压增量；
提取第r’位冗余电容的权重Wr'：
Wr′1=12r′-1-2×Ne(r′)[Σj=2r′-1+Ne(r′)2r′-Ne(r′)Ain(j)-Σj=Ne(r′)2r′-1-Ne(r′)Ain(j)]]]>
Wr′2=12r′-1-2×Ne(r′)[Σj=2r′-1+Ne(r′)+2r′2r′-Ne(r′)+2r′Ain(j)-Σj=Ne(r′)+2r′2r′-1-Ne(r′)+2r′Ain(j)]]]>
…
Wr′(2n-r′)=12r′-1-2×Ne(r′)[Σj=2r′-1+Ne(r′)+(2n-r′-1)×2r′2r′-Ne(r′)+(2n-r′-1)×2r′Ain(j)-Σj=Ne(r′)+(2n-r′-1)×2r′2r′-1-Ne(r′)+(2n-r′-1)×2r′Ain(j)]]]>
Wr′=12n-r′Σj=12n-r′Wr′j;]]>
如此循环，提取第r’位电容后剩余的所有电容权重；
若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵列的单调性，则权重小于Wm'的电容失配误差可以忽略，则其权重为理想权重。
进一步，所述方法进一步包括以下步骤：
将提取的实际权重写入所述权重存储电路；
打开所有的有效电容和冗余电容，使它们都参与A/D转换；
进行A/D转换，利用实际权重得到正确输出码。
附图说明
图1是本发明提供的高精度逐次逼近型模数转换器的结构框图。
图2是图1中冗余权重电容阵列的结构示意图。
图3是本发明提供的基于DNL的逐次逼近型模数转换器的电容实际权重提取流程示意图。
图4是本发明提供的基于DNL的逐次逼近型模数转换器的性能提升流程示意图。
图中，11、冗余权重电容阵列；12、比较器；13、编码重建电路；14、权重存储电路；15、控制逻辑电路。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
请参考图1所示，本发明提供一种高精度逐次逼近型模数转换器，包括冗余权重电容阵列11、比较器12、编码重建电路13、权重存储电路14和控制逻辑电路15；其中，
所述冗余权重电容阵列11接收外部输入电压Vin+和Vin-，在所述控制逻辑电路15的控制下，产生输出电压Vout+和Vout-，并送入所述比较器12进行比较，根据比较器12的比较结果，在所述控制逻辑电路15的控制下，依次控制每位电容参与电压加减运算，重新产生输出电压Vout+和Vout-，送入比较器12进行比较，如此循环，直到最后一位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；
所述比较器12比较所述冗余权重电容阵列11的输出电压Vout+和Vout-，若Vout+大于Vout-，比较器输出为1，否则，比较器输出为0；
所述编码重建电路13根据比较器12输出结果和所述权重存储电路14中根据DNL提取的实际电容权重，计算逐次逼近型模数转换器的输出码；
所述权重存储电路14存储根据DNL提取的实际电容权重；
所述控制逻辑电路15控制所述冗余权重电容阵列11在采样阶段采集输入电压，以及在转换阶段根据比较器12输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算。
本发明提供的高精度逐次逼近型模数转换器，采用带有冗余权重的电容阵列，实现了电容失配误差的数字校正，且冗余权重的使用，能够容忍电容阵列不完全建立引入的误差，提升了模数转换器的转换速度；本发明的电容失配误差测量，不需要辅助的电容阵列、辅助开关和控制逻辑，就能够实现电容失配误差的测量，降低了电路设计的复杂度，节省了版图面积和功耗，同时本发明使用数字方法测量和校 正电容失配，误差测量和校正精度不受工艺条件限制，提高了测量和校正精度，且通过测量和校正电容失配误差，提升了模数转换器的信噪比和线性度。
本发明提供的高精度逐次逼近型模数转换器的工作原理具体为：外部输入电压Vin+和Vin-送往所述冗余权重电容阵列，冗余权重电容阵列对输入电压Vin+和Vin-进行采样，产生输出电压Vout+和Vout-，并将其送往比较器进行比较，根据比较器输出结果依次控制冗余权重电容阵列，重新产生输出电压Vout+和Vout-，送往比较器进行比较，如此循环，直到最低权重位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；同时，比较器每次输出结果都会送往编码重建电路，编码重建电路根据比较器输出结果和从权重存储电路读取的根据DNL提取的实际电容权重信息，重建编码，最终得到模数转换器的输出。
作为具体实施例，请参考图2所示，所述冗余权重电容阵列包括n位有效电容(对应n个有效权重)和至少r位冗余电容(对应r个冗余权重)，每1位有效电容和冗余电容包含的电容个数均为2的整数倍；其中，第n位有效电容为Cn，第n-1位有效电容为Cn-1，…，第1位有效电容为C1，Cn为最高权重有效电容且权重为Wn，C1为最低权重有效电容且权重为W1；第r位冗余电容为C'r，第r-1位冗余电容为C'r-1，…，第1位冗余电容为C'1，C'r为最高权重冗余电容且权重为W'r，C'1为最低权重冗余电容且权重为W'1，所述冗余权重电容阵列可包含C'r，…，C'1中一位或多位冗余电容进行模数转换，即所述冗余权重电容阵列可选取所述至少r位冗余电容中的p位冗余电容进行模数转换，当所述冗余权重电容阵列包含C'r，…，C'1中的所有电容时，p大于等于r，否则p小于r；且每一个冗余权重的冗余电容至 少有一位，如图2所示的冗余权重电容阵列结构中，每一个冗余权重的冗余电容均为一位；但是，每一个冗余权重的冗余电容并不仅仅局限为一位，也可以根据设计需要，在一个冗余权重中设置两位或两位以上的冗余电容，即在一个冗余权重中设置两位或两位以上权重相同的冗余电容，例如可在权重为W'r的冗余权重中设置两位权重相同的第一C'r冗余电容和第二C'r冗余电容；当权重为W'r的冗余权重中设置有两位权重相同的第一C'r冗余电容和第二C'r冗余电容时，所述冗余权重电容阵列中包括的冗余电容为r+1位。
作为具体实施例，所述冗余权重电容阵列中的至少r位冗余电容C'r，…，C'1，可在控制逻辑电路的控制下，不参与模数转换过程，即不参加电压加减运算。与r位冗余电容对应的有效电容Cr，…，C1也可以在控制逻辑电路的控制下，不参与模数转换的过程，但有效电容和冗余电容不能同时不参与模数转换过程，即在每个权重上，有效电容和冗余电容中至少有一种需要参与模数转换过程。当某些冗余权重中设置有两位或两位以上权重相同的冗余电容时，在进行电容权重提取的过程中，可以先选取某一个冗余权重中的一位冗余电容参与模数转换，待完成一个电容权重提取的周期后，再在设置有两位或两位以上权重相同的冗余电容中选取一位剩余冗余电容进行电容权重提取，直至完成所有电容权重的提取。同时，在本发明提供的所述冗余权重电容阵列中，所述冗余电容位于与其权重相同的有效电容之后，由此可以保证转换过程中按电容权重由大到小的顺序进行，实现权重误差的数字校正。
作为具体实施例，所述权重存储电路14用于存储根据DNL提取的实际电容权重，第n位有效电容Cn的权重为Wn，第n-1位有效电容Cn-1的权重为Wn-1，…，第1位有效电容C1的权重为W1；第r位冗余电容C'r的权重为W'r，第r-1位冗余电容C'r-1的权重为W'r-1，…，第1位 冗余电容C'1的权重为W'1。
作为具体实施例，本发明提供的所述冗余权重电容阵列中，需要的最小冗余权重个数，由工艺决定的电容失配的最大值决定。若工艺和电路结构决定的电容失配误差最大值为Nmismatch_max个LSB，则所述冗余权重电容阵列需要的最小冗余权重个数为Nr_min＝1+log2(Nmismatch_max)。
作为具体实施例，所述冗余权重电容阵列和比较器同时采用差分结构连接或同时采用单端结构连接，由此可以实现冗余权重电容阵列和比较器的结构统一。具体地，所述冗余权重电容阵列和比较器同时采用差分结构连接或同时采用单端结构连接具体是指：若采用差分结构，则用差分形式相连，其电容阵列差分输出，比较器差分输入；若采用单端结构，则用单端形式相连，其电容阵列单端输出，比较器单端输入。
作为具体实施例，本发明中所述控制逻辑电路、权重存储电路和编码重建电路的具体电路结构可以采用现有的电路结构实现。
本发明还提供一种基于DNL的性能提升方法，该方法适于前述的高精度逐次逼近型模数转换器，该方法包括以下步骤：
冗余权重电容阵列接收外部输入电压Vin+和Vin-进行采样，采样后产生输出电压Vout+和Vout-，并送入比较器进行比较；
比较器比较输出电压Vout+和Vout-，得到比较输出结果；
根据比较输出结果，控制逻辑电路控制冗余权重电容阵列的相应权重电容进行电压加减运算，并重新产生输出电压Vout+和Vout-，送入比较器进行比较，如此循环，直到最低权重位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；
编码重建电路存储每次比较输出结果，并读取权重存储电路中根 据DNL提取的实际电容权重，计算出逐次逼近型模数转换器的输出码。
本发明提供的基于DNL的适于前述高精度逐次逼近型模数转换器的性能提升方法，采用带有冗余权重的电容阵列，实现了电容失配误差的数字校正，且冗余权重的使用，能够容忍电容阵列不完全建立引入的误差，提升了模数转换器的转换速度；本发明的电容失配误差测量，不需要辅助的电容阵列、辅助开关和控制逻辑，就能够实现电容失配误差的测量，降低了电路设计的复杂度，节省了版图面积和功耗，同时本发明使用数字方法测量和校正电容失配，误差测量和校正精度不受工艺条件限制，提高了测量和校正精度，且通过测量和校正电容失配误差，提升了模数转换器的信噪比和线性度。
作为具体实施例，在采样阶段，所述冗余权重电容阵列中的有效电容采集输入电压，有效电容Cn，Cn-1，…，C1可以部分或全部参与采样，若部分参与采样，则从第i位电容Ci至最低位电容C1都不参与采样，其中，i大于等于1；所述冗余权重电容阵列采样后，输出电压Vout+等于βVin+，输出电压Vout-等于βVin-，在所有电容参与电压加减运算之前，比较器输入电压为：[(Vout+)-(Vout-)]0＝[(Vin+)-(Vin-)]。在转换阶段，控制逻辑电路根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算，首先，比较器比较输出电压Vout+和Vout-的第1次输出，得到比较输出结果Dn；根据比较输出结果Dn，控制逻辑电路控制有效电容Cn进行电压加减运算，得到Vout+和Vout-的第2次输出，即得到第n位有效电容运算后的输出电压[(Vout+)-(Vout-)]n；比较器比较输出电压Vout+和Vout-的第2次输出，得到比较输出结果Dn-1，如此循环，直到最低权重位电容完成电压加减运算。
作为优选实施例，若所述比较输出结果Dn为1，说明输出电压 Vout+大于输出电压Vout-，则控制逻辑电路需要控制冗余权重电容阵列中的第n个权重对应的电容Cn，在前一次输出电压中减去Cn对应权重的电压，则第n位有效电容Cn本次运算后的输出电压为：[(Vout+)-(Vout-)]n=[(Vout+)-(Vout-)]0-β×Vref×WnΣk=i+1nWk;]]>若所述比较输出结果Dn为0，说明输出电压Vout+小于输出电压Vout-，则控制逻辑电路需要控制冗余权重电容阵列中的第n个权重对应的电容Cn，在前一次输出电压中加上Cn对应权重的电压，则第n位有效电容Cn本次运算后的输出电压为：[(Vout+)-(Vout-)]n=[(Vout+)-(Vout-)]0-β×Vref×WnΣk=i+1nWk;]]>其中，β为采样电容之和与所有电容之和的比值
依照上述方法，Cn，Cn-1，…，Cr，C'r，Cr-1，C'r-1，…，C1，C'1按顺序依次进行电压加减运算。具体地，若所述比较输出结果Dj为1，说明输出电压Vout+大于输出电压Vout-，则控制逻辑电路需要控制冗余权重电容阵列中的第j个权重对应的电容Cj，在前一次输出电压中减去Cj对应权重的电压，例如，当前一次运算电容为第j+1个权重对应的电容Cj+1，则Cj本次运算后的输出电压为：[(Vout+)-(Vout-)]j=[(Vout+)-(Vout-)]j+1-β×Vref×WjΣk=i+1nWk,]]>其中j＝1,2,...,n-1；若所述比较输出结果Dj为0，说明输出电压Vout+小于 输出电压Vout-，则控制逻辑电路需要控制冗余权重电容阵列中的第j个权重对应的电容Cj，在前一次输出电压中加上Cj对应权重的电压，例如，当前一次运算电容为第j+1个权重对应的电容Cj+1，则Cj本次运算后的输出电压为：[(Vout+)-(Vout-)]j=[(Vout+)-(Vout-)]j+1-β×Vref×WjΣk=i+1nWk,]]>其中j＝1,2,...,n-1；如此循环，直到最低权重位电容完成电压的加减运算。
作为具本实施例，所述编码重建电路利用比较器输出结果和权重存储电路中的电容权重，采用如下步骤计算逐次逼近型模数转换器的输出码：
读取比较器输出结果Dn，Dn-1，…，Dr，D'r，Dr-1，D'r-1，…，D1，D'1；
读取权重存储电路中的电容权重Wn，Wn-1，…，Wr，W'r，Wr-1，W'r-1，…，W1，W'1；
计算输出码，即将所有比较器输出结果按权重相加：Dout＝WnDn+Wn-1Dn-1+…+WrDr+W'rD'r+…+W1D1+W'1D'1。
由于工艺加工过程中电容失配的存在，电容的实际权重并不等于其理想权重，导致模数转换器性能下降，因此需要提取电容实际权重，并利用实际权重来提升模数转换的信噪比和线性度。因此，作为具体实施例，请参考图3所示，所述权重存储电路中存储的根据DNL提取的实际电容权重的提取包括如下步骤：
S1、设置权重存储电路中的电容权重初始值为理想权重，具体包括如下设置：
有效位权重设置，第j位有效位权重Wj＝2j-1，其中j＝1,2,...,n；
冗余位权重设置，第k位冗余位权重W'k＝Wk＝2k-1，其中k＝1,2,...,r；
S2、关闭所有冗余电容，使它们不参加模数转换，模数转换器根据设置的理想权重值进行模数(即A/D)转换，得到编码重建电路的第一输出序列码；
S3、根据第一输出序列码，计算模数转换器的第一DNL(差分非线性误差)序列，其第一DNL序列的具体计算方法可以使用行业通用的计算方法，例如码密度法，在此不再赘述；
S4、根据第一DNL序列，提取电容实际权重，得到有效电容的实际权重；其具体包括如下步骤：
S41、根据第一DNL序列，还原得到模数转换器的输入输出关系：
假设模数转换器输出数字码1对应的DNL为DNL(1)，输出数字码2对应的DNL为DNL(2)，…，输出数字码x对应的DNL为DNL(x)，则可根据DNL得到第x个数字码跳变对应的模拟台阶高度：A(x)＝DNL(x)+1，即第一个输出码跳变(由0到1)需要模拟输入增加A(1)＝DNL(1)+1LSB，第二个输出数码跳变(由1到2)需要模拟输入增加A(2)＝DNL(2)+1LSB，…，第x个输出数码跳变(由x-1到x)需要模拟输入增加A(x)＝DNL(x)+1LSB，…，第2n-1个输出数码跳变(由2n-2到2n-1)需要模拟输入增加A(2n-1)＝DNL(2n-1)+1LSB。由此，可以进一步得到模数转换器的输入输出关系：
Ain(x)=Σj=1xA(j)=x+Σj=1xDNL(j),]]>
其中，Ain(x)为数字码x对应的模数输入电压增量。
S42、提取第n位有效电容Cn的权重Wn：
电容Cn为最高有效位电容，权重为：
Wn=12n-1-2×Ne(n)[Σj=2n-1+Ne(n)2n-Ne(n)Ain(j)-Σj=Ne(n)2n-1-Ne(n)Ain(j)]]]>
其中，Ne(n)为工艺失配决定的舍弃点个数；假设工艺偏差决定的最大失配为e％，则第n位电容权重计算中，Ne(n)为2n与e％之积取整：Ne(n)＝int(2n·e％)。
S43、提取第n-1位有效电容Cn-1的权重Wn-1：
电容Cn-1为次高有效位电容，电容权重W(n-1)计算如下：
W(n-1)=12n-2-2×Ne(n-1)[Σj=2n-2+Ne(n-1)2n-1-Ne(n-1)Ain(j)-Σj=Ne(n-1)2n-2-Ne(n-1)Ain(j)]]]>
W(n-1)2=12n-2-2×Ne(n-1)[Σj=2n-2+Ne(n-1)+2n-12n-1-Ne(n-1)+2n-1Ain(j)-Σj=Ne(n-1)+2n-12n-2-Ne(n-1)+2n-1Ain(j)]]]>
W(n-1)=12[W(n-1)1+W(n-1)2]]]>
其中，Ne(n-1)＝int(2n-1·e％)。
S44、提取第m位有效电容的权重Wm：
Wm1=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)2m-Ne(m)Ain(j)-Σj=Ne(m)2m-1-Ne(m)Ain(j)]]]>
Wm2=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)+2m2m-Ne(m)+2mAin(j)-Σj=Ne(m)+2m2m-1-Ne(m)+2mAin(j)]]]>
…
Wm(2n-m)=12m-1-2×Ne(m)[Σj=2m-1+Ne(m)+(2n-m-1)×2m2m-Ne(m)+(2n-m-1)×2mAin(j)-Σj=Ne(m)+(2n-m-1)×2m2m-1-Ne(m)+(2n-m-1)×2mAin(j)]]]>
Wm=12n-mΣj=12n-mWmj;]]>
S45、如此循环，提取第m位电容后剩余的所有电容权重；
若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵列的单调性，则权重小于Wm的电容失配误差可以忽略，则其权重为理想权重。
S5、关闭所有冗余电容对应的有效电容，使它们不参加A/D转换，然后进行A/D转换，得到编码重建电路的第二输出序列码；
S6、根据第二输出序列码，再次计算模数转换器的第二DNL序列；
S7、根据第二DNL序列，提取电容实际权重，得到冗余电容的实际权重，其方法与提取有效电容权重的方法相同；其具体包括如下步骤：
S71、根据第二DNL序列，还原得到模数转换器的输入输出关系：
假设模数转换器输出数字码1对应的DNL为DNL’(1)，输出数字码2对应的DNL为DNL’(2)，…，输出数字码x对应的DNL为DNL’(x)，则可根据DNL得到第x个数字码跳变对应的模拟台阶高度：A’(x)＝DNL’(x)+1，即第一个输出码跳变(由0到1)需要模拟输入增加A’(1)＝DNL’(1)+1LSB，第二个输出数码跳变(由1到2)需要模拟输入增加A’(2)＝DNL’(2)+1LSB，…，第x个输出数码跳变(由x-1到x)需要模拟输入增加A’(x)＝DNL’(x)+1LSB，…，第2n-1个输出数码跳变(由2n-2到2n-1)需要模拟输入增加A’(2n-1)＝DNL’(2n-1)+1LSB。由此，可以进一步得到模数转换器的输入输出关系：
Ain′(x)=Σj=1xA′(j)=x+Σj=1xDNL′(j)]]>
其中，A'in(x)为数字码x对应的模数输入电压增量。
S72、提取第r’位冗余电容的权重Wr'：
Wr′1=12r′-1-2×Ne(r′)[Σj=2r′-1+Ne(r′)2r′-Ne(r′)Ain(j)-Σj=Ne(r′)2r′-1-Ne(r′)Ain(j)]]]>
Wr′2=12r′-1-2×Ne(r′)[Σj=2r′-1+Ne(r′)+2r′2r′-Ne(r′)+2r′Ain(j)-Σj=Ne(r′)+2r′2r′-1-Ne(r′)+2r′Ain(j)]]]>
…
Wr′(2n-r′)=12r′-1-2×Ne(r′)[Σj=2r′-1+Ne(r′)+(2n-r′-1)×2r′2r′-Ne(r′)+(2n-r′-1)×2r′Ain(j)-Σj=Ne(r′)+(2n-r′-1)×2r′2r′-1-Ne(r′)+(2n-r′-1)×2r′Ain(j)]]]>
Wr′=12n-r′Σj=12n-r′Wr′j;]]>
S73、如此循环，提取第r’位电容后剩余的所有电容权重；
若由于工艺偏差确定第m位电容以后的电容权重不影响电容阵列的单调性，则权重小于Wm'的电容失配误差可以忽略，则其权重为理想权重。
作为优选实施例，当某些冗余权重中设置有两位或两位以上权重相同的冗余电容时，在进行电容权重提取的过程中，可以先选取某一个冗余权重中的一位冗余电容参与模数转换，待完成一个电容权重提取的周期后，再在设置有两位或两位以上权重相同的冗余电容中选取一位剩余冗余电容进行电容权重提取，直至完成所有电容权重的提取。
作为具体实施例，请参考图4所示，将提取的电容实际权重，用于模数转换器的性能提升，其进一步包括以下步骤：
将提取的实际权重写入所述权重存储电路；
打开所有的有效电容和冗余电容，使它们都参与A/D转换；
进行A/D转换，利用实际权重得到正确输出码。
以上仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构，直接或间接运用在其他相关的技术领域，均同理在本发明的专利保护范围之内。