一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法.pdf

本发明公开了一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法，该优化电路包括运算放大，列选通开关，反馈开关，积分信号选通开关，参考信号选通开关，积分信号采样开关，参考信号采样开关，参考信号采样保持电容，积分信号采样保持电容。和传统读出电路列缓冲器相比，本发明避免了传统结构缓冲器从休眠模式到使能模式切换时因运算放大器工作点的较大变化导致的kick-back(回踢)效应。同时，该结构也避免了在进行二次相关双采样时，两个采样保持电容与列缓冲器输入端寄生电容发生的电荷分享效应，大大抑制了列缓冲器对采样保持电路信号完整性的破坏。

权利要求书1.  一种CMOS图像传感器读出电路中列缓冲器信号完整性优化电路，其特征在于：包括列缓冲器，所述列缓冲器包括运算放大器(10)，列选通开关(11)，反馈开关(12)，第一积分信号选通开关(13)和第二信号选通开关(15)，第一参考信号选通开关(14)和第二参考信号选通开关(16)，第一积分信号采样开关(18)和第二积分信号采样开关(19)，第一参考信号采样开关(17)和第二参考信号采样开关(100)，参考信号采样保持电容(101)，及积分信号采样保持电容(102)；所述运算放大器(10)正输入端与共模电平VCM连接，输出端上连接有列选通开关(11)；所述反馈开关(12)两端分别接运算放大器(10)输出端和负向输入端；所述参考信号采样保持电容(101)上极板通过第一参考信号采样开关(17)连接至前级可编程增益放大器输出端，积分信号采样保持电容(102)通过第一积分信号采样开关(18)连接至前级可编程增益放大器输出端；所述第一积分信号选通开关(13)两端分别接运算放大器(10)输出端和积分信号采样电容(102)的上极板，第二信号选通开关(15)两端分别接运算放大器(10)负输入端和积分信号采样电容(102)的下极板；第一参考信号选通开关(14)两端分别接运算放大器(10)输出端和参考信号采样电容(101)的上极板，第二参考信号选通开关(16)两端分别接运算放大器(10)负输入端和参考信号采样电容(101)的下极板；第二参考信号采样开关(100)两端分别接运算放大器(10)正输入端和参考信号采样电容(101)的下极板，第二积分信号采样开关(19)两端分别接运算放大器(10)正输入端和参考信号采样电容(102)的下极板。2.  根据权利要求1所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化电路，其特征在于：所述运算放大器(10)的输出端和负向端输入管之间存在隔离器件。3.  根据权利要求1所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化电路的优化方法，其特征在于：包括以下步骤：在采样后读取某列数据时，该列缓冲器需提前一个时钟周期进入使能状态，且将运算放大器(10)连接为单位增益形式，以建立运算放大器(10)工作点，而后列选通开关(11)接通，反馈开关(12)断开，期间积分信号选通开关和参考信号选通开关依次接通，分别输出积分信号和参考信号。4.  根据权利要求3所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于：所述采样阶段包括以下步骤，第一参考信号采样开关(17)、第一积分信号采样开关(18)、第二积分信号采样开关(19)和第二参考信号采样开关(100)接通，参考信号采样保持电容(101)和积分信号采样保持电容(102)分别完成对参考信号和积分信号的采样，采样完成后第一参考信号采样开关(17)和第一积分信号采样开关(18)断开，而第二积分信号采样开关(19)和第二参考信号采样开关(100)仍处于接通状态，电容处于对采样信号的保持状态，上述处理过程各列列缓冲器并行完成。5.  根据权利要求4所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于：所述第一参考信号采样开关(17)和第一积分信号采样开关(18)的控制时序受前级可编程增益放大器约束。6.  根据权利要求3所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于：所述输出积分信号步骤包括以下步骤，第一积分信号选通开关(13)和第二积分信号选通开关(15)接通，积分信号采样电容(102)跨接到运算放大器(10)负向输入端和输出端，第 二积分信号采样开关(19)断开。7.  根据权利要求3所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于：所述输出参考信号步骤包括以下步骤，第一参考信号选通开关(14)和第二参考信号选通开关(16)接通，参考信号采样电容(101)跨接到运算放大器(10)负向输入端和输出端，同时，参考信号采样开关(100)断开。8.  根据权利要求3所述的CMOS图像传感器读出电路中列缓冲器信号完整性优化方法，其特征在于：所述建立运算放大器(10)工作点时，需要共模电平VCM的电压以保证运算放大器输出电压范围最大化。

说明书一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法
技术领域
本发明涉及互补型金属-氧化物-半导体(CMOS)图像传感器领域，具体涉及一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法。
背景技术
图像传感器是现代电子成像系统的核心，图像传感器主要基于两种工艺实现，CMOS工艺和电荷耦合器件(CCD)工艺。CMOS图像传感器技术由于其集成度高、体积小、功耗低等优点，在最近几年取得了飞速发展。CMOS图像传感器读出电路的速度、精度决定了传感器的帧频、动态范围及MTF(调制传输函数)等指标，因此其设计的好坏直接影响着图像传感器的功能和性能。
读出电路中列缓冲器的作用是将前级采样数据快速输出，由于列缓冲输出端存在很长的导线，会引入较大的寄生电阻和寄生电容，同时后级电路也存在输入电容，为了实现数据的快速输出，列缓冲器需要具有很高的带宽。图2(a)所示为传统的列缓冲电路，然而该结构存在严重的电荷分享效应。在正常工作时，采样电容35和36分别采样到参考信号和积分信号，而后开关34和33依次接通，通过列缓冲器将积分信号和参考信号输出到后级进行黑电平校正。由于列缓冲器的单位增益带宽必须很高，因此列缓冲器的输入对管尺寸较大，输入寄生电容也很大，因此列缓冲器输入电容和采样电容之间的电荷分享效应不容忽视。研究表明，经列缓冲器输出的积分信号和参考信号之差减小为原来的C2/(C+Cg)2倍，C和Cg分别为采样电容和列缓冲器输入端寄生电容，严重破坏了光电信号的完整性。
如图2(b)为改进的列缓冲电路结构，和图2(a)相比，该结构增加了一个列缓冲器，且列缓冲器输入端直接与采样电容上极板相连，中间无开关控制，因此，在采样电容进行采样时，列缓冲器输入栅寄生电容保存了同样的电压，消除了在读出时列缓冲输入栅电容和采样电容之间的电荷分享效应。然而，该结构存在严重的“回踢”(kick-back)效应。以如图3所示的运算放大器结构为例进行说明，在每列缓冲器使能之前的采样时间内，采样电容40完成对前级可编程增益放大器(PGA)输出信号的采样，设采样到列缓冲输入端的电压为Vin，在采样时间结束后，列缓冲器逐列使能，列缓冲器从休眠到使能转变过程中，输入管漏源电压发生较大变化，通过栅漏交叠电容41和栅源交叠电容42耦合到采样电容40，引起栅电压发生较大变化，破坏了采样保持电容40上存储信号的完整性。
发明内容
本发明提出了一种CMOS图像传感器列缓冲器信号完整性优化电路及其方法，本列缓冲器信号完整性优化电路避免了传统结构缓冲器从休眠模式到使能模式切换时因运算放大器工作点的较大变化导致的kick-back(回踢)效应。同时，该结构也避免了在进行二次相关双采样时，两个采样保持电容与列缓冲器输入端寄生电容发生的电荷分享效应。
一种图像传感器读出电路中列缓冲器信号完整性优化电路，包括列缓冲器，所述列缓冲器包括运算放大器，列选通开关，反馈开关，第一积分信号选通开关和第二信号选通开关，第一参考信号选通开关和第二参考信号选通开关，第一积分信号采样开关和第二积分信号采样开关，第一参考信号采样开关和第二参考信号采样开关，参考信号采样保持电容，及积分信号采样保持电容；
所述运算放大器正输入端与共模电平VCM连接，输出端上连接有列选通 开关；
所述反馈开关两端分别接运算放大器输出端和负向输入端；
所述参考信号采样保持电容上极板通过第一参考信号采样开关连接至前级可编程增益放大器输出端，积分信号采样保持电容通过第一积分信号采样开关连接至前级可编程增益放大器输出端；
所述第一积分信号选通开关两端分别接运算放大器输出端和积分信号采样电容的上极板，第二信号选通开关两端分别接运算放大器负输入端和积分信号采样电容的下极板；
第一参考信号选通开关两端分别接运算放大器输出端和参考信号采样电容的上极板，第二参考信号选通开关两端分别接运算放大器负输入端和参考信号采样电容的下极板；
第二参考信号采样开关两端分别接运算放大器正输入端和参考信号采样电容的下极板，第二积分信号采样开关两端分别接运算放大器正输入端和参考信号采样电容的下极板。
所述运算放大器的输出端和负向端输入管之间存在隔离器件。
一种图像传感器读出电路中列缓冲器信号完整性优化电路的优化方法，包括以下步骤：在读取采样某列数据时，该列缓冲器需提前一个时钟周期进入使能状态，且将运算放大器连接为单位增益形式，以建立运算放大器工作点，而后列选通开关接通，反馈开关断开，期间积分信号选通开关和参考信号选通开关依次接通，分别输出积分信号和参考信号。
作为本发明的进一步改进，所述采样阶段包括以下步骤，第一参考信号采样开关、第一积分信号采样开关、第二积分信号采样开关和第二参考信号采样开关接通，参考信号采样保持电容和积分信号采样保持电容分别完成对参考信号和积分信号的采样，采样完成后第一参考信号采样开关和第一积分信号采样开关断开，而第二积分信号采样开关和第二参考信号采样开关仍处 于接通状态，因此电容处于对采样信号的保持状态，上述处理过程各列列缓冲器并行完成。
作为本发明的进一步改进，所述第一参考信号采样开关和第一积分信号采样开关的控制时序受前级可编程增益放大器约束。
作为本发明的进一步改进，所述输出积分信号步骤包括以下步骤，第一积分信号选通开关和第二信号选通开关接通，积分信号采样电容跨接到运算放大器负向输入端和输出端，第二积分信号采样开关断开，以隔离共模电平VCM和运算放大器负向输入端。
作为本发明的进一步改进，所述输出参考信号步骤包括以下步骤，第一参考信号选通开关和第二参考信号选通开关接通，参考信号采样电容跨接到运算放大器负向输入端和输出端，同时，参考信号采样开关断开，以隔离共模电平VCM和运算放大器负向输入端。
作为本发明的进一步改进，所述建立运算放大器工作点，需要适当的共模电平VCM使得运放工作在合理的电压范围。
与现有技术相比，本发明具有以下优点：
本发明一种CMOS图像传感器列缓冲器信号完整性优化电路，根据电容的电荷守恒原理，采用电荷翻转采样技术，通过时序控制使每列列缓冲器在选通前一个时钟周期进入使能状态，一是运算放大器工作点的提前建立；二是利用了运算放大器、采样电容的负反馈作用，使得采样保持电容上的信号即使改变后仍能恢复。避免了传统结构缓冲器从休眠模式到使能模式切换时因运算放大器工作点的较大变化导致的kick-back(回踢)效应。同时，该结构也避免了在进行二次相关双采样时，两个采样保持电容与列缓冲器输入端寄生电容发生的电荷分享效应，大大抑制了列缓冲器对采样保持电路信号完整性的破坏。
进一步，运算放大器的输出端和负向端输入管之间存在隔离器件，其负 向端输入管源漏电压均不变，因此栅源、栅漏交叠电容上的电荷均未改变，也就不会产生kick-back效应。
本发明的优化方法基于在列缓冲器信号完整性优化电路，很好的解决了电荷分享效应和因运算放大器工作点的较大变化导致的kick-back(回踢)效应，将以上两种效应引入的误差减小了90％以上，因此可大大提高图像传感器的动态范围并改善系统成像质量，同时节约了系统功耗。
附图说明
图1为典型的CMOS图像传感器读出电路；
图2为电荷分享效应示意图；
图3为kick-back效应示意图；
图4为本发明提出的列缓冲电路结构；
图5为本发明提出的列缓冲控制时序；
图6为列缓冲器不同阶段的连接关系；
图7为从a阶段到b阶段、再到c阶段运算放大器负向输入端电压的变化；
图8为三种不同结构的运算放大器。
其中，图1至图3中，20、CMOS有源像素，21、可编程增益放大器，22、列缓冲器，23、输出缓冲器；30、可编程增益放大器，31、开关，32、开关，33、开关，34、开关，35、采样电容，36、采样电容，37、电容，38、38`、缓冲器，39、39`、开关，40、采样电容，41、栅漏交叠电容，42、栅源交叠电容。
图4至图6中，10、运算放大器，11、列选通开关，12、反馈开关，13、第一积分信号选通开关，15、第二积分信号选通开关，14、第一参考信号选通开关，16第二参考信号选通开关，18、第一积分信号采样开关，19、第二积分信号采样开关，第一参考信号采样开关17，100第二参考信号采样开关， 101、参考信号采样保持电容，102、积分信号采样保持电容。
具体实施方式
以下结合附图对本发明的实施及工作原理做进一步详细说明：
如图1所示为典型的CMOS图像传感器读出电路，包括可编程增益放大器21，列缓冲器22和输出缓冲器23，为了便于问题的分析说明，图中还示出了CMOS有源像素20。在进行图像拍摄时，像素首先输出复位信号，而后再输出曝光信号，二者经可编程增益放大器21的相关双采样和放大后，被采样并存储于22中电容CS上，同时，可编程增益放大器(PGA)21的输出参考信号被采样并存储于22中电容CR上。对于滚筒曝光和全局曝光，每行像素的上述处理过程均为并行的。而对于模拟读出方式的传感器，由于端口数目的限制，不可能每列分配一个PAD，而是若干列共用一个PAD，因此在完成上述采样后，这些列的数据需要逐列依次读出。每列列缓冲器需要输出两个信号，积分信号和参考信号，以供后级电路作差以消除列固定模式噪声(FPN)，由于列缓冲是逐列依次输出数据，因此为了节约系统功耗，在本列选通前或数据输出后列缓冲器均处于休眠模式。
如图4至图5所示，本发明一种CMOS图像传感器列缓冲器信号完整性优化电路及控制时序。列缓冲器包括运算放大器10，列选通开关11，反馈开关12，积分信号选通开关13和15，参考信号选通开关14和16，积分信号采样开关18和19，参考信号采样开关17和100，参考信号采样保持电容101，积分信号采样保持电容102。列缓冲器中开关17和18短接的一端连接至图1中21的输出端。在读取某列数据时，该列缓冲器需提前一个时钟周期进入使能状态，且将运算放大器10连接为单位增益形式，以建立运算放大器10工作点，对应于图中时序的a阶段，而后列选通开关接通，期间积分信号选通开关和参考信号选通开关依次接通，分别输出积分信号和参考信号，分别对 应图中时序的b和c阶段。
列缓冲器需要反馈开关12两端分别接运算放大器10输出端和负向输入端，反馈开关12的控制信号和列选通开关11的控制信号相反，使得某列运算放大器10在建立工作点时，该列缓冲与其他列缓冲隔离，不影响其他列的正常工作，而在选通本列时，选通开关11接通，反馈开关12断开，以正常输出积分信号和参考信号。
列缓冲器需要积分信号选通开关13和15，开关13两端分别接运算放大器10输出端和积分信号采样电容102的上极板，开关15两端分别接运算放大器10负输入端和积分信号采样电容102的下极板。在输出积分信号时，两开关接通，积分信号采样电容102跨接到运算放大器10负向输入端和输出端，积分信号采样开关19断开，以隔离共模电平VCM和运算放大器10负向输入端。
列缓冲器需要参考信号选通开关14和16，开关14两端分别接运算放大器10输出端和参考信号采样电容101的上极板，开关16两端分别接运算放大器10负输入端和参考信号采样电容101的下极板。在输出参考信号时，两开关接通，参考信号采样电容101跨接到运算放大器10负向输入端和输出端，同时，参考信号采样开关100断开，以隔离共模电平VCM和运算放大器10负向输入端。
列缓冲器参考信号采样保持电容101上极板通过参考信号采样开关17连接至前级PGA输出端，积分信号采样保持电容102通过积分信号采样开关18连接至前级PGA输出端，参考信号采样开关17和积分信号采样开关18的控制时序受前级PGA约束。
列缓冲器需要适当的共模电平VCM使得运算放大器10工作在合理的电压范围。
在采样阶段，开关17、18、19和100接通，电容101和102分别完成对 参考信号和积分信号的采样，采样完成后开关17和18断开，而开关19和100仍处于接通状态，因此电容处于对采样信号的保持状态，上述处理过程各列并行完成。
每列进行数据输出时，列缓冲器都需要经历三个阶段工作过程，即图5中时序的a、b、c阶段，每个阶段对应的电路连接状态如图6(a)(b)(c)所示。在a阶段，运算放大器10被使能，开关12仍处于接通状态，运算放大器10在本身的负反馈作用下，将负向输入端电压拉至共模电压VCM，完成运算放大器10工作点的建立。此时运算放大器10输出端电压也为VCM，而选通开关11处于断开状态，将本列运算放大器10和列总线隔离开来，故本列列缓冲输出的共模电平VCM不影响其他列数据的正常输出。当SW有效时，本列被选通，在选通阶段的前半部分时间，即b阶段，采样电容102下极板与参考电平断开，上下极分别连接至运算放大器10输出端和负向输入端，如图6(b)所示。由于采样电容102在跨接到运算放大器10前后两端没有充/放电回路，因此其两端电压保持不变，运算放大器10负向输入端电压在其本身反馈作用下被强制拉至VCM，而电容102下极板电容也为VCM，因此此时列缓冲器输出电压等于电容102上极板采样到的积分信号，且由于运算放大器10负向输入端电压在a、b阶段均为VCM，其寄生电容上的电荷量没有发生变化，故不会导致与电容102之间发生电荷分享。在选通阶段的后半部分时间，即c阶段，采样电容101下极板与参考电平断开，上下极分别连接至运算放大器10输出端和负向输入端，如图6(c)所示。由于采样电容101在跨接到运算放大器10前后没有充/放电回路，因此其两端电压保持不变，运算放大器10负向输入端电压在其本身反馈作用下被强制拉至VCM，而电容101下极板电容也为VCM，因此此时列缓冲器输出电压等于电容101上极板采样到的参考信号，且由于运算放大器10负向输入端电压在b、c阶段均为VCM，其寄生电容上的电荷量没有发生变化，故不会导致与电容101之间发 生电荷分享。
图7为从a阶段到b阶段、再到c阶段运算放大器10负向输入端电压的变化，其中t1对应S1的上升沿，t2对应S2的上升沿。可以看出，实际上在不同阶段的切换过程中，运算放大器10负向输入端电压会发生短暂的变化，导致栅寄生电容上电荷量发生了变化，引起栅寄生电容和采样电容间其实存在电荷分享，只不过由此产生的电荷变化量很快被运算放大器10的反馈作用所补偿，采样电容上的信号实际上经历了一个保持→跳变→恢复的过程。本发明列缓冲器的创新之处就在于：一是运算放大器10工作点的提前建立；二是利用了运算放大器10、采样电容的负反馈作用，使得采样保持电容上的信号即使改变后仍能恢复。
本发明列缓冲器利用提前建立工作点消除了采样电容和栅寄生电容间的电荷分享，在背景技术里指出的列缓冲器的kick-back效应是由于运算放大器工作点的较大变化(从休眠到使能)引入的，理论上讲，运算放大器工作点的提前建立，应该能同时也消除kick-back效应，然而，通过仔细分析运算放大器结构，事实上并非如此。如图8所示三种结构运算放大器，如果采用图8(a)所示的运算放大器，即使工作点提前建立，从a阶段b阶段再到c阶段切换时仍会出现kick-back效应。这是因为，在运算放大器使能到本列被选通前的a阶段，运算放大器负向输入端和输出端电压均为VCM(不考虑失调电压)，在b阶段，虽然最终负向端会稳定到VCM，运算放大器负向端输入管栅源交叠电容上的电荷不会变化，但是由于输出端最终值为VCM+Vsig(Vsig为积分信号)，即负向输入管漏极电压发生了较大变化，变化量为Vsig，导致负向端输入管栅漏交叠电容41上的电荷量发生变化，该电荷变化量由采样电容102提供，因此对采样电容上的信号造成了一定的破坏。对于图8(b)和8(c)的运算放大器，虽然在S1有效前后输出端电压发生了变化，但负向端输入管源漏电压均不变，因此栅源、栅漏交叠电容上的电荷均未改变，也就 不会产生kick-back效应。当然，符合要求的运算放大器也不仅这两种结构，只要运算放大器输出端和负向端输入管之间存在隔离器件，都不会发生kick-back效应。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的技术人员来说，在不脱离本发明思路的前提下，还可以设计若干简单的替换，都应当视为属于本发明所提交的权利要求书确定的专利保护范围。