碳化硅衬底的制造方法、 半导体器件的制造方法、 碳化硅衬 底和半导体器件 技术领域 本发明涉及制造碳化硅衬底的方法、 制造半导体器件的方法、 碳化硅衬底和半导 体器件。更具体地讲， 本发明涉及能够使采用碳化硅衬底的半导体器件的制造成本降低的 制造碳化硅衬底的方法、 制造半导体器件的方法、 碳化硅衬底和半导体器件。
背景技术
近年来， 为了实现高击穿电压、 低损耗并且在高温度环境下使用半导体器件， 正采 用碳化硅作为用于形成半导体器件的材料。 碳化硅是一种具有的带隙比硅的带隙大的宽带 隙半导体， 传统上广泛使用硅作为构成半导体器件的材料。通过采用碳化硅作为构成半导 体器件的材料， 可以实现用于半导体器件的高击穿电压、 减小的导通电阻。 采用碳化硅作为 材料的半导体器件的优点还在于， 与采用硅作为材料的半导体器件相比， 其在高温环境下 使用时特性降低小。
在这种情形下， 已对制造半导体器件中采用的碳化硅晶体以及制造碳化硅衬底的 方法进行了各种研究， 从而导致了各种提议 ( 例如， 参见日本专利特开 No.2002-280531( 专 利文献 1))。
引用列表
专利文献
PTL1 ： 日本专利特开 No.2002-280531 发明内容 技术问题
碳化硅在普通压力下不能实现液相。 另外， 晶体生长温度至少为 2000℃， 这是非常 高的温度， 并且难以控制和稳定生长条件。 因此， 碳化硅单晶难以在保持高质量的同时使尺 寸增大。不容易得到具有大直径和高质量的碳化硅衬底。由于在制造大直径的碳化硅衬底 的过程中存在困难， 导致碳化硅衬底的制造成本将变高。 另外， 在使用这种碳化硅衬底制造 半导体器件的过程中， 每一批次的产品数目减少， 从而导致半导体器件的制造成本提高的 问题。 考虑到的是， 通过有效利用制造成本高的碳化硅单晶作为衬底， 可以降低半导体器件 的制造成本。
据此， 本发明的目的在于， 提供允许降低采用碳化硅衬底的半导体器件的制造成 本的制造碳化硅衬底的方法、 制造半导体器件的方法、 碳化硅衬底和半导体器件。
问题的解决方法
根据本发明的制造碳化硅衬底的方法包括如下步骤 ： 准备由单晶碳化硅制成的 SiC 衬底 ； 将碳化硅源布置在容器中， 以便面对所述 SiC 衬底的一个主面 ； 以及通过将所述 容器中的所述碳化硅源加热至大于或等于构成所述碳化硅源的碳化硅的升华温度的温度 范围， 形成由碳化硅制成的基底层， 以便接触所述 SiC 衬底的一个主面。在形成基底层的步
骤中， 除了所述 SiC 衬底和所述碳化硅源之外， 将由含有硅的物质制成的硅产生源布置在 所述容器中。
如上所述， 难以增大具有高质量的碳化硅单晶的直径。为了在采用碳化硅衬底制 造半导体器件的过程中有效率地执行制造过程， 需要在预定形状和尺寸上标准化的衬底。 即使得到高质量的碳化硅单晶 ( 例如， 具有低缺陷密度的碳化硅单晶 )， 也有可能存在没有 有效利用的区域， 因为不能通过切割将所述区域加工成预定形状等。
根据本发明的制造碳化硅衬底的方法， 形成基底层， 以便接触由单晶碳化硅制成 的 SiC 衬底的一个主面。因此， 由低质量碳化硅晶体制成的基底层可以形成为预定形状和 尺寸， 而可以将高质量的、 但是没有实现为所期望的形状等的碳化硅单晶用于 SiC 衬底。通 过这种过程制造的碳化硅衬底可以有助于改善制造半导体器件的效率， 因为衬底作为整体 上在预定形状和尺寸上被标准化。通过经由这种过程制造的碳化硅衬底， 可以利用由高质 量的碳化硅单晶制成的 SiC 衬底来制造半导体器件， 所述高质量的碳化硅单晶传统上因不 能被加工成所期望的形状而没有加以使用。因此， 可以有效使用碳化硅晶体。
根据本发明的制造碳化硅衬底的方法， 可以提供允许降低采用碳化硅衬底的半导 体器件的制造成本的制造碳化硅衬底的方法。 在上述的制造碳化硅衬底的方法中， 出现没有充分进行的形成基底层的事件。通 过发明者进行的研究， 如下所述地认识其缘由。通过将碳化硅源加热至大于或等于碳化硅 升华温度的温度范围， 来实现基底层的形成。在形成基底层中， 构成碳化硅源的碳化硅升 华， 以转换成升华气体， 所述升华气体然后在 SiC 衬底上再结晶。通过升华固体碳化硅得到 这种升华气体， 包括， 例如 Si、 Si2C、 SiC2 等。然而， 在其中执行形成基底层的容器中的升华 气体的蒸汽压力低于饱和蒸汽压力的情况下， 具有比碳的蒸汽压力高的蒸汽压力的硅将选 择性 ( 优先地 ) 脱离碳化硅。因此， 碳化硅源的表面附近的区域将被碳化 ( 变成石墨 )。结 果， 阻止碳化硅的升华以衰减基底层形成的进程。
在本发明的制造碳化硅衬底的方法中的形成基底层的步骤中， 除了 SiC 衬底和碳 化硅源之外， 将由含有硅的物质形成的硅产生源布置在其中执行形成基底层的步骤的容器 中。因此， 构成硅产生源的硅蒸发， 以增大硅的蒸汽压力。因此， 抑制由上述硅选择性的脱 离造成碳化硅源的碳化。 结果， 通过从碳化硅源升华和再结晶的基底层的形成平稳地进行。
在上述制造碳化硅衬底的方法中， 石墨可以用于构成所述容器的材料。
石墨的益处在于， 其在高温下是稳定的、 容易加工并且具有相对低的材料成本。 因 此， 石墨适合作为在需要将碳化硅源加热至高于或等于碳化硅的升华温度的温度范围的步 骤中采用的容器的材料。
在上述制造碳化硅衬底的方法中， 可以在所述容器的内壁处形成涂层， 以抑制构 成所述容器的石墨和硅之间的反应。
在采用石墨 ( 碳 ) 作为构成容器的材料的情况下， 由硅产生源产生的硅蒸汽将与 碳反应， 发生消耗， 从而导致阻碍硅蒸汽压力的上升的可能性。 通过在容器的内壁上形成涂 层， 将抑制硅蒸汽和碳之间的反应。结果， 可以抑制碳化硅源的碳化。
在上述制造碳化硅衬底的方法中， 所述涂层可以包括从钽、 碳化钽和碳化硅组成 的组中选择的至少任意一种物质。钽、 碳化钽和碳化硅在高温下是稳定的并且具有与硅的 低反应性。因此， 这些物质适合作为构成涂层的材料。
在上述制造碳化硅衬底的方法中， 所述容器可以由碳化钽制成。通过采用碳化钽 作为容器的材料， 即使免除了涂层的形成， 也可以有效地抑制碳化硅源的碳化。
在上述制造碳化硅衬底的方法中的准备 SiC 衬底的步骤中， 可以准备多个 SiC 衬 底。在布置碳化硅源的步骤中， 在平面视角中对齐地布置多个 SiC 衬底的状态下， 布置所述 碳化硅源。在形成基底层的步骤中， 可以形成所述基底层， 使得多个 SiC 衬底的一个主面彼 此连接。
如上所述， 难以增大具有高质量的碳化硅单晶的直径。在将由高质量碳化硅单晶 得到的多个 SiC 衬底在平面上布置成对齐并且形成基底层， 使得多个 SiC 衬底的一个主面 彼此接触时， 可以得到能够被作为大直径的具有高质量 SiC 层的衬底操纵的碳化硅衬底。 此外， 通过采用这种碳化硅衬底， 可以使半导体器件的制造过程有效率地实施。 为了使制造 半导体器件的过程有效率地实施， 在多个 SiC 衬底之中彼此相邻的 SiC 衬底优选地被布置 成彼此接触。更具体来讲， 在平面视角上， 多个 SiC 衬底被布置成矩阵。
在制造碳化硅衬底的方法中的布置碳化硅源的步骤中， 布置用作碳化硅源的由碳 化硅制成的基底衬底， 使得基底衬底的一个主面和 SiC 衬底的一个主面彼此相接触地面 对。 在形成基底层的步骤中， 可以通过加热所述基底衬底， 所述基底衬底可以被形成为具有 与所述 SiC 衬底相连接的基底层。通过采用由碳化硅形成的基底衬底作为碳化硅源， 可以 容易地形成基底层。
制造碳化硅衬底的方法还可以包括如下步骤 ： 在布置所述碳化硅源的步骤之前， 对于在布置所述碳化硅衬底的所述步骤中彼此接触的基底衬底和 SiC 衬底的主面进行平 坦化。因此， 通过对将成为基底衬底和 SiC 衬底的连接面的面预先平坦化， 可以更可靠地连 接基底衬底和 SiC 衬底。
在上述制造碳化硅衬底的方法中， 在布置碳化硅源的所述步骤之前不对布置碳化 硅源的所述步骤中将要彼此接触的所述基底衬底和所述 SiC 衬底的主面进行抛光的情况 下， 来执行布置碳化硅源的所述步骤。
因此， 可以降低碳化硅衬底的制造成本。可以不必如上所述地抛光在布置碳化硅 源的步骤中要彼此接触的基底衬底的主面和 SiC 衬底的主面。然而， 从去除制造衬底的阶 段中通过切片等在表面附近形成的任何受损层的观点来看， 优选地， 在通过蚀刻执行去除 受损层的步骤之后， 执行布置碳化硅源的步骤。
在根据上述制造碳化硅衬底的方法布置碳化硅源的步骤中， 布置由用作碳化硅源 的碳化硅制成的材料衬底， 使得所述材料衬底的一个主面和所述 SiC 衬底的一个主面彼此 面对并且其间具有距离。 在形成所述基底层的步骤中， 可以加热所述材料衬底， 以使构成所 述材料衬底的碳化硅升华， 以形成所述基底层。
通过采用由碳化硅制成的材料衬底作为碳化硅源， 可以容易地形成基底层。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中， 优选地， 将碳化硅源加 热至比 SiC 衬底的温度高的温度。因此， 在 SiC 衬底和碳化硅源之中， 主要是构成碳化硅源 的碳化硅发生升华和再结晶。结果， 可以形成基底层， 同时保持 SiC 衬底的诸如结晶度的质 量。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中， 可以形成所述基底层， 使得位于所述基底层相反侧处的所述 SiC 衬底的主面相对于 {0001} 面的偏离角大于或等于 50°且小于或等于 65°。
在 <0001> 方向上生长的六方晶系的单晶碳化硅能够有效率地制造高质量的单 晶。可以有效率地采用具有以 {0001} 面作为主面的碳化硅衬底作为在 <0001> 方向上生长 的碳化硅单晶。通过使用具有的其主面相对于面取向 {0001} 的偏离角大于或等于 50°且 小于或等于 65°的碳化硅衬底， 可能的情况是， 可以制造高性能的半导体器件。
具体来讲， 例如， 在制造 MOSFET( 金属氧化物半导体场效应晶体管 ) 的过程中使用 的碳化硅衬底具有的主面相对于面取向 {0001} 的偏离角通常小于或等于大致 8°。在主 面上形成外延生长层， 之后在外延生长层上形成氧化物膜、 电极等， 以得到 MOSFET。在这个 MOSFET 中， 在包括外延生长层和氧化物膜之间的界面的区域处， 形成沟道区。 在上述制造的 这种 MOSFET 中， 在外延生长层和氧化物膜之间的界面附近将形成许多界面态， 其中， 由于 衬底的主面相对于面取向 {0001} 的偏离角小于或等于大致 8°， 导致形成沟道区。这将阻 碍载流子的行进， 从而导致沟道迁移率劣化。
然而， 在形成基底层的步骤中， 通过形成所述基底层使得位于所述基底层相反侧 处的所述 SiC 衬底的主面相对于 {0001} 面具有的偏离角大于或等于 50° 且小于或等于 65°， 所制造的碳化硅衬底的主面相对于 {0001} 面的偏离角将大于或等于 50°且小于或 等于 65°。因此， 减少了上述界面态的形成。可以制造允许生产具有减小的导通电阻的 MOSFET 等的碳化硅衬底。 在根据上述制造碳化硅衬底的方法形成基底层的步骤中， 可以形成基底层， 使得 位于基底层相反侧处的 SiC 衬底的主面的偏离取向与 <1-100> 方向之间的角度小于或等于 5°。
<1-100> 方向是碳化硅衬底的典型的偏离取向。通过将衬底制造过程期间由切片 工艺变化导致的偏离取向变化设定成小于或等于 5°， 可以有助于在 SiC 衬底上形成外延 生长层。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中， 可以形成所述基底层， 使得位于所述基底层相反侧处的所述 SiC 衬底的主面在 <1-100> 方向上相对于 {03-38} 面 具有的偏离角大于或等于 -3°且小于或等于 5°。
因此， 在使用碳化硅衬底制造 MOSFET 等的情况下， 沟道迁移率可以进一步提高。 将相对于面取向 {03-38} 的偏离角设定成大于或等于 -3°且小于或等于 5°的原因是基于 如下事实 ： 作为对沟道迁移率和偏离角之间关系的检验结果， 可以在这个范围内实现特别 高的沟道迁移率。
如本文所使用的， “在 <1-100> 方向上相对于 (03-38) 面的偏离角” 是指主表面的 法线在由 <1-100> 方向和 <0001> 方向限定的投影平面上的正交投影与 {03-38} 面的法线 之间的角度。当上述正交投影接近平行于 <1-100> 方向时符号为正， 而当上述正交投影接 近平行于 <0001> 方向时符号为负。
上述主面的面取向基本上更优选地为 {03-38}， 进一步优选地为 {03-38}。如本文 所使用的， 主面的面取向基本上为 {03-38} 暗指， 衬底的主面的面取向被包括在考虑到衬 底的加工精度等方面可以将面取向基本上当作 {03-38} 的偏离角范围中。在这种情况下， 例如， 偏离角的范围相对于 {03-38} 为 ±2°。因此， 上述沟道迁移率可以进一步提高。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中， 可以形成所述基底层，
使得位于所述基底层相反侧处的所述 SiC 衬底的主面的偏离取向与 <11-20> 方向之间的角 度小于或等于 5°。
与上述 <1-100> 方向同样地， <11-20> 方向是碳化硅衬底的典型的偏离取向。通 过将制造衬底的步骤中由切片工艺变化造成的偏离取向变化设定成 ±5°， 可以在 SiC 衬 底上容易地形成外延生长层。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中， 可以在通过降低环境空 气气氛而得到的气氛中， 形成所述基底层。因此， 可以降低碳化硅衬底的制造成本。
在根据上述制造碳化硅衬底的方法形成基底层的步骤中， 可以在高于 10-1Pa 且低 于 104Pa 的压力下， 形成所述基底层。因此， 可以通过单个装置来形成上述基底层， 并且允 许用于在相对短时间中执行形成基底层的气氛。结果， 可以降低碳化硅衬底的制造成本。
根据本发明的制造半导体器件的方法包括如下步骤 ： 准备碳化硅衬底 ； 在所述碳 化硅衬底上形成外延生长层 ； 以及在所述外延生长层上形成电极。在准备碳化硅衬底的步 骤中， 通过上述制造碳化硅衬底的方法来制造所述碳化硅衬底。
根据本发明的制造半导体器件的方法， 因为使用通过上述本发明的制造碳化硅衬 底的方法而制造的碳化硅衬底来制造半导体器件， 所以可以降低半导体器件的制造成本。 通过上述本发明的制造碳化硅衬底的方法来制造根据本发明的碳化硅衬底。因 此， 本发明的碳化硅衬底允许降低采用碳化硅衬底的半导体器件的制造成本。
通过上述本发明的制造半导体器件的方法来制造根据本发明的半导体器件。因 此， 本发明的半导体器件具有的制造成本降低。
本发明的有益效果
从上述描述中清楚的是， 依靠本发明的制造碳化硅衬底的方法、 制造半导体器件 的方法、 碳化硅衬底和半导体器件， 可以提供能够使采用碳化硅衬底的半导体器件的制造 成本降低的制造碳化硅衬底的方法、 制造半导体器件的方法、 碳化硅衬底和半导体器件。
附图说明
图 1 是示意性代表制造碳化硅衬底的方法的流程图。 图 2 是用于描述制造碳化硅衬底的方法的示意性截面图。 图 3 是代表碳化硅衬底的构造的示意性截面图。 图 4 是用于描述根据第二实施例的制造碳化硅衬底的方法的示意性截面图。 图 5 是示意性代表根据第三实施例的制造碳化硅衬底的方法的流程图。 图 6 是用于描述根据第三实施例的制造碳化硅衬底的方法的示意性截面图。 图 7 是用于描述根据第三实施例的制造碳化硅衬底的方法的示意性截面图。 图 8 是用于描述根据第三实施例的制造碳化硅衬底的方法的示意性截面图。 图 9 用于描述根据第四实施例的制造碳化硅衬底的方法的示意性截面图。 图 10 是代表根据第四实施例的碳化硅衬底的构造的示意性截面图。 图 11 是代表垂直型 MOSFET 的构造的示意性截面图。 图 12 是示意性代表制造垂直型 MOSFET 的流程图。 图 13 是用于描述制造垂直型 MOSFET 的方法的示意性截面图。 图 14 是用于描述制造垂直型 MOSFET 的方法的示意性截面图。图 15 是用于描述制造垂直型 MOSFET 的方法的示意性截面图。 图 16 是用于描述制造垂直型 MOSFET 的方法的示意性截面图。具体实施方式
下文中， 将参照附图来描述本发明的实施例。 在附图中， 相同或相应的元件具有分 配的相同附图标记并且将不再重复对其的描述。
( 第一实施例 )
下文中， 参考附图 1 和 2 来对作为本发明的一个实施例的第一实施例进行描述。 参 照图 1， 在根据本实施例的制造碳化硅衬底的方法中， 执行作为步骤 S10 的衬底准备步骤。 在这个步骤 S10 中， 准备由碳化硅制成的基底衬底 10 和由单晶碳化硅制成的 SiC 衬底 20。 在本实施例中， 基底衬底 10 用作碳化硅源。SiC 衬底 20 的主面 20A 将变成通过本制造方法 ( 参照随后将描述的图 3) 得到的 SiC 层 20 的主面 20A。因此， 根据主面 20A 的所期望的面 取向来选择 SiC 层 20 的主面 20A 的面取向。对于基底衬底 10， 采用的是具有的杂质浓度大 19 -3 于 2×10 cm 的衬底。对于 SiC 衬底 20， 可以采用具有的杂质浓度大于 5×1018cm-3 且小于 2×1019cm-3 的衬底。因此， 即使在形成低电阻率的基底层 10 并且在器件工艺中执行热处理 的情况下， 可以抑制至少 SiC 层 20 处产生堆叠缺陷。 另外， 对于基底衬底 10， 可以采用由单 晶碳化硅、 多晶碳化硅、 非晶碳化硅、 碳化硅烧结体制成的衬底。 然后， 执行作为步骤 S20 的衬底平坦化步骤。在这个步骤 S20 中， 例如， 通过抛光， 在随后将描述的步骤 (S30) 中将要彼此接触的基底衬底 10 的主面 10A 和 SiC 衬底 20 的 主面 20B( 连接面 ) 被平坦化。虽然这个步骤 S20 不是强制性的， 但是通过执行这个步骤， 彼此面对的基底衬底 10 和 SiC 衬底 20 之间间隙的大小将变得均匀， 允许改进在随后将描 述的步骤 S40 中连接面处的反应 ( 连接 ) 的均匀性。结果， 可以进一步确保基底衬底 10 和 SiC 衬底 20 之间的连接。为了基底衬底 10 和 SiC 衬底之间的连接更可靠， 连接面的表面粗 糙度 Ra 优选地小于 100nm， 优选地小于 50nm。通过将连接面的表面粗糙度 Ra 设定成小于 10nm， 可以实现进一步可靠的连接。
要注意的是， 可以省略步骤 S20， 并且可以在不抛光将要彼此接触的基底衬底 10 的主面和 SiC 衬底 20 的主面的情况下， 执行步骤 S30。因此， 可以降低碳化硅衬底 1 的制造 成本。从去除在制造基底衬底 10 和 SiC 衬底 20 中通过切片等形成的表面附近的任何受损 层的观点来看， 可以执行例如通过蚀刻去除受损层的步骤来替代步骤 S20， 或者可以在执行 步骤 S20 之后执行随后将描述的步骤 S30。
在步骤 S30 处， 执行堆叠步骤。在这个步骤 S30 中， 在被识别为容器的坩锅 70 内， 用作碳化硅源的基底衬底 10 被布置成面对 SiC 衬底 20 的一个主面， 使得基底衬底 10 的一 个主面 10A 和 SiC 衬底 20 的一个主面 20B 彼此相接触地面对。具体来讲， 参照图 2， SiC 衬 底 20 被放置成与基底衬底 10 的主面 10A 形成接触， 以生产堆叠衬底 2。SiC 位于基底衬底 10 的相反侧处的衬底 20 的主面 20A 相对于 {0001} 面的偏离角大于或等于 50°且小于或 等于 65°。因此， ( 参照随后将描述的图 3) 可以容易地制造具有 SiC 层 20 的主面 20A 的 碳化硅衬底 1， 该主面 20A 相对于 {0001} 的偏离角大于或等于 50°且小于或等于 65°。另 外， 主面 20A 的偏离取向和 <1-100> 方向之间的角度可以小于或等于 5°。 因此， 可以有利于 在所生产的碳化硅衬底 1 上 ( 在主面 20A 上 ) 形成外延生长层。另外， 主面 20A 在 <1-100>
方向上相对于 {03-38} 面的偏离角可以大于或等于 -3°且小于或等于 5°。因此， 可以进 一步提高当使用这种制造的碳化硅衬底 1 来生产 MOSFET 时的沟道迁移率。
主面 20A 的偏离取向和 <11-20> 方向之间的角度可以小于或等于 5°。 因此， 可以 有利于在所生产的碳化硅衬底 1 上形成外延生长层。
然后， 执行作为步骤 S40 的连接步骤。在这个步骤 S40 中， 将坩锅 70 中的基底衬 底加热至大于或等于构成基底衬底的碳化硅的升华温度的温度范围。因此， 形成由碳化硅 制成的基底层， 使其接触 SiC 衬底 20 的一个主面 20B。换言之， 加热堆叠衬底 2， 使基底衬 底 10 和 SiC 衬底 20 之间进行连接， 以形成基底层。
参照图 2， 可以采用石墨、 碳化钽等作为构成坩锅 70 的材料。 在坩锅 70 中， 可以布 置从底面 70A 向着顶壁 70B 突出的突出部 71。堆叠衬底 2 布置在一侧处并且由包括硅的物 质形成的硅产生源 91 布置在另一侧， 使突出部 71 位于其间。在本实施例中， 硅产生源 91 由元素硅制成。除了硅之外， 可以采用碳化硅、 氮化硅等作为构成硅产生源 91 的材料。通 过将堆叠衬底 2 加热至大于或等于碳化硅的升华温度的温度范围， 使基底衬底 10 和 SiC 衬 底 20 连接。换言之， 在将硅产生源 91 布置在坩锅 70 中的情况下， 执行上述连接。在这个 阶段处， 将硅产生源 91 加热至使硅蒸发的温度范围。通过上述工序， 完成根据本实施例的 制造碳化硅衬底的方法。得到图 3 所示的碳化硅衬底 1。
上述的制造碳化硅衬底的方法还可以包括如下步骤 ： 抛光与基底衬底 10 相反侧 处的主面 20A 相对应的堆叠衬底 2 处的 SiC 衬底 20 的主面。因此， 可以在基底衬底 10 相 反侧处的 SiC 层 20(SiC 衬底 20) 的主面 20A 上形成高质量的外延生长层。结果， 可以制造 出包括作为例如有源层的高质量外延生长层的半导体器件。通过采用这种步骤， 可以得到 允许制造包括 SiC 层 20 上生长的外延层的高质量半导体器件的碳化硅衬底 1。 在将基底衬 底 10 和 SiC 衬底 20 连接之后， 或者在通过预先抛光 SiC 衬底 20 的主面来制造堆叠衬底之 前， 可以执行抛光 SiC 衬底 20 的主面 20A 的步骤， 所述主面将是在堆叠衬底中的基底衬底 10 相反侧处的主面 20A。
参照图 3， 通过上述制造方法得到的碳化硅衬底 1 包括由碳化硅制成的基底层 10 和由不同于基底层 10 的单晶碳化硅制成的 SiC 层 20。获得由不同于基底层 10 的单晶碳 化硅制成的状态的 SiC 层 20 的事件包括如下情况 ： 基底层 10 由诸如多晶或非晶碳化硅的、 除了单晶之外的碳化硅制成， 并且基底层 10 由不同于 SiC 层 20 的晶体的单晶碳化硅制成。 基底层 10 和 SiC 层 20 处于由不同晶体制成的状态中的事件暗指， 在基底层 10 和 SiC 层 20 之间存在边界， 并且边界的一侧和另一侧之间的缺陷密度有所不同。 在这个阶段处， 在相关 边界处， 缺陷密度会是不连续的。
根据本实施例的制造碳化硅衬底 1 的方法， 通过选择基底衬底 10 的形状等， 可以 将碳化硅衬底 1 设定成具有所期望的形状和尺寸。因此， 可以生产可有助于提高制造半导 体器件的效率的碳化硅衬底 1。依靠根据这种工艺制造的碳化硅衬底 1， 可以制造利用高质 量碳化硅单晶制成的 SiC 衬底 20 的半导体器件， 所述高质量碳化硅单晶因为不能被加工成 所期望的形状， 所以传统上不能利用。因此， 可以有效地使用碳化硅单晶。结果， 根据本实 施例的制造碳化硅衬底 1 的方法， 可以制造允许降低采用碳化硅衬底的半导体器件的制造 成本的碳化硅衬底 1。
在本实施例的制造碳化硅衬底 1 的方法中， 除了基底衬底 10 和 SiC 衬底 20 之外，将硅产生源 91 布置在坩锅 70 中， 所述坩锅 70 是执行连接的容器。因此， 构成硅产生源 91 的硅的蒸发造成坩锅 70 中的硅气体的蒸汽压力增大。因此， 可以抑制由硅从基底衬底 10 和 SiC 衬底 20 选择性脱离而造成基底衬底 10 和 SiC 衬底 20 的表面处的碳化 ( 转换成石 墨 )。结果， 平稳地进行由碳化硅的升华和再结晶而在基底衬底 10 和 SiC 衬底 20 之间形成 连接。
在根据本实施例的制造碳化硅衬底 1 的方法中， 可以将基底衬底 10 加热至高于步 骤 S40 中的 SiC 衬底 20 的温度。因此， 通过升华和再结晶主要构成基底衬底 10 的碳化硅， 实现基底衬底 10 和 SiC 衬底 20 之间的连接。结果， 可以生产碳化硅衬底 1， 同时保持 SiC 衬底 20 的诸如结晶度的质量。
在基底衬底 10 由单晶碳化硅制成的情况下， 图 3 中示出的所得的碳化硅衬底中的 基底层 10 将由单晶碳化硅制成。在基底衬底 10 由多晶碳化硅、 非晶碳化硅、 碳化硅烧结体 等制成的情况下， 只有通过升华构成基底衬底 10 将在 SiC 衬底 20 上再结晶的碳化硅升华 形成的区域变成由单晶碳化硅制成的单晶层 10B。换言之， 在这种情况下， 所得到的碳化硅 衬底 1 包括由单晶碳化硅制成的单晶层 10B， 使得基底层 10 包括面对 SiC 层 20 侧的主面 10A， 如图 3 中所示。在这种情况下， 在使用碳化硅衬底 1 制造半导体器件的过程中， 在制造 过程中， 可以最初地保持有助于操纵的大厚度状态， 然后， 可以在制造过程期间， 去除基底 层 ( 基底衬底 )10 中的、 作为除了单晶层 10B 之外的区域的非单晶区域 10C， 以允许在半导 体器件中只保持基底层 10 的单晶层 10B。 因此， 可以制造高质量的半导体器件， 同时有助于 在制造过程中操纵碳化硅衬底 1。 在本实施例的制造碳化硅衬底 1 的方法中的步骤 S40 中， 可以在通过减少环境空 气气氛而得到的气氛中， 加热堆叠衬底。因此， 可以降低碳化硅衬底 1 的制造成本。
此外， 在本实施例的制造碳化硅衬底 1 的方法中的步骤 S40 处， 可以在高于 10-1 Pa 且低于 104Pa 的压力下， 加热堆叠衬底。因此， 在可以得到在相对短时间内执行连接的气氛 时， 可以通过简单装置来实现上述连接。结果， 可以降低碳化硅衬底 1 的制造成本。
在步骤 S30 处制造的堆叠衬底中， 基底衬底 10 和 SiC 衬底 20 之间的间隙优选地 小于或等于 100μm。因此， 在步骤 S40 处， 可以实现基底衬底 10 和 SiC 衬底 20 之间的均匀 连接。
在步骤 S40 处的堆叠衬底的加热温度优选地大于或等于 1800 ℃且小于或等于 2500℃。如果加热温度低于 1800℃， 则基底衬底 10 与 SiC 衬底 20 的连接将变得耗时， 使碳 化硅衬底 1 的制造效率降低。如果加热温度超过 2500℃， 基底衬底 10 和 SiC 衬底 20 的表 面将被粗糙化， 导致有可能增加在所生产的碳化硅衬底 1 处产生的晶体缺陷。为了提高制 造效率同时还抑制碳化硅衬底 1 处产生缺陷， 步骤 S40 处的堆叠衬底的加热温度优选地大 于或等于 1900℃且小于或等于 2100℃。
步骤 S40 处进行加热期间的气氛可以是惰性气体气氛。在采用惰性气体气氛作为 气氛的情况下， 惰性气体气氛优选地包括从氩、 氦和氮组成的组中选择的至少一种。
( 第二实施例 )
将描述作为本发明的另一个实施例的第二实施例。 参照图 4， 根据第二实施例的制 造碳化硅衬底的方法基本上通过与根据第一实施例的制造碳化硅衬底的方法的工序类似 的工序来执行， 并且提供类似的效果。第二实施例的制造碳化硅衬底的方法与第一实施例
的制造碳化硅衬底的方法的不同之处在于， 在用于形成基底层 10 的加热堆叠衬底 2 中使用 的坩锅 70 的构造。
参照图 4， 坩锅 70 由石墨制成。在坩锅 70 的内壁处， 形成涂层 72， 所述涂层 72 用 于抑制构成坩锅 70 的石墨和硅之间的反应。涂层可以包括从钽、 碳化钽和碳化硅组成的组 中选择的至少一种物质， 在高温下是稳定的， 并且具有与硅的低反应性。
因此， 可以抑制硅蒸汽和构成坩锅 70 的碳 ( 石墨 ) 之间的反应。结果， 可以进一 步有效地抑制用作碳化硅源的基底衬底 10 和 SiC 衬底 20 的碳化。
( 第三实施例 )
下文中， 将参照图 5 至图 7 来描述作为本发明的另一个实施例的第三实施例。以 与第一实施例的碳化硅衬底的方式基本上类似的方式， 执行根据第三实施例的碳化硅衬底 的制造方法。 第三实施例的制造碳化硅衬底的方法与第一实施例的制造碳化硅衬底的方法 的不同之处在于基底层的形成过程。
参照图 5， 在第三实施例的碳化硅衬底的制造方法中， 执行作为步骤 S10 的衬底准 备步骤。 在步骤 S10 处， 以与第一实施例的方式类似的方式来准备 SiC 衬底 20， 并且准备由 碳化硅制成的材料衬底 11。材料衬底 11 可以由单晶碳化硅或多晶碳化硅或非晶碳化硅或 碳化硅烧结体制成。可替选地， 可以采用碳化硅的原材料粉末来替代材料衬底 11。 然后， 在步骤 S50 处执行间隔紧密的布置步骤。在这个步骤 S50 处， 分别用第一加 热器 81 和第二加热器 82 保持 SiC 衬底 20 和材料衬底 11， 第一加热器 81 和第二加热器 82 布置在加热容器 70 中， 彼此面对， 如图 6 中所示。具体来讲， 在步骤 S50 处， 布置用作碳化 硅源的由碳化硅制成的材料衬底 11， 使得材料衬底 11 的一个主面 11A 和 SiC 衬底 20 的一 个主面 20B 彼此面对且其间具有距离。
SiC 衬底 20 和材料衬底 11 之间距离的合适值被视为与随后将描述的步骤 60 中进 行加热期间升华气体的平均自由程相关。具体来讲， 可以将 SiC 衬底 20 和材料衬底 11 之 间距离的平均值设定成小于步骤 S60 中进行加热期间升华气体的平均自由程。 例如， 在 1Pa 的压力和 2000℃的温度下， 严格上讲， 根据原子半径和分子半径， 所存在的原子和分子的平 均自由程大致是几厘米至几十厘米。 因此， 实际上， 上述距离优选地被设定成小于或等于几 厘米。更具体来讲， SiC 衬底 20 和材料衬底 11 被布置成紧密相邻， 使得它们的主表面彼此 面对， 使其间的距离大于或等于 1μm 且小于或等于 1cm。通过将距离的平均值设定成小于 或等于 1cm， 随后将描述的步骤 S60 中形成的基底层 10 的厚度分布可以减小。 另外， 通过将 距离的平均值设定成小于或等于 1mm， 随后将描述的步骤 S60 中形成的基底层 10 的厚度分 布可以进一步减小。 此外， 通过将距离的平均值设定成大于或等于 1μm， 可以确保碳化硅升 华的充足空间。
然后， 执行作为步骤 S60 的升华步骤。在步骤 S60 中， 用第一加热器 81 将 SiC 衬 底 20 加热至预定的衬底温度。用第二加热器 82 将材料衬底 11 加热至预定的材料温度。 在这个阶段， 将材料衬底 11 加热至材料温度， 使得从材料衬底的表面升华碳化硅。将衬底 温度设定成低于材料温度。具体来讲， 将衬底温度设定成比材料温度低至少 1℃且不超过 100℃。例如， 衬底温度高于或等于 1800℃且低于或等于 2500℃。因此， 由从材料衬底 11 升华实现气态的碳化硅到达 SiC 衬底 20 的表面， 以实现固态， 以形成基底层 10， 如图 7 中所 示。在这个阶段， 将以与第一实施例的方式类似的方式布置的硅产生源 91 加热至使硅蒸发
的温度范围。
通过保持这种状态， 构成材料衬底 11 的 SiC 被完全升华， 以移动到 SiC 衬底 20 的 表面上， 如图 8 中所示。因此， 完成步骤 S60。完成与参照图 3 描述的第一实施例的碳化硅 衬底类似的碳化硅衬底 1。在本实施例中， 如上所述， 在 SiC 衬底 20 和材料衬底 11 之间形 成预定的距离。 因此， 根据本实施例的制造碳化硅衬底的方法， 即使在被当作碳化硅源的材 料衬底由多晶碳化硅、 非晶碳化硅、 碳化硅烧结体等制成的情况下， 所形成的基底层 10 也 由单晶碳化硅制成。
( 第四实施例 )
下文中， 将描述作为本发明的又一个实施例的第四实施例。第四实施例的制造碳 化硅衬底的方法基本上通过与第一实施例的制造碳化硅衬底的方法的工序类似的工序来 执行， 并且提供类似的效果。 然而， 第四实施例的制造碳化硅衬底的方法与第一实施例的不 同之处在于， 在步骤 S30 处， 在平面视角中， 多个 SiC 衬底 20 对齐地布置。
在本实施例的制造碳化硅衬底的方法中， 在步骤 (S10) 处， 以与第一实施例的方 式类似的方式准备基底衬底 10。另外， 准备多个 SiC 衬底 20。然后， 如在第一实施例中一 样， 如果必要的话， 执行步骤 S20。参照图 9， 在步骤 S30 处， 在平面视角中， SiC 衬底 20 在 基底衬底 10 的主面 10A 上对齐地布置， 以生产堆叠衬底。换言之， SiC 衬底 20 沿着基底衬 底 10 的主面 10A 对齐地布置。 更具体来讲， SiC 衬底 20 可以布置成矩阵， 使得基底衬底 10 的主面 10A 上相邻的 SiC 衬底 20 彼此接触。然后， 如第一实施例中一样， 执行步骤 S40， 以得到碳化硅衬底 1。在 本实施例中， 在步骤 S30 处， 将多个 SiC 衬底 20 安装在基底衬底 10 上。在步骤 S40 处， 连 接多个 SiC 衬底 20 和基底衬底 10。参照图 10， 根据本实施例的制造碳化硅衬底的方法， 可 以制造碳化硅衬底 1， 该碳化硅衬底 1 可以被操纵作为具有高质量 SiC 层 20 的大直径衬底。 通过使用这种碳化硅衬底 1， 可以有效率地提高半导体器件的制造过程。
参照图 9， 优选地， SiC 衬底 20 的端面 20C 基本上垂直于 SiC 衬底 20 的主面 20A。 因此， 有助于碳化硅衬底 1 的制造。如果端面 20C 和主面 20A 之间的角度大于或等于 85° 且小于或等于 95°， 则可以确定端面 20C 和主面 20A 基本上彼此垂直。
( 第五实施例 )
将描述使用上述本发明的碳化硅衬底制造的半导体器件的实例作为第五实施例。 参照图 11， 本发明的半导体器件 101 是垂直型双注入 MOSFET(DiMOSFET)， 其包括衬底 102、 + + 缓冲层 121、 击穿电压保持层 122、 p 区 123、 n 区 124、 p 区 125、 氧化物膜 126、 源电极 111 和上源电极 127、 栅电极 110 和形成在衬底 102 背面的漏电极 112。具体来讲， 由碳化硅制 成的缓冲层 121 形成在由 n 型导电性碳化硅制成的衬底 102 的表面上。至于衬底 102， 采 用包括上述的第一实施例至第四实施例中描述的方法的、 根据本发明的制造碳化硅衬底的 方法而制造的碳化硅衬底。在采用第一实施例至第四实施例的碳化硅衬底 1 的情况下， 缓 冲层 121 形成在碳化硅衬底 1 的 SiC 层 20 上。缓冲层 121 具有 n 型导电性， 并且厚度为例 17 -3 如 0.5μm。缓冲层 121 中的 n 型导电性杂质的浓度被设定为例如 5×10 cm 。击穿电压保 持层 122 形成在缓冲层 121 上。击穿电压保持层 122 由 n 型导电性的碳化硅制成， 并且具 有的厚度为例如 10μm。击穿电压保持层 122 中的 n 型导电性杂质的浓度取值可以为例如 5×1015cm-3。
在击穿电压保持层 122 的表面处， 具有 p 型导电性的 p 区 123 被形成为彼此间隔 开。在 p 区 123 中， 在 p 区 123 的表面层处形成 n+ 区 124。在与这个 n+ 区 124 相邻的区域 处， 形成 p+ 区 125。还形成氧化物膜 126， 使其在 p 区 123 中的一个处的 n+ 区 124 上方、 p区 123 之上、 击穿电压保持层 122 暴露于两个 p 区 123 之间的区域、 另一个 p 区 123 直至相关 + 另一个 p 区 12 处的 n 区 124 上方延伸。在氧化物膜 126 上， 形成栅电极 110。在 n+ 区 124 和 p+ 区 125 上， 形成源电极 111。在源电极 111 上， 形成上源电极 127。衬底 102 具有漏电 极 112， 该漏电极 112 形成在背面表面上， 所述背面表面是在与形成缓冲层 121 的表面相反 的表面。
在本实施例的半导体器件 101 中， 采用包括本发明的第一实施例至第四实施例中 描述的方法的、 根据本发明的制造碳化硅衬底的方法而制造的碳化硅衬底作为衬底 102。 具 体来讲， 半导体器件 101 包括作为碳化硅衬底的衬底 102、 作为在衬底 102 上形成的外延生 长层的缓冲层 121 和击穿电压保持层 122 以及形成在击穿电压保持层 122 上的源电极 111。 根据本发明的制造碳化硅衬底的方法来制造衬底 102。根据本发明的制造碳化硅衬底的方 法而制造的衬底是能够降低半导体器件的制造成本的碳化硅衬底。因此， 半导体器件 101 是制造成本降低的半导体器件。
下文中， 将参照图 12 至图 16 来描述用于制造图 11 的半导体器件 101 的方法。参 照图 12， 首先， 执行碳化硅衬底准备步骤 (S110)。 在这个阶段， 准备衬底 102， 该衬底 102 由 碳化硅制成， 具有 (03-38) 面作为主表面 ( 参照图 13)。至于衬底 102， 准备包括通过上述 的第一实施例至第四实施例中描述的制造方法而制造的碳化硅衬底 1 的、 本发明的碳化硅 衬底作为衬底 102。
至于衬底 102( 参照图 13)， 可以采用具有 n 型导电性并且衬底电阻为 0.02Ωcm 的 衬底。
然后， 如图 12 中所示， 执行外延层形成步骤 (S120)。具体来讲， 在衬底 102 的表 面上， 形成缓冲层 121。这个缓冲层 121 形成在用作衬底 102 的碳化硅衬底 1( 参照图 3) 的 SiC 层 20 的主面 20A 上。至于缓冲层 121， 形成例如由 n 型导电性的碳化硅制成并且具 有的厚度为 0.5μm 的外延层。例如， 缓冲层 121 中的导电性类型杂质的密度的取值可以为 17 -3 5×10 cm 。如图 13 中所示， 在这个缓冲层 121 上， 形成击穿电压保持层 122。至于击穿电 压保持层 122， 可以通过外延生长来形成 n 型导电性的碳化硅层。 例如， 击穿电压保持层 122 的厚度的取值可以为 10μm。 例如， 击穿电压保持层 122 的 n 型导电性杂质的密度的取值可 15 -3 以为 5×10 cm 。
然后， 执行图 12 所示的注入步骤 (S130)。具体来讲， 如图 14 中所示， 使用通过光 刻和蚀刻形成的氧化物膜作为掩模， 将 p 型导电性的杂质注入击穿电压保持层 122 中， 以形 成 p 区 123。在去除所使用的氧化物膜之后， 通过光刻和蚀刻来形成具有图案的新氧化物 膜。使用这个氧化物膜作为掩模， 将 n 导电类型杂质注入到预定区域中， 以形成 n+ 区 124。 另外， 通过利用类似的工序注入 p 导电类型的杂质， 形成 p+ 区 125。结果， 得到如图 14 中所 示的构造。
在注入步骤之后， 执行激活退火工艺。 至于这个激活退火工艺， 可以采用的条件包 括加热温度为 1700℃以及加热持续时间为 30 分钟、 使用氩气 ( 例如 ) 作为气氛气体。
然后， 如图 12 中所示， 执行栅绝缘膜形成步骤 (S140)。 具体来讲， 如图 15 中所示，形成氧化物膜 126， 以覆盖击穿电压保持层 122、 p 区 123、 n+ 区 124 和 p+ 区 125。用于形成 氧化物膜 126 的条件可以包括例如干法氧化 ( 热氧化 )。 可以采用这种干法氧化的条件， 所 述条件包括加热温度为 1200℃且加热持续时间为 30 分钟。
然后， 如图 12 中所示， 执行氮退火步骤 (S150)。具体来讲， 使用一氧化氮 (NO) 作 为气氛气体来执行退火。退火条件包括例如 ： 加热温度为 1100℃且加热持续时间为 120 分 钟。结果， 氮原子被引入到氧化物膜 126 和位于下面的击穿电压保持层 122、 p 区 123、 n+ 区 124 和 p+ 区 125 之间的界面附近。在使用一氧化氮作为气氛气体进行这个退火步骤之后， 可以执行使用作为惰性气体的氩 (Ar) 的进一步退火。具体来讲， 可以采用如下条件， 所述 条件包括加热温度为 1100℃并且加热持续时间为 60 分钟， 使用氩气作为气氛气体。
然后， 执行图 12 中指示的电极形成步骤 ( 步骤 S160)。具体来讲， 通过光刻， 在氧 化物膜 126 上形成具有图案的抗蚀剂膜。使用这个抗蚀剂膜作为掩模， 通过蚀刻来去除氧 + + 化物膜中位于 n 区 124 和 p 区 125 上方的区域。然后， 在抗蚀剂膜上以及氧化物膜 126 中 + 形成的开口中， 诸如金属的导体膜被形成为与 n 区 124 和 p+ 区 125 接触。然后， 通过去除 抗蚀剂膜， 来去除 ( 剥离 ) 位于抗蚀剂膜上的导体膜。 例如， 可以采用镍 (Ni) 作为导体。 结 果， 如图 16 中所示， 可以得到源电极 111。在这个阶段， 优选地执行热处理以进行合金化。 具体来讲， 使用用于气氛气体的作为惰性气体的氩 (Ar) 气， 在加热温度为 950℃并且加热 持续时间为 2 分钟的情况下， 执行热处理 ( 合金化处理 )。
然后， 在源电极 111 上， 形成上源电极 127( 参见图 11)。另外， 在氧化物膜 126 上 形成栅电极 110( 参见图 11)。另外， 形成漏电极 112。因此， 可以得到图 11 所示的半导体 器件 101。
虽然已经将垂直型 MOSFET 描述为可以使用上述的第五实施例中的本发明的碳化 硅衬底制造的半导体器件的实例， 但是可以制造的半导体器件不限于此。可以使用本发明 的碳化硅衬底来生产各种半导体器件， 诸如结型场效应晶体管 (JFET)、 绝缘栅双极晶体管 (IGBT) 或肖特基势垒二极管。
另外， 虽然基于通过在具有 {03-38} 面作为主表面的碳化硅衬底上形成用作操作 层的外延层而制造半导体器件描述了第五实施例， 但是可以用于主表面的晶面不限于此。 包括 (0001) 面的根据使用的任意晶面可以用作主面。
另外， 通过采用在 <01-10> 方向上相对于 (0-33-8) 面具有的偏离角大于或等 于 -3°且小于或等于 +5°的主表面作为主表面 ( 碳化硅衬底 1 的 SiC 衬底 (SiC 层 )20 的 主面 20A)， 在使用碳化硅衬底生产 MOSFET 等的情况下的沟道迁移率可以进一步提高。如 本文中所使用的， 六方晶系单晶碳化硅的 (0001) 和 (000-1) 面被分别限定为硅平面和碳平 面。另外， “在 <01-10> 方向上相对于 (0-33-8) 面的偏离角” 是指主表面的法线在作为偏离 取向基准的 <01-10> 方向和 <000-1> 方向限定的平面上的正交投影与 (0-33-8) 面的法线 之间的角度。当上述正交投影接近平行于 <01-10> 方向时符号为正， 而当上述正交投影接 近平行于 <000-1> 方向时符号为负。在 <01-10> 方向上相对于 (0-33-8) 面具有的偏离角 大于或等于 -3°且小于或等于 +5°的主表面暗指在碳化硅晶体中满足上述条件的碳平面 侧上的平面。在本专利申请中， (0-33-8) 面包括通过将轴设定成限定晶面而以不同方式表 示的等价碳平面侧的平面， 并且不包括硅平面侧的平面。
实例为了确认本发明的制造碳化硅衬底的方法的效果， 对利用与第四实施例的工序类 似的工序制造碳化硅衬底的过程执行实验。如下所述地执行这些实验。
准备如下由单晶碳化硅制成的衬底作为基底衬底 ： 具有 6 英寸的直径 φ、 400μm 20 -3 4 -2 的厚度、 4H 多晶型、 (03-38) 面的主面、 1×10 cm 的 n 型杂质浓度、 1×10 cm 的微管密度 5 -1 和 1×10 cm 的层错密度。至于 SiC 衬底， 准备如下由单晶碳化硅制成的衬底 ： 具有一边为 19 -3 20mm 的正方形形状、 200μm 的厚度、 4H 多晶型、 {03-38} 面的主面、 1×10 cm 的 n 型杂质 -2 -1 浓度、 0.2cm 的微管密度和小于 1cm 的层错密度。
然后， 多个 SiC 衬底被布置成在基底衬底上对齐而彼此没有重叠、 被当作堆叠衬 底并且放置在石墨容器 ( 坩锅 ) 中。 此外， 元素硅被布置在坩锅中作为硅产生源布置。 将堆 叠衬底加热至大于或等于 2000℃。 另外， 加热硅产生源， 用于使硅蒸发以连接到具有 SiC 衬 底的基底衬底。为了进行比较， 对应于基于类似工序没有布置硅产生源的情况， 执行实验。
结果， 凭借布置硅产生源， 与没有布置硅产生源的情况相比， 抑制在基底衬底和 SiC 衬底的表面附近转换成石墨。实现基底衬底和 SiC 衬底之间的有利连接。这样是可 能的， 因为以坩锅中的硅作为构成元素的气体的蒸汽压力通过来自硅产生源的硅气体而上 升， 以抑制硅的选择性 ( 优先地 ) 脱离。 在上述本发明的制造碳化硅衬底的方法、 制造半导体器件的方法、 碳化硅衬底和 半导体器件中， 基底衬底 ( 基底层 ) 的直径优选地大于或等于 2 英寸， 更优选地大于或等于 6 英寸。考虑到应用到功率器件的情况， 优选地， 构成 SiC 层 (SiC 衬底 ) 的碳化硅的多晶型 是 4H。另外， 优选地， 基底衬底和 SiC 衬底的晶体结构是相同的。优选地， 基底层和 SiC 层 之间的热膨胀差异处于避免在制造采用碳化硅衬底的半导体器件的过程中产生裂缝的低 水平。优选地， 基底衬底和 SiC 衬底中的每个处的面内厚度变化小。具体来讲， 优选地， 相 关厚度的变化小于或等于 10μm。考虑到应用于其中电流在碳化硅衬底的厚度方向上流动 的垂直器件， 基底层的电阻率优选地小于 50mΩcm， 优选地小于 10mΩcm。从有助于操纵的 观点看， 碳化硅衬底的厚度优选地大于或等于 300μm。 在形成基底层的步骤中， 可以采用电 阻加热、 高频感应加热、 灯退火等来加热基底衬底。
要理解， 本文公开的实施例和实例只是实例的形式， 而不是限制的形式。 本发明的 范围不受以上描述限制， 而是受所附权利要求书的术语限制， 并且旨在包括等价于权利要 求书术语的范围和含义内的任何修改形式。
工业可应用性
尤其有利地， 本发明的制造碳化硅衬底的方法、 制造半导体器件的方法、 碳化硅衬 底和半导体器件可具体有利地应用于本发明的需要降低采用碳化硅衬底的半导体器件的 制造成本的制造碳化硅衬底的方法、 制造半导体器件的方法、 碳化硅衬底和半导体器件。
附图标记列表
1 碳化硅衬底 ； 2 堆叠衬底 ； 10 基底层 ( 基底衬底 )10A 主面 ； 10B 单晶层 ； 10C 非单 晶区域 ； 11 材料衬底 ； 11A 主面 ； 20SiC 层 (SiC 衬底 ) ； 20A， 20B 主面 ； 20C 端面 ； 70 坩锅 ( 加 热容器 ) ； 70A 底壁 ； 70B 顶壁 ； 71 突出部 ； 72 涂层 ； 81 第一加热器 ； 82 第二加热器 ； 91 硅产 生源 ； 101 半导体器件 ； 102 衬底 ； 110 栅电极 ； 111 源电极 ； 112 漏电极 ； 121 缓冲层 ； 122 击 + + 穿电压保持层 ； 123p 区 ； 124n 区 ； 125p 区 ； 126 氧化物膜 ； 127 上源电极。