主板.pdf

一种主板，包括BIOS芯片、南桥芯片、逻辑芯片以及第一至第三发光二极管。所述BIOS芯片用于储存基本输入输出系统（BIOS），所述南桥芯片连接所述BIOS芯片以读取BIOS；所述逻辑芯片的时钟引脚连接于所述南桥芯片的时钟引脚与所述BIOS芯片的时钟引脚之间的节点；所述第一至第三发光二极管的阳极均连接所述电压端，所述第一至第三发光二极管的阴极分别对应连接所述逻辑芯片的输出引脚、所述南桥芯片的第二输出引脚以及第三输出引脚。所述主板可以指示所述南桥芯片BIOS的加载状态。

权利要求书
1.  一种主板，包括：
一BIOS芯片，所述BIOS芯片用于储存基本输入输出系统（BIOS）程序，所述BIOS芯片的电源引脚连接于一电压端，所述BIOS芯片的锁定引脚以及写入保护引脚相连且通过第一电阻连接于所述电压端，所述BIOS芯片的接地引脚接地；
一南桥芯片，所述南桥芯片的第一输出引脚连接于所述BIOS芯片的输入引脚，所述南桥芯片的时钟引脚连接于所述BIOS芯片的时钟引脚，所述南桥芯片的识别引脚连接于所述BIOS芯片的识别引脚，所述南桥芯片的输入引脚连接于所述BIOS芯片的输出引脚；
一逻辑芯片，所述逻辑芯片的时钟引脚连接于所述南桥芯片的时钟引脚与所述BIOS芯片的时钟引脚之间的节点；及
第一至第三发光二极管，所述第一至第三发光二极管的阳极均连接所述电压端，所述第一发光二极管的阴极连接所述逻辑芯片的输出引脚，所述第二发光二极管的阴极连接所述南桥芯片的第二输出引脚，所述第三发光二极管的阴极连接所述南桥芯片的第三输出引脚。

2.  如权利要求1所述的主板，其特征在于：第一发光二极管的阳极通过第二电阻连接于所述电压端，第二发光二极管的阳极通过第三电阻连接于所述电压端，第三发光二极管的阳极通过第四电阻连接于所述电压端。

3.  如权利要求1所述的主板，其特征在于：所述南桥芯片的第二及第三输出引脚默认输出高电平信号，当BIOS加载成功时，所述南桥芯片经第二输出引脚输出低电平信号以点亮所述第二发光二极管，当BIOS加载失败时，所述南桥芯片经第三输出引脚输出低电平信号以点亮所述第三发光二极管。

4.  如权利要求1所述的主板，其特征在于：所述逻辑芯片还用于控制所述主板的开机时序。

说明书主板
技术领域
本发明涉及一种主板。
背景技术
传统设计的主板的启动过程中，主板的南桥芯片将从主板的基本输入输出系统（BIOS）芯片中读取BIOS程序以使主板正常开机。若主板无法正常开机，有可能是BIOS程序未正常加载，也有可能是硬件的原因导致主板异常。若提供一种可以指示BIOS程序加载状态的主板，则可以协助使用者判断异常原因。
发明内容
鉴于此，有必要提供一种可以指示BIOS加载状态的主板。
一种主板，包括：
一BIOS芯片，所述BIOS芯片用于储存基本输入输出系统（BIOS）程序，所述BIOS芯片的电源引脚连接于一电压端，所述BIOS芯片的锁定引脚以及写入保护引脚相连且通过第一电阻连接于所述电压端，所述BIOS芯片的接地引脚接地；
一南桥芯片，所述南桥芯片的第一输出引脚连接于所述BIOS芯片的输入引脚，所述南桥芯片的时钟引脚连接于所述BIOS芯片的时钟引脚，所述南桥芯片的识别引脚连接于所述BIOS芯片的识别引脚，所述南桥芯片的输入引脚连接于所述BIOS芯片的输出引脚；
一逻辑芯片，所述逻辑芯片的时钟引脚连接于所述南桥芯片的时钟引脚与所述BIOS芯片的时钟引脚之间的节点；及
第一至第三发光二极管，所述第一至第三发光二极管的阳极均连接所述电压端，所述第一发光二极管的阴极连接所述逻辑芯片的输出引脚，所述第二发光二极管的阴极连接所述南桥芯片的第二输出引脚，所述第三发光二极管的阴极连接所述南桥芯片的第三输出引脚。
所述主板可以通过侦测BIOS时钟信号并通过第一至第三发光二极管指示所述南桥芯片BIOS的加载状态。
附图说明
图1为本发明主板的较佳实施方式的电路图。
主要元件符号说明

如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参考图1，本发明主板10的较佳实施方式包括一BIOS芯片20、一南桥芯片30、一逻辑芯片40、第一发光二极管50、第二发光二极管60以及第三发光二极管70。
所述BIOS芯片20用于储存基本输入输出系统（BIOS），所述BIOS芯片20的电源引脚VCC连接于一电压端P3V3，所述BIOS芯片20的锁定引脚HOLD以及写入保护引脚WP相连且通过第一电阻R1连接于所述电压端P3V3，所述BIOS芯片20的接地引脚GND接地。
所述南桥芯片30的第一输出引脚OUT1连接于所述BIOS芯片的输入引脚DI，所述南桥芯片30的时钟引脚CLK连接于所述BIOS芯片20的时钟引脚CLK，所述南桥芯片30的识别引脚CS连接于所述BIOS芯片30的识别引脚CS，所述南桥芯片30的输入引脚IN连接于所述BIOS芯片20的输出引脚DO。
所述逻辑芯片40的时钟引脚CLK连接于所述南桥芯片30的时钟引脚CLK与所述BIOS芯片20的时钟引脚CLK之间的节点。
第一发光二极管50的阳极通过第二电阻R2连接于所述电压端P3V3，第二发光二极管60的阳极通过第三电阻R3连接于所述电压端P3V3，第三发光二极管70的阳极通过第四电阻R4连接于所述电压端P3V3。所述第一发光二极管50的阴极连接所述逻辑芯片30的输出引脚OUT，所述第二发光二极管60的阴极连接所述南桥芯片30的第二输出引脚OUT2，所述第三发光二极管70的阴极连接所述南桥芯片30的第三输出引脚OUT3。所述第二输出引脚OUT2以及所述第三输出引脚OUT3均默认输出高电平信号。
使用时，所述南桥芯片30从所述BIOS芯片20中读取BIOS程序，同时所述南桥芯片30通过时钟引脚CLK发送第一时钟信号至所述BIOS芯片20的时钟引脚CLK。所述第一时钟信号经所述逻辑芯片40的时钟引脚输入所述逻辑芯片40，所述逻辑芯片40输出第一脉冲信号，所述第一发光二极管50发光，以指示所述南桥芯片30正在读取BIOS程序。本实施方式中所述第一脉冲信号的频率为10Hz。所述逻辑芯片40在本实施方式中还可用于控制主板10的开机时序。
所述南桥芯片30加载成功BIOS后通过所述第二输出引脚输出低电平信号，所述第二发光二极管60被点亮以指示BIOS加载成功。若BIOS加载失败，所述南桥芯片30通过所述第三输出引脚输出低电平信号点亮第三发光二极管70以指示BIOS加载失败。
使用者可以依据第一至第三发光二极管的状态获知所述南桥芯片30中的BIOS加载状况。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。