一种管理高速串行传输接口的方法及系统.pdf

摘要
申请专利号：	CN201410757638.X	申请日：	2014.12.10
公开号：	CN104360977A	公开日：	2015.02.18
当前法律状态：	实审	有效性：	审中
法律详情：	授权\|\|\|实质审查的生效IPC(主分类):G06F 13/38申请日:20141210\|\|\|公开
IPC分类号：	G06F13/38; G06F13/42	主分类号：	G06F13/38
申请人：	浪潮（北京）电子信息产业有限公司
发明人：	王振江; 康松松; 王朝辉
地址：	100085北京市海淀区上地信息路2号2-1号C栋1层
优先权：
专利代理机构：	北京安信方达知识产权代理有限公司11262	代理人：	王康; 李丹
PDF下载：	PDF下载

内容摘要

本发明披露了一种管理高速串行传输接口的方法及系统，其中系统包括：SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。本发明确保了Serdes模块数据传输的准确性和可靠性；且提高了其应用的灵活性。

权利要求书

权利要求书
1.  一种管理高速串行传输接口的系统，其特征在于，包括依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个Serdes模块；其中：
SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；
Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。

2.  按照权利里要求1所述的系统，其特征在于，
所述Serdes数据通道接收端Serdes模块若对所述译码数据检验有错误，则通知相应的发送端Serdes模块进行数据重传。

3.  按照权利要求1或2所述的系统，其特征在于，还包括相互连接的SMBus主设备和存储器，其中：
存储器，为具有内置集成电路总线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；
SMBus主设备，与所述Serdes管理主设备连接，用于将从该存储器取出的指令及数据传递给所述Serdes管理主设备；
所述Serdes管理主设备根据接收的指令及数据对所述菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。

4.  按照权利要求3所述的系统，其特征在于，所述Serdes管理主设备包括相互连接的系统总线控制器和微处理器，其中：
系统总线控制器，用于通过所述主设备内核接口接收检测数据，并将检测数据传递给所述菊花链中的每一个Serdes模块；
微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。

5.  按照权利要求4所述的系统，其特征在于，所述微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰。

6.  一种管理高速串行传输接口的方法，包括：
将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；
由SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备将接收的所述检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。

7.  按照权利要求6所述的方法，其特征在于，还包括：
所述Serdes数据通道对应的接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。

8.  按照权利要求7所述的方法，其特征在于，还包括：
所述Serdes管理主设备侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对所述采样不断调整信号增益。

9.  按照权利里要求6至8任一项所述的方法，其特征在于，在将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接后，还包括：
将通过内置集成电路总线接口连接存储器的SMBus主设备与所述Serdes管理主设备连接；
SMBus主设备将从存储器取出的指令及数据传递给所述Serdes管理主设备；由所述SMBus主设备根据所述指令及数据对所述菊花链中的多个Serdes 模块进行配置。

10.  按照权利要求9所述的方法，其特征在于，所述SMBus主设备根据所述指令及数据对所述菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。

说明书

说明书一种管理高速串行传输接口的方法及系统
技术领域
本发明涉及芯片设计中串行/解串行器(SerDes，Serializer/Deserializer)高速串行传输接口在高端设备中的应用，尤其涉及在高端设备中管理Serdes高速串行传输接口的方法及系统。
背景技术
随着服务器应用领域的不断发展，高端服务器的应用需求进入了一个重要阶段。其中通过复杂的芯片体系结构支持服务器系统实现高性能指标、高安全性、高可用性以及高可靠性等。也即在高端服务器系统中要实行高性能指标，往往需要多个CPU协同工作——系统对多个CPU进行分组，每一组称为一个簇；多个簇之间的连接需要采用Serdes技术的高速串行接口来取代传统的并行总线架构。
目前，芯片基于Serdes的设计增加了带宽，减少了信号线数量，同时也带来了诸如减少布线冲突、降低开关噪声以及减少功耗和封装成本等许多益处。对于数据的安全性、可用性以及可靠性来说，簇与簇之间的数据传输完全要依靠Serdes模块。
系统管理总线(SMBus，System Management Bus)是1995年由Intel公司提出的一种通道，应用于移动PC和桌面PC系统中的低速率通讯。主要是希望通过这条廉价并且功能强大的总线(仅由两条线组成)，来控制PC主板上的设备并收集相应的信息。通过它，各设备之间以及设备与系统的其它部分之间可以互相通信，并且它是基于内置集成电路(I2C，Inter－Integrated Circuit)总线操作原理工作的。
如图1所示，表示了现有的Serdes模块进行数据传输的过程。现有的Serdes模块数据传输存在以下一些问题：其一，当高速信号在具有多簇CPU的印制电路板上传输时，任何微小的抖动噪声源都可能会影响到连接CPU簇的Serdes的信号传输质量，而实际使用中对Serdes通路的监测力度又明显不足，只是通过Serdes模块内部的自检过程解决通道传输的一些小问题。由此，会影响Serdes模块数据传输的可靠性，从而影响高端服务器系统整体的高安全性、高可用性以及高可靠性。其二，由于现有的Serdes模块的可配置性不足，使得其传输速率固定单一且使用的灵活性差，而且尚无良好的从外部检测和管理Serdes的方法。
因此，需要提供对高速串行传输接口进行管理的方法及系统，能够从Serdes模块的外部实现对其内部信号及传输通路状况的检测，确保Serdes模块数据传输的准确性和可靠性，并且对Serdes模块进行多样化配置，使其具备多种数据传输速率，从而提高应用的灵活性。
发明内容
本发明所要解决的技术问题是提供一种管理高速串行传输接口的方法及系统，能够从Serdes模块的外部实现对其内部信号及传输通路状况的检测。
为了解决上述技术问题，本发明提供了一种管理高速串行传输接口的系统，包括依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个Serdes模块；其中：
SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；
Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。
进一步地，Serdes数据通道接收端Serdes模块若对译码数据检验有错误，则通知相应的发送端Serdes模块进行数据重传。
进一步地，该系统还包括相互连接的SMBus主设备和存储器，其中：
存储器，为具有内置集成电路总线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；
SMBus主设备，与Serdes管理主设备连接，用于将从该存储器取出的指令及数据传递给Serdes管理主设备；
Serdes管理主设备根据接收的指令及数据对菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。
进一步地，Serdes管理主设备包括相互连接的系统总线控制器和微处理器，其中：
系统总线控制器，用于通过主设备内核接口接收检测数据，并将检测数据传递给菊花链中的每一个Serdes模块；
微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。
进一步地，微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰。
为了解决上述技术问题，本发明提供了一种管理高速串行传输接口的方法，包括：
将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；
由SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备将接收的所述检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。
进一步地，该方法还包括：
Serdes数据通道对应的接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。
进一步地，该方法还包括：
Serdes管理主设备侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益。
进一步地，该方法在将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接后，还包括：
将通过内置集成电路总线接口连接存储器的SMBus主设备与Serdes管理主设备连接；
SMBus主设备将从存储器取出的指令及数据传递给Serdes管理主设备；由SMBus主设备根据指令及数据对菊花链中的多个Serdes模块进行配置。
进一步地，SMBus主设备根据指令及数据对菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。
本发明一方面从Serdes模块的外部实现对其内部信号及传输通路状况的检测，并对Serdes模块传输错误进行自动调整及启动数据重传等操作，从而确保Serdes模块数据传输的准确性和可靠性；另一方面通过外部对Serdes模块进行多样化配置，使其针对不同的用途具备多种数据传输速率，从而提高其应用的灵活性。
附图说明
图1是现有的Serdes模块进行数据传输过程的示意图；
图2是本发明的管理高速串行传输接口的系统实施例的结构示意图；
图3是本发明的管理高速串行传输接口的方法实施例的流程图。
具体实施方式
以下结合附图和优选实施例对本发明的技术方案进行详细地阐述。应该理解，以下列举的实施例仅用于说明和解释本发明，而不构成对本发明技术方案的限制。
如图2所示，表示了本发明提供的一种管理高速串行传输接口的系统实施例的结构，包括依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个Serdes模块；其中：
SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；
Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道(图2中未示)对应的接收端Serdes模块(图2中未示)进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。
在上述系统实施例中，
Serdes数据通道接收端Serdes模块若对译码数据检验有错误，则通知相应的发送端Serdes模块进行数据重传。
上述系统实施例还包括相互连接的SMBus主设备和存储器，其中：
存储器，为具有内置集成电路(I2C，Inter－Integrated Circuit)总线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；
SMBus主设备，与Serdes管理主设备连接，用于将从存储器取出的指令及数据传递给Serdes管理主设备；
Serdes管理主设备根据接收的指令及数据对菊花链中的Serdes模块进行配置。
在上述系统实施例中，
Serdes管理主设备包括相互连接的系统总线控制器和微处理器，其中：
系统总线控制器，用于通过主设备内核接口接收检测数据，并将检测数据传递给菊花链中每一个Serdes模块；
微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。
在上述系统实施例中，
微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰，降低数据通道中的错误率。
在上述系统实施例中，
Serdes管理主设备通过微处理器接收的指令及数据，并对菊花链中的Serdes模块的传输特性进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。
在上述系统实施例中，
具有I2C总线接口的非易失性存储器，例如为EEPROM，或为铁电存储器(FRAM，Ferroelectric random access memory)，或为闪存(Flash)。
本发明针对上述系统实施例，相应地还提供了一种管理高速串行传输接口的方法实施例，其流程如图3所示，包括如下步骤：
110：将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；
120：由SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；
130：Serdes管理主设备将接收的检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；
140：菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。
上述方法实施例还包括步骤：
150：Serdes数据通道接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。
上述方法实施例还包括步骤：
160：Serdes管理主设备侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益。
上述方法实施例在步骤110执行后还包括步骤：
210：将通过I2C总线接口连接存储器的SMBus主设备与Serdes管理主设备连接；
在此，存储器为具有I2C总线接口的非易失性存储器，例如为EEPROM，或为铁电存储器(FRAM)，或为闪存(Flash)。
220：SMBus主设备将从存储器取出的指令及数据传递给Serdes管理主设备；
230：SMBus主设备根据接收的指令及数据对菊花链中的Serdes模块进行配置。
在此，Serdes管理主设备对菊花链中的Serdes模块的传输特性进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。

资源描述

《一种管理高速串行传输接口的方法及系统.pdf》由会员分享，可在线阅读，更多相关《一种管理高速串行传输接口的方法及系统.pdf（10页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104360977 A(43)申请公布日 2015.02.18CN104360977A(21)申请号 201410757638.X(22)申请日 2014.12.10G06F 13/38(2006.01)G06F 13/42(2006.01)(71)申请人浪潮（北京）电子信息产业有限公司地址 100085 北京市海淀区上地信息路2号2-1号C栋1层(72)发明人王振江康松松王朝辉(74)专利代理机构北京安信方达知识产权代理有限公司 11262代理人王康李丹(54) 发明名称一种管理高速串行传输接口的方法及系统(57) 摘要本发明披露了一种管理高速串行传输接口的方。

2、法及系统，其中系统包括：SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。本发明确保了Serdes模块数据传输的准确性和可靠性；且提高了其应用的灵活性。(51)Int.Cl.权利要求书2页说明书5。

3、页附图2页(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书2页说明书5页附图2页(10)申请公布号 CN 104360977 ACN 104360977 A1/2页21.一种管理高速串行传输接口的系统，其特征在于，包括依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个Serdes模块；其中：SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每。

4、一个Serdes模块；Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。2.按照权利里要求1所述的系统，其特征在于，所述Serdes数据通道接收端Serdes模块若对所述译码数据检验有错误，则通知相应的发送端Serdes模块进行数据重传。3.按照权利要求1或2所述的系统，其特征在于，还包括相互连接的SMBus主设备和存储器，其中：存储器，为具有内置集成电路总线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；SMBus主设备，与所述Ser。

5、des管理主设备连接，用于将从该存储器取出的指令及数据传递给所述Serdes管理主设备；所述Serdes管理主设备根据接收的指令及数据对所述菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。4.按照权利要求3所述的系统，其特征在于，所述Serdes管理主设备包括相互连接的系统总线控制器和微处理器，其中：系统总线控制器，用于通过所述主设备内核接口接收检测数据，并将检测数据传递给所述菊花链中的每一个Serdes模块；微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。5.按照权利要求4所述的系统，其特征在于，所。

6、述微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰。6.一种管理高速串行传输接口的方法，包括：将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；由SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；Serdes管理主设备将接收的所述检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Ser。

7、des管理主设备。7.按照权利要求6所述的方法，其特征在于，还包括：权利要求书CN 104360977 A2/2页3所述Serdes数据通道对应的接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。8.按照权利要求7所述的方法，其特征在于，还包括：所述Serdes管理主设备侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对所述采样不断调整信号增益。9.按照权利里要求6至8任一项所述的方法，其特征在于，在将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接后，还包括：将通过内置集成电路总线接口连接存储。

8、器的SMBus主设备与所述Serdes管理主设备连接；SMBus主设备将从存储器取出的指令及数据传递给所述Serdes管理主设备；由所述SMBus主设备根据所述指令及数据对所述菊花链中的多个Serdes模块进行配置。10.按照权利要求9所述的方法，其特征在于，所述SMBus主设备根据所述指令及数据对所述菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。权利要求书CN 104360977 A1/5页4一种管理高速串行传输接口的方法及系统技术领域0001 本发明涉及芯片设计中串行/解串行器(SerDes，Seriali。

9、zer/Deserializer)高速串行传输接口在高端设备中的应用，尤其涉及在高端设备中管理Serdes高速串行传输接口的方法及系统。背景技术0002 随着服务器应用领域的不断发展，高端服务器的应用需求进入了一个重要阶段。其中通过复杂的芯片体系结构支持服务器系统实现高性能指标、高安全性、高可用性以及高可靠性等。也即在高端服务器系统中要实行高性能指标，往往需要多个CPU协同工作系统对多个CPU进行分组，每一组称为一个簇；多个簇之间的连接需要采用Serdes技术的高速串行接口来取代传统的并行总线架构。0003 目前，芯片基于Serdes的设计增加了带宽，减少了信号线数量，同时也带来了诸如减少布线。

10、冲突、降低开关噪声以及减少功耗和封装成本等许多益处。对于数据的安全性、可用性以及可靠性来说，簇与簇之间的数据传输完全要依靠Serdes模块。0004 系统管理总线(SMBus，System Management Bus)是1995年由Intel公司提出的一种通道，应用于移动PC和桌面PC系统中的低速率通讯。主要是希望通过这条廉价并且功能强大的总线(仅由两条线组成)，来控制PC主板上的设备并收集相应的信息。通过它，各设备之间以及设备与系统的其它部分之间可以互相通信，并且它是基于内置集成电路(I2C，InterIntegrated Circuit)总线操作原理工作的。0005 如图1所示，表示了现。

11、有的Serdes模块进行数据传输的过程。现有的Serdes模块数据传输存在以下一些问题：其一，当高速信号在具有多簇CPU的印制电路板上传输时，任何微小的抖动噪声源都可能会影响到连接CPU簇的Serdes的信号传输质量，而实际使用中对Serdes通路的监测力度又明显不足，只是通过Serdes模块内部的自检过程解决通道传输的一些小问题。由此，会影响Serdes模块数据传输的可靠性，从而影响高端服务器系统整体的高安全性、高可用性以及高可靠性。其二，由于现有的Serdes模块的可配置性不足，使得其传输速率固定单一且使用的灵活性差，而且尚无良好的从外部检测和管理Serdes的方法。0006 因此，需要提。

12、供对高速串行传输接口进行管理的方法及系统，能够从Serdes模块的外部实现对其内部信号及传输通路状况的检测，确保Serdes模块数据传输的准确性和可靠性，并且对Serdes模块进行多样化配置，使其具备多种数据传输速率，从而提高应用的灵活性。发明内容0007 本发明所要解决的技术问题是提供一种管理高速串行传输接口的方法及系统，能够从Serdes模块的外部实现对其内部信号及传输通路状况的检测。0008 为了解决上述技术问题，本发明提供了一种管理高速串行传输接口的系统，包括说明书CN 104360977 A2/5页5依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个。

13、Serdes模块；其中：0009 SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；0010 Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；0011 Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。0012 进一步地，Serdes数据通道接收端Serdes模块若对译码数据检。

14、验有错误，则通知相应的发送端Serdes模块进行数据重传。0013 进一步地，该系统还包括相互连接的SMBus主设备和存储器，其中：0014 存储器，为具有内置集成电路总线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；0015 SMBus主设备，与Serdes管理主设备连接，用于将从该存储器取出的指令及数据传递给Serdes管理主设备；0016 Serdes管理主设备根据接收的指令及数据对菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。0017 进一步地，Serdes管理主设备包括相互连接的系统总线控制。

15、器和微处理器，其中：0018 系统总线控制器，用于通过主设备内核接口接收检测数据，并将检测数据传递给菊花链中的每一个Serdes模块；0019 微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。0020 进一步地，微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰。0021 为了解决上述技术问题，本发明提供了一种管理高速串行传输接口的方法，包括：0022 将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；0023 由SMBus从设备通过主设备内核接口向Serdes管理主设备发。

16、送检测数据；Serdes管理主设备将接收的所述检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；0024 菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。0025 进一步地，该方法还包括：0026 Serdes数据通道对应的接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。说明书CN 104360977 A3/5页60027 进一步地，该方法还包括：0028 Serdes管理主设备侦测到数据。

17、通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益。0029 进一步地，该方法在将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接后，还包括：0030 将通过内置集成电路总线接口连接存储器的SMBus主设备与Serdes管理主设备连接；0031 SMBus主设备将从存储器取出的指令及数据传递给Serdes管理主设备；由SMBus主设备根据指令及数据对菊花链中的多个Serdes模块进行配置。0032 进一步地，SMBus主设备根据指令及数据对菊花链中的多个Serdes模块进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以。

18、及链路信道特性中的一种或多种。0033 本发明一方面从Serdes模块的外部实现对其内部信号及传输通路状况的检测，并对Serdes模块传输错误进行自动调整及启动数据重传等操作，从而确保Serdes模块数据传输的准确性和可靠性；另一方面通过外部对Serdes模块进行多样化配置，使其针对不同的用途具备多种数据传输速率，从而提高其应用的灵活性。附图说明0034 图1是现有的Serdes模块进行数据传输过程的示意图；0035 图2是本发明的管理高速串行传输接口的系统实施例的结构示意图；0036 图3是本发明的管理高速串行传输接口的方法实施例的流程图。具体实施方式0037 以下结合附图和优选实施例对本发。

19、明的技术方案进行详细地阐述。应该理解，以下列举的实施例仅用于说明和解释本发明，而不构成对本发明技术方案的限制。0038 如图2所示，表示了本发明提供的一种管理高速串行传输接口的系统实施例的结构，包括依次连接的Serdes管理主设备、主设备内核接口以及SMBus从设备，还包括多个Serdes模块；其中：0039 SMBus从设备，用于通过主设备内核接口向Serdes管理主设备发送检测数据；0040 Serdes管理主设备，与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接，用于接收来自主设备内核接口的检测数据，并将检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；0。

20、041 Serdes模块，用于作为发送端将接收的检测数据编码后发送给Serdes数据通道(图2中未示)对应的接收端Serdes模块(图2中未示)进行译码，由该接收端Serdes模块对译码数据检验正确后返回给Serdes管理主设备。0042 在上述系统实施例中，0043 Serdes数据通道接收端Serdes模块若对译码数据检验有错误，则通知相应的发送端Serdes模块进行数据重传。0044 上述系统实施例还包括相互连接的SMBus主设备和存储器，其中：说明书CN 104360977 A4/5页70045 存储器，为具有内置集成电路(I2C，InterIntegrated Circuit)总。

21、线接口的非易失性存储器，用于存储配置Serdes模块的指令及数据；0046 SMBus主设备，与Serdes管理主设备连接，用于将从存储器取出的指令及数据传递给Serdes管理主设备；0047 Serdes管理主设备根据接收的指令及数据对菊花链中的Serdes模块进行配置。0048 在上述系统实施例中，0049 Serdes管理主设备包括相互连接的系统总线控制器和微处理器，其中：0050 系统总线控制器，用于通过主设备内核接口接收检测数据，并将检测数据传递给菊花链中每一个Serdes模块；0051 微处理器，用于接收来自各个Serdes模块对译码数据检验正确的结果。0052 在上述系统实施例中。

22、，0053 微处理器侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益，以抵销噪声的干扰，降低数据通道中的错误率。0054 在上述系统实施例中，0055 Serdes管理主设备通过微处理器接收的指令及数据，并对菊花链中的Serdes模块的传输特性进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。0056 在上述系统实施例中，0057 具有I2C总线接口的非易失性存储器，例如为EEPROM，或为铁电存储器(FRAM，Ferroelectric random access memory)，或为闪存(Flash)。0058 。

23、本发明针对上述系统实施例，相应地还提供了一种管理高速串行传输接口的方法实施例，其流程如图3所示，包括如下步骤：0059 110：将Serdes管理主设备与串联组成菊花链的多个Serdes模块通过首尾Serdes模块串接；0060 120：由SMBus从设备通过主设备内核接口向Serdes管理主设备发送检测数据；0061 130：Serdes管理主设备将接收的检测数据通过相应的地址传递给处于菊花链中每一个Serdes模块；0062 140：菊花链中的Serdes模块作为发送端将接收的检测数据编码后发送给Serdes数据通道对应的接收端Serdes模块进行译码，由该接收端Serdes模块对译码数据。

24、检验正确后返回给Serdes管理主设备。0063 上述方法实施例还包括步骤：0064 150：Serdes数据通道接收端Serdes模块若检验译码数据有错误，则通知相应的发送端Serdes模块重传数据。0065 上述方法实施例还包括步骤：0066 160：Serdes管理主设备侦测到数据通道混入大量噪声时，直接从传输的数字信号中采样，并针对采样不断调整信号增益。0067 上述方法实施例在步骤110执行后还包括步骤：0068 210：将通过I2C总线接口连接存储器的SMBus主设备与Serdes管理主设备连接；0069 在此，存储器为具有I2C总线接口的非易失性存储器，例如为EEPROM，或为铁。

25、电存说明书CN 104360977 A5/5页8储器(FRAM)，或为闪存(Flash)。0070 220：SMBus主设备将从存储器取出的指令及数据传递给Serdes管理主设备；0071 230：SMBus主设备根据接收的指令及数据对菊花链中的Serdes模块进行配置。0072 在此，Serdes管理主设备对菊花链中的Serdes模块的传输特性进行配置，包括配置传输速率、发送端信号幅值、接收端信号灵敏度以及链路信道特性中的一种或多种。说明书CN 104360977 A1/2页9图1图2说明书附图CN 104360977 A2/2页10图3说明书附图CN 104360977 A10。

展开阅读全文