跟踪与保持电路.pdf

一种跟踪与保持电路，包括开关(10)和电容器(12)。第一自举开关(14a)的输入为时钟信号clkin和输入信号Vin。从第一自举开关(14a)输出的时钟信号clkboot被施加到开关(10)的门。第一自举开关(14a)以电流源(20)和缓冲装置(30)的形式经由电平移动装置连接在电路的输入Vin和输出Vs之间。提供一个第二自举开关(14b)，其输入为时钟信号clkin和输入信号Vin。从第二自举开关(14b)输出的逆相时钟信号clkboot被施加到与开关(10)各侧面连接的两个虚拟开关(16)的门。

权利要求书
1.  一种具有输入信号(Vin)和输出信号(Vs)的跟踪与保持电路，自举开关(14a)的输入为时钟信号和输入信号(Vin)，所述输入信号(Vin)经由电平移动装置(20)和缓冲装置(30)与所述电路的所述输出信号(Vs)连接，其特征在于所述自举开关(14a)的所述输入信号包括所述电路的所述输出信号(Vs)。

2.  根据权利要求1的跟踪与保持电路，包括两个或更多的自举开关(14a，14b)，每个自举开关的输入信号经由所述电平移动装置(20)和缓冲装置(30)与所述电路的所述输出信号(Vs)连接。

3.  根据权利要求1或权利要求2的跟踪与保持电路，其中所述缓冲装置(30)包括MOS晶体管。

4.  根据权利要求3的跟踪与保持电路，其中所述MOS晶体管(30)是PMOS晶体管。

5.  根据权利要求1到4中任意一个的跟踪与保持电路，还包括电容器(12)，所述输入信号经由一个开关(10)与所述电容器(12)连接，所述开关(10)在所述电路的跟踪模式期间闭合并且在所述电路的保持模式期间断开。

6.  根据权利要求5的跟踪与保持电路，还包括一个或多个虚拟开关(16)，所述虚拟开关以逆相与将所述输入信号(Vin)连接到所述电容器(12)的所述开关(10)进行时钟同步。

7.  根据权利要求6的跟踪与保持电路，其中所述输入信号(Vin)经由一个自举开关(14b)连接到所述虚拟开关(16)，其作为附加的输入而具有逆相的时钟信号。

8.  一个包括根据权利要求1到4中任意一个的跟踪与保持电路的模拟到数字转换器。

9.  一个包括根据权利要求8的模拟到数字转换器的集成电路。

说明书跟踪与保持电路
本发明涉及一种跟踪与保持电路，并且更特别地涉及在模拟到数字转换器中使用的跟踪与保持电路。
高速模拟到数字转换器(ADC)在许多成像、视频和数字通信系统中起着决定性的作用，并已经利用多个不同的体系结构被成功地开发。
参考图1，说明了一种由开关10和电容器12组成的跟踪与保持(T/H)电路。开关10可通过使用一个或多个MOS晶体管来实现，并且在电路的跟踪模式期间是闭合的(当电容器电荷跟踪输入信号时)以及在电路的保持模式期间是断开的。与这种结构关联的多种缺点包括，开关10的Ron和在切断期间对电容器12的电荷注入是与输入信号有关的，因此引入了完全不期望的偏移和失真。
参考图2，此问题的一个已知解决方案是在时钟clk和开关10的门之间提供一个自举电路14。该自举电路14具有一个附加的输入端，并且从自举开关14输出的最终自举时钟信号clkboot被施加给开关10的门。由此，馈送给开关10的门的时钟信号跟随输入信号：Vclkboot_high＝Vin+VDD。现在，开关10的驱动电压Vs总是等于VDD并因此与Vin无关。如此，抑制了失真，但仍然存在偏移。
参考图3，对此的一个众所周知的解决方案是使用虚拟开关16，虚设开关16以逆相与实际开关10时钟同步，并由此补偿了开关10的电荷注入，从而抑制了偏移。如图所示，第一自举开关14a向开关10的门提供一个自举时钟信号，并且第二自举开关14b向虚拟开关16的门提供一个自举逆相时钟信号。
然而，当跟踪与保持电路处于保持模式时，虚拟开关16上的时钟较高并且跟随输入信号。这样就经由虚拟开关16的门电容给采样电容器12带来了串扰，这再次导致了失真。另外，为了实现高带宽和低失真，开关10的Vgs应当为最大，以便最小化开关10的Ron。但是，在图3的布置中，Vgs只有VDD-0.5V。
美国专利第6,525,574 B1号描述了一种采样和保持电路，用于采样和保持输入信号，该电路包括用于保持信号的负载电容器、用于控制负载电容器充电的开关、和控制开关操作的升压电路。该升压电路向开关的门提供一个增加的电压，以便避免增加开关的尺寸并且有效地降低开关的接通电阻。其补偿了开关上门限电压的变化，并且采样开关电阻的效应基本上保持恒定，由此最小化采样信号的失真。
现在我们设计出一种改进的装置。
根据本发明，提供了一种具有输入和输出信号的跟踪与保持电路，自举开关的输入为时钟信号和输入信号，并且输入信号经由电平移动和缓冲装置与所述电路的所述输出信号连接，其特征在于所述自举开关的所述输入信号包括所述电路的所述输出信号。
该跟踪与保持电路优选地包括两个或更多的自举开关，每个自举开关的输入信号经由所述电平移动和缓冲装置与所述电路的所述输出信号连接。
在一个示例实施例中，缓冲装置可包括MOS晶体管、优选地为PMOS晶体管。
在一个优选实施例中，跟踪与保持电路包括电容器，输入信号经由一个开关与所述电容器连接，所述开关在所述电路的跟踪模式期间闭合并且在所述电路的保持模式期间断开。有利地，提供一个或多个虚拟开关，所述虚拟开关以逆相与将所述输入信号连接到所述电容器的所述开关进行时钟同步。优选地，输入信号经由一个自举开关连接到所述虚拟开关，其作为附加的输入而具有逆相的时钟信号。
并且，根据本发明，还提供了一种模拟到数字转换器，包括如前限定的跟踪与保持电路。
参考下文所描述的实施例，本发明的这些和其它方面将更加清楚，并且本发明的这些和其它方面被说明。
将仅通过举例的方式以及参考附图来描述本发明的实施例，其中：
图1是根据现有技术的跟踪与保持电路的示意电路图；
图2是根据现有技术的改进的跟踪与保持电路的示意电路图；
图3是根据现有技术的进一步改进的跟踪与保持电路的示意电路图；
图4是在本发明的示例实施例中使用的自举开关的示意电路图；
图5是根据本发明的示例实施例的跟踪与保持电路地示意电路图。
参考图5，根据本发明的示例实施例的跟踪与保持电路如前述那样包括开关10和电容器12。第一自举开关14a的输入为时钟信号clk和输入信号Vs，输入信号Vs是跟踪与保持输入信号Vin的电平移动版本。从第一自举开关14a输出的时钟信号clkboot被施加到开关10的门，并且现在等于Vin+Vdd，并且以电流源20和缓冲装置30的形式完成Vlevelshift的电平移动。开关10的驱动电压Vgs现在为Vdd+Vlevelshift＝Vdd+0.5V，这高于图3的布置中的电压。
提供一个第二自举开关14b，其输入为逆相时钟信号clk和电平移动输入信号Vs。从第二自举开关14b输出的逆相时钟信号clkboot被施加到与开关10各侧连接的两个虚拟开关16的门。注意到，在保持模式下Vs是恒定的，因此不存在对采样电容器12的串扰，这与图3布置的情况相反。
存在若干不同结构的自举开关，其中一种如图4所示。自举技术的其它实现方式在本领域中是众所周知的，并且本发明不试图受到这方面的限制。
图5中说明的跟踪与保持电路可用作例如8位模拟到数字转换器的输入，在该结构中，在显示器上可示出达到500MHz的良好性能，由此证明了本发明的高带宽和低失真。
应当注意，上述实施例是说明性的而不是限制本发明，并且本领域技术人员将能够设计许多可替换的实施例而不偏离如所附权利要求限定的本发明的范围。在权利要求中，放在括号中的任何参考符号不应当理解成限制权利要求。词语“包括”和“包含”等总体来说不排除在权利要求或说明书中列出的元件或步骤之外的其它元件或步骤的存在。元件的单个引用不排除该元件的多个引用，反之亦然。本发明可借助包括若干不同元件的硬件和借助适当编程的计算机而实现。在一个枚举若干装置的设备权利要求中，这些装置的某些可通过硬件的同一个项实现。在相互不同的从属权利要求中引用了特定措施这一事实不表示这些措施的组合可以被利用。