功能元件、传感器元件、电子设备和功能元件的制造方法技术领域
本发明涉及功能元件、传感器元件、电子设备和功能元件的制造方法。
背景技术
作为功能元件,已知有这样的物理量传感器元件:该物理量传感器元件具有固定
配置的固定电极、和可动电极,该可动电极是与固定电极隔着间隔对置并且被设置成
能够移位的可动元件部,根据固定电极与可动电极之间的静电电容来检测加速度、角
速度等物理量(参照专利文献1、专利文献2)。专利文献1、专利文献2的物理量传感
器元件具有这样的构造:为了能够以差动方式进行电容检测,各个梳齿电极部通过填
充有绝缘材料的槽而电绝缘,并且进行机械连接。
例如,专利文献1所述的物理量传感器元件采用单层的半导体基板或SOI基板,
固定电极以及可动电极被配置为分别具有呈梳齿状排列的多个电极指,并相互啮合。
另外,关于专利文献1所述的物理量传感器元件,在可动电极的相邻两个电极指
之间,相对地设置有固定电极的两个电极指,并且该固定电极的两个电极指相互电绝
缘。由此,分别测定固定电极的该两个电极指中的一个电极指以及另一个电极指分别
和与其相对的可动电极的各电极指之间的静电容量,可根据其测定结果(采用所谓的
差动检测方式)来检测物理量。
此外在专利文献1、专利文献2中,利用干蚀刻等在可动构造体下对单层的半导
体基板加工空洞,由此形成物理量传感器元件。当采用这样的方法时可仅仅利用单层
基板来形成包含绝缘分离构造的传感器构造,能够避免制造工序的烦杂化。
【专利文献1】日本专利第4238437号公报
【专利文献2】日本特表2002-510139号公报
但是,在专利文献1、专利文献2中,因为采用在单层的半导体基板上通过干蚀
刻等形成空洞而使绝缘分离后的可动构造体浮起的结构,所以可动构造的厚度及形状
存在制约,并且在高灵敏度化及耐冲击性的方面存在问题。
尤其,在专利文献1所述的物理量传感器元件中具有这样的问题:为了使固定电
极以及可动电极都不导通而需要将电极指各自绝缘分离,从而导致制造效率降低。此
外,SOI基板一般价格较高,从而还具有产品成本增大的问题。
发明内容
因此,本发明着眼于上述问题点,其目的是提供抑制制造效率降低的功能元件、
传感器元件、电子设备以及功能元件的制造方法。
本发明是为了解决上述课题的至少一部分而完成的,其可以作为以下应用例来实
现。
[应用例1]一种功能元件,其特征是具备:具有主面的基板;在上述主面上配置
的槽部;和跨越上述基板上的上述槽部进行配置的固定元件部,在上述槽部的内部,
在俯视时与上述固定元件部重叠的位置设置有采用上述基板以及上述固定元件部的
至少一方形成的凸部,上述凸部具有接合面,在该接合面侧配置有布线,并经由上述
布线连接上述基板与上述固定元件部。另外,在其它方式中提供一种功能元件,其特
征是具有:基板,在其主面上设置有槽部,在该槽部内设置有布线;以及固定电极部,
其跨越所述基板上的所述槽部进行配置,在所述固定电极部与所述布线间的连接部配
置有采用所述基板以及所述固定电极部的至少一方构成的凸部。
根据上述结构,在槽部内配置布线,所以能够避免与配置在基板上的其它构成要
素的短路。另外,在槽部内形成凸部,在将配置于槽部的布线配置于凸部的接合面的
状态下,与配置于基板上的固定电极部连接,由此无需增加布线的与固定电极部连接
的部分的厚度,就能够连接布线与固定电极部。由此,能够在保持布线厚度方向的平
坦性的状态下将布线与固定电极部连接,所以构成提高了布线与固定电极部的电连接
可靠性的功能元件。
[应用例2]在应用例1所述的功能元件中,其特征是所述凸部与所述基板设置为
一体,所述凸部的端面与所述基板的所述主面处于同一平面。
通过上述结构,可利用基板的强度来确保凸部的强度,所以能够提高布线与固定
电极部的电连接可靠性。
[应用例3]在应用例1或2所述的功能元件中,其特征是在所述基板与所述固定
电极部之间,在所述凸部以外的区域中设置有绝缘膜。
根据上述结构,可确保布线与基板上的其它构成要素的绝缘性。在此情况下,虽
然连接固定电极部与上述绝缘膜,但仍可以确保固定电极部与基板上的其它构成要素
的绝缘性。
[应用例4]在应用例1至3中任意1例所述的功能元件中,在所述基板上配置有
可动部,在所述可动部中,在与所述固定电极部相对的位置设置有可动电极部。
根据上述结构,可动部由于受到加速度等而使与固定电极部的相对位置发生变
化,根据该相对位置的变化,设置在可动部上的可动电极部与固定电极部之间的静电
容量也发生变化。因此,能够实现这样的传感器:通过监视静电容量的变化来检测对
功能元件施加的加速度等物理量。
[应用例5]在应用例1至4中任意1例所述的功能元件中,所述基板由绝缘材料
构成,所述固定电极部由半导体材料构成。
根据上述结构,可容易地对基板与固定电极部进行绝缘分离。
[应用例6]一种传感器元件,其特征是具备应用例1至5中任意1例所述的功能
元件。
根据上述结构,来构成这样的传感器元件:提高基板与固定电极部的连接可靠性
并且提高固定电极部与基板上的其它构成要素的绝缘可靠性。
[应用例7]一种电子设备,其特征是具备应用例1至5中任意1例所述的功能元
件。
根据上述结构,来构成这样的电子设备:提高基板与固定电极部的连接可靠性并
且提高固定电极部与基板上的其它构成要素的绝缘可靠性。
[应用例8]一种功能元件的制造方法,其特征是该制造方法包含以下工序:在基
板的主面上形成槽部,在所述槽部内部的至少一部分形成凸部;在所述槽部的内部以
及所述凸部的端面形成布线;和在所述凸部上经由所述布线接合固定电极部,在形成
所述布线的工序之后,形成在所述凸部的所述端面上的所述布线的表面比所述基板的
所述主面突出。
根据上述方法,能够提高基板与固定电极部的连接可靠性,并且提高固定电极部
与基板上的其它构成要素的绝缘可靠性。另外,在形成布线的工序之后,在凸部的接
合面上形成的布线的表面比基板的主面突出,所以在基板上接合固定电极部时可牢固
地接合凸部与固定电极部。
[应用例9]在应用例8所述的功能元件的制造方法中,其特征是在形成所述布线
的工序之后,还包含在形成于所述凸部的所述端面上的所述布线上形成缓冲膜的工
序。
根据上述方法,可通过在布线与固定电极部之间加入缓冲膜,使在凸部的接合面
上形成的布线的表面比基板的主面突出,另外,能够利用缓冲膜来调整突出量,并能
够更牢固地接合凸部与固定电极部。
[应用例10]在应用例8或9所述的功能元件的制造方法中,其特征是,在形成所
述布线的工序之后还包含绝缘膜形成工序,在该绝缘膜形成工序中,在所述基板的所
述主面上形成绝缘膜,并至少去除所述凸部的所述端面的部分的所述绝缘膜,在所述
绝缘膜形成工序之后,形成在所述凸部的所述端面上的所述布线的表面比形成在所述
基板的所述主面上的所述绝缘膜的表面突出。
利用上述方法,可确保布线与基板上的其它构成要素的绝缘性。在此情况下,虽
然连接固定电极部与绝缘膜,但仍可以确保固定电极部与基板上的其它构成要素的绝
缘性。另外,在形成绝缘膜的工序之后,在凸部的端面上形成的布线的表面比在基板
主面上形成的绝缘膜的表面突出,所以在基板上接合固定电极部时可牢固地接合凸部
与固定电极部。
[应用例11]在应用例8至10中任意1例所述的功能元件的制造方法中,所述基
板由包含碱金属离子的材料构成,所述固定电极部由半导体材料构成,在接合所述固
定电极部的工序中,通过阳极接合来接合所述基板与所述固定电极部。
根据上述方法,可牢固地接合基板与固定电极部。另外,如果基板采用包含碱金
属离子的绝缘性玻璃基板,则能够容易地对基板与固定电极部进行绝缘分离。
附图说明
图1是本实施方式的功能元件的平面图。
图2是本实施方式的功能元件的立体图。
图3是包含图1所示的第1固定电极指、第2固定电极指等的区域的放大图,图
3(a)是平面图,图3(b)是图3(a)的A-A线剖视图,图3(c)是图3(a)的B-B线剖视图。
图4是包含图1所示的固定部等的区域的放大图,图4(a)是平面图,图4(b)是图
4(a)的C-C线剖视图。
图5是在槽部中配置的布线以及凸部的详细图。
图6是示出本实施方式的功能元件的制造工序的图,图6(a)是形成槽部以及凸部
的工序,图6(b)是在基板上层叠布线材料的工序,图6(c)是利用蚀刻来形成布线的工
序。
图7是示出本实施方式的功能元件的制造工序的图,图7(a)是在基板上层叠接点
层材料的工序,图7(b)是利用蚀刻来形成接点层的工序,图7(c)是在基板上层叠绝缘
膜的工序。
图8是示出本实施方式的功能元件的制造工序的图,图8(a)是利用蚀刻使接点层
以及布线露出的工序,图8(b)是接合基板与半导体基板的工序,图8(c)是使半导体基
板薄膜化的工序。
图9是示出本实施方式的功能元件的制造工序的图,是半导体基板薄膜化之后进
行蚀刻前的平面图。
图10是本实施方式的功能元件的变形例。
标号说明
10功能元件;12基板;14接合面;16主面;18外周部;20端子部;22凹
部;24第1槽部;26第2槽部;28第3槽部;30第1布线;32连接部;34第1
端子电极;36第2布线;38连接部;40第2端子电极;42第3布线;44连接部;
46第3端子电极;54凸部;56凸部;58凸部;60接点层;62绝缘层;64盖;
66半导体基板;68可动部;70臂;72可动电极指;74可挠部;76固定部;78第
1固定电极指;80第2固定电极指;82端面;84侧面;86连接面;90功能元件;
92凸部。
具体实施方式
以下,采用图中所示的实施方式来详细说明本发明。但是,在此实施方式中记载
的构成要素、种类、组合、形状及其相对配置等只要没有特定的记载,就不是将本发
明范围仅限于此,而仅仅是说明例而已。
图1示出本实施方式的功能元件的平面图,图2示出本实施方式的功能元件的立
体图。本实施方式的功能元件10具有如下这样的结构:在基板12上层叠半导体基板
66(参照图5、图9),从所层叠的半导体基板66上利用蚀刻使可动部68和固定电极
部(第1固定电极指78、第2固定电极指80)起模,然后利用盖64进行密封。
基板12具有与半导体基板66接合的主面16,主面16具有:在主面16的俯视
中为半导体基板66外周的区域且与盖64接合的框型外周部18;以及具备后述端子
电极的端子部20。另外,在基板12的主面16的俯视中在半导体基板66内侧的位置
配置有凹部22。凹部22用于避免后述的可动部68与基板12的干扰。由此,在主面
16内与可动部68相对的位置处形成凹部22。此外,如下所述,在基板12的主面16
上形成绝缘层62(参照图5等),绝缘层62的表面是与半导体基板66接合的接合面
14。
另外,沿着凹部22的外周配置第1槽部24,沿着第1槽部24的外周在相离的
位置处配置第2槽部26。另外,在与第1槽部24以及第2槽部26相离的位置上配
置第3槽部28。从主面16的外周部18内侧的区域到端子部20分别配置有第1槽部
24、第2槽部26、第3槽部28。在图1中,第1槽部24、第2槽部26整体上被配
置为U字型,但各个槽只要是彼此相离的形状,则也可以是其它形状。
基板12的构成材料具体而言优选使用高电阻的硅材料、玻璃材料,尤其,在以
硅材料为主材料构成半导体基板66的情况下,优选使用包含碱金属离子(可动离子)
的玻璃材料(例如,PYREX(注册商标)这样的硼硅酸玻璃)。由此,在以硅为主原料构
成半导体基板66的情况下,可使基板12与半导体基板66进行阳极接合。另外,如
果基板12采用包含碱金属离子的绝缘性玻璃基板,则能够容易地对基板12与半导体
基板66进行绝缘分离。此外,基板12可以不具有绝缘性,例如可以是由低电阻硅材
料构成的导电性基板。在此情况下,在基板12与半导体基板66之间隔着绝缘膜使双
方绝缘分离。此外,在第1槽24、第2槽26、第3槽28的壁面上也形成绝缘膜,然
后配置第1布线30、第2布线36、第3布线42,防止各个布线间的短路。
另外,优选基板12的构成材料与半导体基板66的构成材料的热膨胀系数差尽量
小,具体地说,优选基板12的构成材料与半导体基板66的构成材料的热膨胀系数差
是3ppm/℃以下。由此,能够降低基板12与半导体基板66之间的残留应力。
另外,在第1槽部24的底面上沿着第1槽部24配置有第1布线30,在第2槽
部26的底面上沿着第2槽部26配置有第2布线36,在第3槽部28的底面上沿着第
3槽部28配置有第3布线42。
第1布线30是与后述的第1固定电极指78电连接的布线。第2布线36是与后
述的第2固定电极指80电连接的布线。第3布线42是与后述的固定部76电连接的
布线。
此外,第1布线30、第2布线36、第3布线42的端部(配置在端子部20上的端
部)分别是第1端子电极34、第2端子电极40、第3端子电极46。
第1布线30、第2布线36、第3布线42的构成材料只要具有导电性,则没有特
别地限定,可采用各种电极材料,例如,可举出ITO(Indium Tin Oxide)、IZO(Indium
Zinc Oxide)、In3O3、SnO2、含有Sb的SnO2、含有Al的ZnO等氧化物(透明电极材
料)、Au、Pt、Ag、Cu、Al或包含它们的合金等,可组合它们中的1种或2种以上进
行使用。
其中,上述各个布线的构成材料优选采用透明电极材料(特别是ITO)。当各个布
线分别由透明导电材料构成时,在基板12为透明的情况下,从基板12的固定电极指
的相对面上可容易地观察到在构成从半导体基板66起模出的固定电极部的固定电极
部指(第1固定电极指78、第2固定电极指80)表面上存在的异物等,可容易地进行
功能元件10的检查。
可动部68是利用蚀刻从半导体基板66上进行起模而形成的,其由臂70、可动
电极指72、可挠部74、固定部76构成。其中,臂70、可动电极指72、可挠部74
配置在与基板12的凹部22相对的位置,即从Z轴方向观察时被凹部22包围的位置
上。如图1所示,臂70在X轴方向上具有长边方向,在其长边方向的两端配置有可
挠部74。在臂70的长边方向(X轴方向)的侧面,以隔着固定的间隔在与臂70的长边
方向垂直的方向(Y轴方向)上延伸的方式梳齿状地配置有多个可动电极指72。可挠部
74受到来自X轴方向的力而在X轴方向上挠曲变形。固定部76与可挠部74的端部
连接并且与基板12接合。另外,在跨越基板12上的第3槽部28的位置处配置有固
定部76的一方。
在跨越基板12上的第1槽部24以及第2槽部26的位置处配置有第1固定电极
指78。另外,以从Z轴方向观察时与凹部22部分重叠的方式配置有第1固定电极指
78。另外,第2固定电极指80与第1固定电极指78平行地配置,配置在跨越基板
12上的第1槽部24以及第2槽部26的位置处。并且,第2固定电极指80与第1固
定电极指78同样地配置为从Z轴方向观察时与凹部22部分重叠。并且,第1固定电
极指78、第2固定电极指80配置于每个夹在梳齿状配置的可动电极指72之间的位
置。
图3示出包含图1所示的第1固定电极指、第2固定电极指等的区域的放大图,
图3(a)示出平面图,图3(b)示出图3(a)的A-A线剖视图,图3(c)示出图3(a)的B-B线
剖视图。另外,图4示出包含图1所示的固定部等的区域的放大图,图4(a)示出平面
图,图4(b)示出图4(a)的C-C线剖视图。
如图3所示,在第1槽部24的与第1固定电极指78相对的位置(在俯视时与第1
固定电极指78重叠的位置)形成有凸部54。并且,从第1槽部24的内部到凸部54
的上表面(接合面)54a配置有第1布线30。由此,凸部54的上表面54a的部分成为与
第1固定电极指78连接的连接部32。通过连接该连接部32与第1固定电极指78,
第1端子电极34经由第1布线30(连接部32)与第1固定电极指78电连接。另外,
第1布线30的厚度尺寸小于第1槽部24的深度尺寸,所以第1布线30不会从主面
16露出,不会与第2固定电极指80连接。
如图3所示,在第2槽部26的与第2固定电极指80相对的位置(在俯视时与第2
固定电极指80重叠的位置)形成有凸部56。并且,从第2槽部26的内部到凸部56
的上表面(接合面)56a配置有第2布线36。由此,凸部56的上表面56a的部分成为与
第2固定电极指80连接的连接部38。通过连接该连接部38与第2固定电极指80,
第2端子电极40经由第2布线36(连接部38)与第2固定电极指80电连接。另外,
第2布线36的厚度尺寸小于第2槽部26的深度尺寸,所以第2布线36不会从主面
16露出,不会与第1固定电极指78连接。
如图4所示,在第3槽部28的与固定部76相对的位置(在俯视时与固定部76重
叠的位置)形成有凸部58。并且,从第3槽部28的内部到凸部58的上表面(接合面)58a
配置有第3布线42。由此,凸部58的上表面58a的部分成为与固定部76连接的连
接部44。通过连接该连接部44与固定部76,第3端子电极46经由第3布线42(连接
部44)、固定部76、可挠部74、臂70与可动电极指72电连接。
由此,在上述结构中,在第1固定电极指78、和从-X轴方向与第1固定电极指
78相对的可动电极指72之间形成第1电容,在第2固定电极指80、和从+X轴方向
与第2固定电极指80相对的可动电极指72之间形成第2电容。在此状态下功能元件
10例如在-X轴方向上受到加速度时,臂70以及可动电极指72受到惯性力而以功能
元件10为基准在+X轴方向上相对移位。此时,因为第1固定电极指78、和从-X轴
方向与第1固定电极指78相对的可动电极指72的间隔变窄,所以第1电容的静电容
量增加。另外,因为第2固定电极指80、和从+X轴方向与第2固定电极指80相对
的可动电极指72的间隔变宽,所以第2电容的静电容量减少。另一方面,当臂70
以及可动电极指72以功能元件10为基准在-X轴方向上移位时,第1电容的静电容
量减少,第2电容的静电容量增加。
因此,可通过监视在第1端子电极34与第3端子电极46之间检测出的第1电容
的静电容量变化和在第2端子电极40与第3端子电极46之间检测出的第2电容的静
电容量变化的差值,来检测对功能元件10施加的加速度等物理量的大小及其方向。
并且,如本实施方式那样,监视两个电容的静电容量变化的差值,所以能够用作以高
灵敏度检测加速度等物理量的传感器元件。
此外,如图3、图4所示,在基板12上层叠有绝缘层62。在第1布线30与第1
固定电极指78连接的位置(连接部32,参照图3(b))、第2布线36与第2固定电极指
80连接的位置(连接部38,参照图3(c))、第3布线42与固定部76连接的位置(连接
部44,参照图4(b))中去除该绝缘层62,使各布线在这些部分露出。另外,在各端子
电极上去除绝缘层62,使各端子电极露出。由此,在基板12的主面16中的凸部54、
56、58的接合面(上表面54a、56a、58a)以及各端子电极以外的区域配置有绝缘层62。
图5示出配置在槽部的布线以及凸部的详细图。图5的左图示出在第1槽部24、
第2槽部26、第3槽部28的内部分别形成有凸部54、56、58的位置的剖视图,右
图示出在第1槽24、第2槽26、第3槽28的内部没有分别形成凸部54、56、58的
位置的剖视图。第1槽部24、第2槽部26、第3槽部28为如图5的右图所示的形状,
半导体基板66(第1固定电极指78、第2固定电极指80、固定部76)跨越它们而配置
在基板12上。如图5的右图所示,第1布线30、第2布线36、第3布线42配置在
第1槽部24、第2槽部26、第3槽部28中。此外,各个布线的宽度被设计为比各个
槽部底面的宽度窄,且配置为经过各个槽部的宽度方向的中央。
另一方面,如图5的左图所示,在第1槽部24的与第1固定电极指78相对的位
置、第2槽部26的与第2固定电极指80相对的位置、第3槽部28的与固定部76
相对的位置形成有凸部54、56、58。由此,如图5的左图所示,以覆盖凸部54、56、
58的端面82(接合面)以及侧面84的方式分别配置第1布线30、第2布线36、第3
布线42。另外,凸部54、56、58的端面82(上表面54a、56a、58a)与基板12的主面
16形成同一平面。因此,在各个布线的凸部54、56、58的端面82上配置的部分成
为上述连接部32、38、44。此外,在连接部32、38、44上配置有接点层60。在半导
体基板66由硅构成的情况下,接点层60优选由与硅形成共晶的材料构成,Au等是
优选的,另外Al等也是优选的。通过设置该接点层60,可降低半导体基板66(第1
固定电极指78、第2固定电极指80、固定部76)与各个布线之间的接触电阻。另外,
如上所述,在各个布线与半导体基板66之间加入接点层60作为缓冲膜,由此能够使
形成在凸部54、56、58的接合面上的各个布线的表面比基板12的主面16突出,另
外,能够利用接点层60来调整突出量,能够更牢固地接合凸部与半导体基板66。
另外,如上所述,在基板12上,在形成有连接部32、38、44以及各端子电极的
部分以外的位置,配置有绝缘层62。在本实施方式中,该绝缘层62的表面形成与半
导体基板66接合的接合面14。并且,该绝缘层62的厚度形成为与连接部32、38、
44以及接点层60的合计厚度相同的程度、或者比其稍薄的厚度。这里,由SiO2形成
绝缘层62,由此能够使半导体基板66与基板12经由绝缘层62进行阳极接合。
当在基板12的槽上配置的各个布线与在基板12上配置的半导体基板66(固定电
极指等)电连接时,还可考虑如下的方法:在各个布线的与半导体基板66相对的位置
上配置Au等的凸点,在按压凸点的同时将半导体基板66与基板12接合。但是,在
采用这种方法的情况下,由各个布线、凸点形成并进行从槽中的布线到半导体基板的
电连接的部件(布线+凸点)的厚度增加,所以厚度方向的刚性降低,各个布线与半导
体基板66的电连接可靠性降低。但是,如本实施方式那样,应用将各布线配置在凸
部54、56、58的端面82(上表面54a、56a、58a)以及侧面84的结构,将形成各个布
线一部分并形成在凸部54、56、58的端面82上的连接部32、38、44与半导体基板
66连接。由此,无需使各个布线的厚度增加就能够进行各个布线与半导体基板66(第
1固定电极指78、第2固定电极指80、固定部76)的电连接,所以可确保与半导体基
板66电连接的部件(布线)在厚度方向的刚性。此外,因为能够将各个布线形成得较
薄,所以可维持各个布线(连接部32、38、44)在凸部54、56、58的端面82上的平坦
性。由此,能够提高各个布线与半导体基板66的电连接可靠性。
另外,在本实施方式中,以使凸部54、56、58的端面82与基板12的主面16
形成同一平面的方式进行配置。由此,如下所述,能够在形成各个槽部的同时形成凸
部54、56、58,所以能够使制造工序简化。此外,可利用基板12的强度来确保凸部
54、56、58的强度,所以能够提高各个布线与半导体基板66的电连接可靠性。
图6示出本实施方式的功能元件的制造工序,图6(a)示出形成槽部以及凸部的工
序,图6(b)示出在基板上层叠布线材料的工序,图6(c)示出利用蚀刻形成布线的工序。
另外,图7示出本实施方式的功能元件的制造工序,图7(a)示出在基板上层叠接点层
材料的工序,图7(b)示出利用蚀刻形成接点层的工序,图7(c)示出在基板上层叠绝缘
膜的工序。此外,图8示出本实施方式的功能元件的制造工序,图8(a)示出利用蚀刻
使接点层以及布线露出的工序,图8(b)示出使基板与半导体基板接合的工序,图8(c)
示出使半导体基板薄膜化的工序。并且,图9是示出本实施方式的功能元件的制造工
序的图,其示出半导体基板的薄膜化之后蚀刻之前的平面图。
采用图6至图9对本实施方式的功能元件10的制造工序进行说明。此外,图6
至图8的左图示出在各个槽部的内部形成有凸部的位置的剖视图,右图示出在各个槽
部的内部没有形成凸部的位置的剖视图。首先,如图6(a)所示,在基板12的主面16
上利用湿蚀刻或干蚀刻等蚀刻处理,形成第1槽部24、第2槽部26、第3槽部28。
另外,在形成各个槽部之前,在基板12的主面16上形成凹部22(在图6~图8中未
图示)。此时,以在第1槽部24的与第1固定电极指78相对的位置、第2槽部26的
与第2固定电极指80相对的位置、第3槽部28的与固定部76相对的位置处保留凸
部54、56、58的外形的方式进行蚀刻。由此,形成具有端面82以及侧面84的凸部
54、56、58,端面82与主面16成为同一平面。
然后,如图6(b)所示,利用溅射等在基板12上堆积布线材料(例如ITO),如图
6(c)所示,保留第1布线30、第2布线36、第3布线42的部分来进行布线材料的蚀
刻。由此,形成各个布线,并且在凸部54形成连接部32,在凸部56形成连接部38,
在凸部58形成连接部44。
接着,如图7(a)所示,利用溅射等在基板12上堆积作为缓冲层的接点层的材料(例
如Au),如图7(b)所示,保留形成接点层60的位置进行接点层材料的蚀刻。由此在
连接部32、38、44上形成接点层60。此时,接点层60的上表面相对于基板12的主
面16突出。然后,如图7(c)所示,利用低温CVD及溅射等,使绝缘层62(例如SiO2)
堆积在基板12上。此时,将绝缘层62的厚度堆积成与各个布线(连接部32、38、44)
以及接点层60的合计厚度相同的程度、或者比其稍薄的程度。然后,如图8(a)所示,
对覆盖绝缘层62的接点层60(以及其周围的布线)的部分进行蚀刻,使接点层60(连接
部32、38、44)露出。在此状态下,接点层60与半导体基板66间的连接面86成为如
下的形状:和在基板12上配置的绝缘层62与半导体基板66的接合面14形成同一平
面,或者以比绝缘层62的接合面14稍微靠近半导体基板66侧的方式突出。并且,
如果是后述的突出形状,则能够使与半导体基板66的导电接合更加牢固。
然后,如图8(b)所示,在基板12上载置半导体基板66,利用阳极接合法来接合
基板12与半导体基板66。如上所述,在接点层60(连接部32、38、44)比绝缘层62
向半导体基板66侧突出时,接点层60(连接部32、38、44)被压接到半导体基板66,
连接部32、38、44与半导体基板66经由接点层60进行电连接。接着,如图8(c)所
示,根据需要通过研磨等使半导体基板66薄膜化。经过这样的工序,如图9所示,
成为起模出固定电极指及可动部68之前的半导体基板66接合在基板12上的状态。
最后,在半导体基板66上进行与第1固定电极指78、第2固定电极指80、可动
部68(臂70、可动电极指72、可挠部74、固定部76)的外形对应的蚀刻,使盖64与
外周部18连接来密封固定电极指及可动部68,从而形成本实施方式的功能元件10。
此外,在本实施方式中,在基板12的主面16上形成绝缘层62,该绝缘层62的表面
成为与半导体基板66接合的接合面14,但即使不形成绝缘层62,也能够实现本实施
方式的功能元件10。此时,基板12的主面16成为接合面14。并且,当由与绝缘层
62相同的材料(SiO2)形成基板12时,可利用阳极接合的方式来接合基板12与半导体
基板66。
图10示出本实施方式的功能元件的变形例。变形例所示的功能元件90与上述的
功能元件10类似,但不同点是未设置用于使半导体基板66与各个布线电连接的凸部
54、56、58,而是在半导体基板66侧设置凸部92。由此,在半导体基板66中,在
作为第1固定电极指78的部分且与第1布线30相对的位置、在作为第2固定电极指
80的部分且与第2布线36相对的位置、在作为固定部76的部分且与第3布线42相
对的位置处,分别形成凸部92。该凸部92可利用干蚀刻、湿蚀刻等来形成。
另一方面,通过对配置在基板12上的绝缘层62的与凸部92相对的部分进行蚀
刻,使第1布线30、第2布线36、第3布线42露出,在各个布线所露出的部分形成
接点层60。在变形例的功能元件90中,基板12上的第1槽部24、第2槽部26、第
3槽部28、第1布线30、第2布线36、第3布线42、绝缘层62、接点层60等的制
造工序与上述相同,所以省略说明。
上述实施方式的功能元件10和上述变形例的90都能够与驱动功能元件10、90
的集成电路(IC)等连接而构建物理量传感器。例如可通过形成IC作为角速度检测电
路、加速检测电路及压力检测电路,来构成陀螺仪传感器、加速度传感器、压力传感
器。另外,可构建安装有上述实施方式的功能元件10和上述变形例的90的数字照相
机、个人计算机、便携电话机、医疗设备、各种测定设备等电子设备。