ADC芯片特性参数测试精度的测试系统.pdf

本发明提供了一种ADC芯片特性参数测试精度的测试系统，包括：与被测ADC芯片的输入端和输出端连接的ATE测试设备，在所述被测ADC芯片的输出端连接一缓冲器，所述缓冲器的输出端与所述ATE测试设备连接。在所述被测ADC芯片的输出端与所述ATE之间连接一缓冲器，提高所述ADC芯片的输出驱动能力，保障所述ADC芯片的输出信号时序和电平的准确性，从而能够得到更加精准的所述ADC芯片的特性测试结果。

权利要求书1.  一种ADC芯片特性参数测试精度的测试系统，其特征在于，包括：与 被测ADC芯片的输入端和输出端连接的ATE测试设备，在所述被测ADC芯片 的输出端连接一缓冲器的输入端，所述缓冲器的输出端与所述ATE测试设备连 接。 2.  如权利要求1所述的ADC芯片特性参数测试精度的测试系统，其特征 在于，所述缓冲器的信号带宽大于等于所述被测ADC芯片的带宽。 3.  如权利要求1所述的ADC芯片特性参数测试精度的测试系统，其特征 在于，所述缓冲器的输入容抗小于所述被测ADC的容抗要求。 4.  如权利要求1所述的ADC芯片特性参数测试精度的测试系统，其特征 在于，所述缓冲器的输出电平大于等于所述被测ADC芯片的输出幅值。 5.  如权利要求1所述的ADC芯片特性参数测试精度的测试系统，其特征 在于，所述缓冲器的电压转换时间小于所述被测ADC芯片输出信号上升/下降的 时间。 6.  如权利要求1所述的ADC芯片特性参数测试精度的测试系统，其特征 在于，所述ATE测试设备包括一直流电源，所述直流电源为所述被测ADC芯 片提供参考电源。 7.  如权利要求1所述的ADC芯片特性参数测试精度的测试系统，其特征 在于，所述ATE测试设备为所述被测ADC芯片提供时钟信号。 8.  如权利要求1所述的ADC芯片特性参数测试精度的测试系统，其特征 在于，所述ATE测试设备包括一任意波形发生器，所述任意波形发生器为所述 被测ADC芯片提供模拟输入信号。 9.  如权利要求1所述的ADC芯片特性参数测试精度的测试系统，其特征 在于，所述ATE测试设备包括一数字处理器连接，所述被测ADC芯片的输出 信号经过所述缓冲器后与所述数字处理器连接。

说明书ADC芯片特性参数测试精度的测试系统
技术领域
本发明涉及集成电路测试技术领域，尤其是一种ADC芯片特性参数测试精 度的测试系统。
背景技术
ADC芯片(Analog-to-Digital Converter，模数转换器)需要通过ATE (Automatic Test Equipment，自动测试设备)对其性能参数进行测试。如图1所 示，所述ATE 101上的一直流电源103与所述ADC芯片102连接，为所述ADC 芯片102提供参考电源，所述ATE 101为所述ADC芯片102提供模拟输入信号 V1’以及时钟信号V2’，所述模拟输入信号经过所述ADC芯片102后，被转换 为数字信号V3’，并将所述数字信号输出到所述ATE101上的一数字处理器104。
ADC芯片在实际高速采样过程中，为保证ADC芯片内部采样时钟与ATE 数字端采样信号的同步，确保没有较大延时导致信号采样过程中量化误差增 大，以及数字输出端信号高低电平幅值满足性能评估的准确性，通常要求所述 ADC芯片的输出端负载电容不超过所述ADC芯片的容抗要求，以保证被采样 数字信号转换时间和输出电平符合所述ADC芯片性能评估要求。
但是，目前集成电路主流高端ATE测试设备数字测试端的本身容抗负载在 60pF-100pF之间，超过了所述ADC芯片的输出端负载容抗要求，在进行高速 ADC芯片测试时会增加所述ADC芯片的输出信号延时和拉低信号电平幅值， 导致所述ADC芯片性能评估不准确或者无法评估。
具体的，图2示出了当所述ADC芯片没有连接到所述ATE时，所述ADC 芯片单位周期内的输出信号，其中横坐标为时间，单位为ms，纵坐标为输出信 号的振幅，单位为V。图3示出了当所述ADC芯片连接到所述ATE时，所述 ADC芯片单位周期内的输出信号，其中横坐标为时间，单位为ms，纵坐标为输 出信号的振幅，单位为V。其中，DO表示数字输出信号，tR表示输出电压的上 升时间，tPH表示单位周期内输出高电平的脉冲宽度。可以看出，由于连接到所 述ATE后，所述ATE自身的容抗使得所述ADC芯片的数字输出信号在单位周 期内输出高电平的脉冲宽度(tPH)减少。而所述ATE测试设置在采样过程中， 需要在固定时刻去采样所述ADC芯片的数字输出信号的电平幅值。由于信号延 时，将导致采样电平与所述ADC芯片的实际输出情况不符，则所述ADC芯片 解码不正确，导致所述ADC芯片的静态参数和动态参数产生误差。
图4示出了未连接所述ATE测试设备情况时，所述ADC芯片的输出信号 的幅值，达到2.5Vpk，其中横坐标为时间，单位为ms，纵坐标为输出信号的振 幅，单位为V。图5示出了在连接所述ATE测试设备情况时，所述ADC芯片的 输出信号的幅值，其中横坐标为时间，单位为ms，纵坐标为输出电压的振幅， 单位为V。所述ADC芯片的输出信号的幅值只有1Vpk。所述ADC芯片输出信 号幅值的减少会直接影响所述ADC芯片特性测试的结果，导致电平冗余幅度变 小，造成所述ATE测试设备采样后的电平出现误差，最终影响所述ADC芯片 的测试结果的准确性。
目前常用的一种方法是采用具有较低容性负载的逻辑分析仪对所述ADC芯 片进行测试，但是这种方法灵活性差，操作复杂。另一种方法是直接用所述ATE 测试设备进行测试，使得所述ADC芯片的性能指标达不到精度要求。
发明内容
本发明的目的在于提供一种ADC芯片特性参数测试精度的测试系统，以解 决利用逻辑分析仪灵活性差，操作复杂，牺牲ADC芯片的性能指标达不到精度 要求的问题。
为了达到上述目的，本发明提供了一种ADC芯片特性参数测试精度的测试 系统，包括：与被测ADC芯片的输入端和输出端连接的ATE测试设备，在所 述被测ADC芯片的输出端连接一缓冲器，所述缓冲器的输出端与所述ATE测 试设备连接。
优选的，在上述的ADC芯片特性参数测试精度的测试系统中，所述缓冲器 的信号带宽大于等于所述被测ADC芯片的带宽。
优选的，在上述的ADC芯片特性参数测试精度的测试系统中，所述缓冲器 的输入容抗小于所述被测ADC的容抗要求。
优选的，在上述的ADC芯片特性参数测试精度的测试系统中，所述缓冲器 的输出电平大于等于所述被测ADC芯片的输出幅值。
优选的，在上述的ADC芯片特性参数测试精度的测试系统中，所述缓冲器 的电压转换时间小于所述被测ADC芯片输出信号上升/下降的时间。
优选的，在上述的ADC芯片特性参数测试精度的测试系统中，所述ATE 测试设备上的直流电源为所述被测ADC芯片提供参考电源。
优选的，在上述的ADC芯片特性参数测试精度的测试系统中，所述ATE 测试设备为所述被测ADC芯片提供时钟信号。
优选的，在上述的ADC芯片特性参数测试精度的测试系统中，所述ATE 测试设备的一任意波形发生器为所述被测ADC芯片提供模拟输入信号。
优选的，在上述的ADC芯片特性参数测试精度的测试系统中，所述被测 ADC芯片的输出信号经过所述缓冲器后与所述ATE测试设备上的一数字处理器 连接。
在本发明提供的ADC芯片特性参数测试精度的测试系统中，在所述被测 ADC芯片的输出端与所述ATE之间连接一缓冲器，提高所述ADC芯片的输出 驱动能力，保障所述ADC芯片的输出信号时序和电平的准确性，从而能够得到 更加精准的所述ADC芯片的特性测试结果。
附图说明
图1为现有技术中利用ATE对ADC芯片进行性能参数测试的结构示意图；
图2为现有技术中没有连接ATE时，所述ADC芯片单位周期内的输出信 号；
图3为现有技术中连接ATE时，所述ADC芯片单位周期内的输出信号；
图4为现有技术中未连接所述ATE测试设备情况时，所述ADC芯片的输 出信号示意图；
图5为现有技术中连接所述ATE测试设备情况时，所述ADC芯片的输出 信号示意图；
图6为本发明实施例中ADC芯片特性参数测试精度的测试系统的结构示意 图；
图中：101-ATE测试设备；102-ADC芯片；103-直流电源；104-数字处理器；
201-ATE测试设备；202-ADC芯片；203-缓冲器；204-直流电源；205-任意 波形发生器；206-数字处理器。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列 描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用 非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明 实施例的目的。
如图6所示，本发明提供了一种ADC芯片特性参数测试精度的测试系统， 包括：与被测ADC芯片202的输入端和输出端连接的ATE测试设备201，在所 述被测ADC芯片202的输出端与所述ATE测试设备201之间连接一缓冲器203， 所述缓冲器203为一满足所述ADC芯片202输出信号带宽要求的高速低容抗输 入缓冲器，所述缓冲器203的输出端与所述ATE测试设备201连接。
具体的，所述ATE测试设备201上的一直流电源204为所述被测ADC芯 片202提供参考电源。
所述ATE测试设备201的一任意波形发生器205为所述被测ADC芯片202 提供模拟输入信号V1。
所述ATE测试设备201还为所述被测ADC芯片202提供一时钟信号V2， 作为所述被测ADC芯片信号同步的参考时钟信号V2。具体的，所述ATE测试 设备201上的所述任意波形发生器205为所述被测ADC芯片提供所述时钟信号 V2。
所述被测ADC芯片202的输出信号V3经过所述缓冲器203后与所述ATE 测试设备201上的一数字处理器206连接。
具体的，所述缓冲器的信号带宽足够大，大于等于所述被测ADC芯片的带 宽，即至少满足所述被测ADC芯片的带宽要求。
进一步的，所述缓冲器的容抗要尽可能小，所述缓冲器的输入容抗要满足 所述被测ADC芯片的容抗要求，即要小于等于所述被测ADC芯片的容抗要求。
所述缓冲器的输出电压的幅值要满足所述被测ADC芯片的输出幅值要求， 即所述缓冲器的输出电压的幅值要大于等于所述被测ADC芯片的输出幅值。
进一步的，所述缓冲器的电压转换速度要足够大，满足所述被测ADC芯片 输出信号上升/下降时间要求。也就是说，所述缓冲器的电压转换时间要足够小， 要小于所述被测ADC芯片输出信号的电压上升时间和下降时间。
在本发明提供的ADC芯片特性参数测试精度的测试系统中，在所述被测 ADC芯片的输出端与所述ATE之间连接一缓冲器，提高所述ADC芯片的输出 驱动能力，保障所述ADC芯片的输出信号时序和电平的准确性，从而能够得到 更加精准的所述ADC芯片的特性测试结果。
综上，在本发明实施例提供的ADC芯片特性参数测试精度的测试系统中， 在所述被测ADC芯片的输出端与所述ATE之间连接一缓冲器，提高所述ADC 芯片的输出驱动能力，保障所述ADC芯片的输出信号时序和电平的准确性，从 而能够得到更加精准的所述ADC芯片的特性测试结果。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任 何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明 揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离 本发明的技术方案的内容，仍属于本发明的保护范围之内。