提供稳定的电流和电压基准的方法及电路.pdf

本发明公开了提供稳定的电流和电压基准的方法及电路。用于提供稳定电压和电流基准的低功率电路依赖于流经超薄电介质层的电流。一种电流基准电路包括用于相对于元件的第二端子向元件的第一端子施加电压以便产生流经电介质层的电流的驱动电路系统，并且响应于所施加的电压获取基于流经电介质层的电流的基准输出电流。一种电压基准电路包括向超薄电介质层元件施加电流的电流源，并且响应于流经电介质层的电流将输出节点保持在基于超薄电介质层两端的电压的稳定的基准输出电压电平。

权利要求书一种电路，包括：
元件，具有第一端子、第二端子、以及置于第一端子和第二端子之间的超薄电介质层，使得第一端子和第二端子接触电介质层并且彼此之间物理隔离；以及
驱动电路系统，用于相对于元件的第二端子向元件的第一端子施加电压，以便产生流经电介质层的电流，
其中在驱动电路系统工作时流经电介质层的电流是单向的。
权利要求1的电路，其中：
超薄电介质层的厚度为3nm或更小；
第一端子和第二端子形成在超薄电介质层的两个相对侧上并且通过电介质层的厚度彼此间隔开。
权利要求1的电路，其中流经电介质层的电流是电荷载流子从第一端子和第二端子中的一个端子经过电介质层遂穿到第一端子和第二端子中的另一个端子引起的。
权利要求1的电路，其中超薄电介质层由二氧化硅、氮化硅、高k电介质材料、低k电介质材料、硅酸铪、硅酸锆、二氧化铪和二氧化锆中的至少一种形成。
权利要求1的电路，其中元件是以下一种：
晶体管，其中第一端子是晶体管的栅极端子，第二端子是晶体管的沟道区，而超薄电介质层是晶体管的超薄栅氧化物层，
集成电路结构，包括n‑掺杂区，其中超薄电介质层的第一表面接触n‑掺杂区，第一端子处在电介质层上与第一表面相对的第二表面上，并且第二端子包括n‑掺杂区；
集成电路结构，包括p‑掺杂区，其中超薄电介质层的第一表面接触p‑掺杂区，第一端子处在电介质层上与第一表面相对的第二表面上，并且第二端子包括p‑掺杂区；以及
电容器结构，其中第一端子和第二端子是接触超薄电介质层的两个相对表面的导电板。
权利要求1的电路，其中流经电介质层的电流从驱动电路系统开始单向流经元件的第一端子、电介质层和元件的第二端子。
权利要求1的电路，其中驱动电路系统包括：
电流镜，耦接至元件的第一端子并且构造为在电流镜输出节点输出基于流经电介质层的电流的基准输出电流。
权利要求7的电路，其中电流镜包括：
第一二极管接法晶体管，其具有与元件的第一端子耦接的第一栅极端子和第一漏极端子，并且具有与第一电源节点耦接的第一源极端子；以及
第二晶体管，其具有与元件的第一端子耦接的第二栅极端子、和与第一电源节点耦接的第二源极端子，
其中元件的第二端子耦接至第二电源节点，以及
其中电流镜在第二晶体管的漏极端子处提供基准输出电流。
一种电路，包括：
元件，具有第一端子、第二端子以及布置在第一端子和第二端子之间的超薄电介质层，使得第一端子和第二端子接触电介质层并且彼此之间物理隔离；以及
电流源，其与元件耦接并且构造为向元件的第一端子施加电流以产生从第一端子流经电介质层到达第二端子的电流，
其中元件响应于流经电介质层的电流在第一端子和第二端子之间提供基准输出电压。
权利要求9的电路，其中
超薄电介质层的厚度为3nm或更小；
第一端子和第二端子形成在超薄电介质层的两个相对侧上并且通过电介质层的厚度彼此间隔开。
权利要求9的电路，其中流经电介质层的电流是由电荷载流子从第一端子和第二端子中的一个端子经过电介质层遂穿到第一端子和第二端子中的另一个端子引起的。
权利要求9的电路，其中超薄电介质层由二氧化硅、氮化硅、高k电介质材料、低k电介质材料、硅酸铪、硅酸锆、二氧化铪和二氧化锆中的至少一种形成。
权利要求9的电路，其中元件是以下一种：
晶体管，其中第一端子是晶体管的栅极端子，第二端子是晶体管的沟道区，而超薄电介质层是晶体管的超薄栅氧化物层，
集成电路结构，包括n‑掺杂区，其中超薄电介质层的第一表面接触n‑掺杂区，第一端子处在电介质层上与第一表面相对的第二表面上，并且第二端子包括n‑掺杂区；
集成电路结构，包括p‑掺杂区，其中超薄电介质层的第一表面接触p‑掺杂区，第一端子处在电介质层上与第一表面相对的第二表面上，并且第二端子包括p‑掺杂区；以及
电容器结构，其中第一端子和第二端子是接触超薄电介质层的两个相对表面的导电板。
权利要求9的电路，其中电流源包括：
第一晶体管，具有与元件的第一端子耦接的第一漏极端子，并且具有与第一电源节点耦接的第一源极端子；
第二二极管接法晶体管，具有与第一晶体管的第一栅极端子耦接的第二栅极端子和第二漏极端子、以及与第一电源节点耦接的第二源极端子；
第三源极跟随器晶体管，其具有与第一晶体管的第一栅极端子耦接的第三漏极端子、以及与元件的第一端子耦接的第三栅极端子；以及
阻抗器件，其耦接在第三晶体管的第三源极端子和第二电源节点之间，
其中元件的第二端子耦接至第二电源节点，以及
其中元件在第一端子处提供基准输出电压。
权利要求9的电路，其中电流源包括：
差分放大器电路，其具有与元件的第一端子耦接的第一输入；以及
阻抗，其耦接在差分放大器的输出，
其中差分放大器的输出构造为对电流源进行控制使得阻抗两端的电压跟随元件的第一端子处的电压。
权利要求15的电路，其中电流源包括：
第一晶体管，其具有耦接至元件的第一端子的第一漏极端子，并且具有与第一电源端子耦接的第一源极端子；
第二二极管接法晶体管，其具有与第一晶体管的第一栅极端子耦接的第二栅极端子和第二漏极端子、以及耦接至第一电源端子的第二源极端子；以及
第三晶体管，其具有耦接至第一晶体管的第一栅极端子的第三漏极端子和耦接至阻抗的第三源极端子，
其中差分放大器电路具有耦接至第三源极端子和阻抗的第二输入、以及耦接至第三晶体管的第三栅极端子的输出，
其中阻抗耦接在第三晶体管的第三源极端子和第二电源节点之间，
其中元件的第二端子耦接至第二电源节点，以及
其中元件在第一端子提供基准输出电压。
权利要求16的电路，其中阻抗包括：
第四晶体管，其具有第四栅极端子和第四漏极端子；以及
耦接至第四晶体管的电阻器。
权利要求17的电路，其中第四晶体管是具有由超薄电介质层形成的栅氧化物的超薄电介质晶体管。
权利要求9的电路，还包括以下一种：
振荡器电路，其耦接至元件的第一端子，其中振荡器电路包括电流基准发生器电路，其耦接至第一端子并且构造为基于元件提供的基准输出电压产生稳定的电流基准；以及电路系统，构造为通过使用稳定电流基准周期性地对电容器充电来产生振荡器输出信号；以及
加电复位电路，其耦接至元件的第一端子并且构造为响应于检测到电源电平超过元件的第一端子处的基准输出电压来产生加电复位输出信号。
一种电路，包括：
分压器电路，包括：
至少两个元件，每个元件均具有第一端子、第二端子以及布置在第一端子和第二端子之间的超薄电介质层，使得第一端子和第二端子接触电介质层并且彼此物理隔离，
其中，至少两个元件串联耦接在较高电源与较低电源或地之间，
其中一旦向元件的串联耦接施加电源电压，电流就流经元件的串联耦接中的每个元件的电介质层，以在元件的串联耦接的元件间节点处提供分压器输出电压，以及
其中元件间节点维持分压器输出电压，所述分压器输出电压是较高电源电压与较低电源电压或地之间的电压的最小分压的整数倍。

说明书提供稳定的电流和电压基准的方法及电路
相关申请的交叉引用
本申请要求于2011年11月3日提交的美国临时专利申请No.61/555,309、题目为“LOW POWER CIRCUITS ANDTECHNIQUES”的优先权，其全部内容在此以引文方式并入本文。
技术领域
本发明涉及提供对工作条件变化不敏感的稳定电流和电压基准的技术和装置。本发明还涉及基于流经超薄电介质层元件的诸如漏电流之类的电流来提供低功率基准。
背景技术
很多电路受益于低功耗。对于依赖净化能源工作的器件尤其如此，净化能源例如为热收集的能量（通过珀耳帖效应、热电偶或类似器件）、振动收集的能量（例如通过磁铁和线圈、或者压电式换能器）或者光电收集的能量（例如通过太阳能电池）。由具有超低自放电率的电池（例如Cymbet销售的EnerChip固态电池）供电的电路也受益于低功耗。
电流电路设计技术和器件由于固有的器件特性而不能在超低偏置电流下提供高性能。例如，在ESSCIRC 2011，Vadim Ivanov等的“An ultra low power bandgap operational at supply as low as 0.75V”中描述的低功率带隙消耗200nA，这是用于洁净电源供应的基本电流量。在一些应用中，从洁净能源提供连续的电流，存储能量直到达到足以进行操作的某一阈值为止。一旦达到阈值，器件唤醒，执行操作，然后返回到睡眠状态。监视功能电路块（如计时器、振荡器、加电复位电路、电压基准或者比较器）的降低的电流要求直接转换成用于执行期望功能（诸如通过无线电发送或接收数据包）的更加有用的能源。
随着CMOS技术几何尺寸的减小，栅氧化层厚度持续减小。对于低于约0.18μm的器件尺寸，栅漏电变得非常显著。来自这些超深亚微细米CMOS工艺的栅漏电由于具有很多不期望的属性而被识别为不期望的特性。例如，在微处理器中，栅氧化层漏电导致高的维持电流。其他应用已经识别出最小频率，在该最小频率以下，晶体管将不再对某些器件尺寸和偏置点提供电流增益（例如参见：“AnalogCircuits in Ultra‑Deep‑Submicron CMOS”,IEEE Journal of Solid StateCircuits,Vol.40,No.1,January 2005,pp.132‑143）。
因此，存在于低功耗下提供高性能的电路的需要，这是因为可以使用小尺寸的洁净电源，器件可以在较低强度条件下操作（例如，用于太阳能收集的微弱光，用于热收集器的较小的温度差），以及降低功耗可以提供另外的或者改善的功能（例如，更频繁的温度测量）。
发明内容
本发明的教导利用低功率技术和装置解决了上述问题中的一个或多个，所述低功率技术和装置通过使用流经超薄电介质层元件的电流来产生对工作条件变化不敏感的稳定电流和电压基准，从而提供稳定的基准。
根据第一示例，提供了一种包括超薄电介质层元件的电路。该元件具有第一端子、第二端子、及置于第一端子和第二端子之间的超薄电介质层，使得第一端子和第二端子接触电介质层并且彼此物理隔离。该电路还包括驱动电路系统，该驱动电路系统可进行操作以相对于第二端子对第一端子施加电压，以便在驱动电路系统运行时产生流经电介质层的单向电流。在一个示例中，驱动电路系统是电流镜，该电流镜耦合至所述元件并且配置为在输出节点提供（source）基于（例如，等于、正比于或者功能上相关）流经电介质层的电流的基准输出电流。
在各种示例中，超薄电介质层的厚度为3nm或更小；第一端子和第二端子形成在超薄电解质层的两个相对侧上并且通过电介质层的厚度而彼此分隔开；和/或超薄电介质层由二氧化硅、氮化硅、高k电介质材料、低k电介质材料、硅酸铪、硅酸锆、二氧化铪和二氧化锆中的至少一种形成。
在各种实例中，超薄电介质层元件是晶体管，其中第一端子是晶体管的栅极端子，第二端子是晶体管的沟道区（例如，晶体管的耗尽、累积或反转模式的沟道区），以及超薄电介质层是晶体管的超薄栅氧化物层。在另一个示例中，超薄电介质层元件是包括形成于衬底中的阱的MOSCAP或其他集成电路结构，其中超薄电介质层的第一表面接触阱，第一端子处在电介质层的与第一表面相对的第二表面上，并且第二端子包括阱。在另一个示例中，超薄电介质层是电容器结构，其中第一和第二端子是接触超薄电介质层的两个相对表面的导电板。
根据第二示例，提供了包括超薄电介质层元件的电路。该元件具有第一端子、第二端子、以及布置在第一端子和第二端子之间的超薄电介质层以使得第一和第二端子接触电介质层并且彼此物理隔离。该电路还包括电流源，该电流源耦接至该元件并且构造为给元件的第一端子施加电流以产生从第一端子流经电介质层到达第二端子的电流。该电路操作，使得元件响应于流经电介质层的电流在第一端子和第二端子之间提供基准输出电压。
在各种示例中，电路的电流源包括差分放大器电路，其中差分放大器的输出构造为对电流源进行控制，使得耦接至差分放大器的输出的阻抗两端的电压跟随元件的第一端子处的电压。在一个示例中，该电路耦接至一个振荡器电路，其中振荡器电路包括电流基准发生器电路，该电流基准发生器电路耦接至第一端子并且构造为产生与元件提供的基准输出电压成正比的稳定电流基准；并且包括电路系统，该电路系统构造为通过使用稳定电流基准对电容器周期性充电来产生振荡器输出信号。在另一个示例中，电路耦接至加电复位电路，该加电复位电路耦接至元件的第一端子并且构造为响应于检测到电源电平超过元件的第一端子处的基准输出电压来产生加电复位输出信号。
另外的优点和新特征将在接下来的描述中被部分地阐述，并且另外的优点和新特征在本领域的技术人员在阅读接下来和附图之后将部分变得显然或者可以通过对这些示例的生产或操作来获悉。通过在接下来讨论的详细示例中阐述的方法、装置及其接合的各方面的实践或使用来实现或获得本发明的教导的优点。
附图说明
附图仅通过示例方式而不是限制方式示出了根据本发明教导的一个或多个实施方式。在附图中，相同的参考标号表示相同或相似的要素。
图1A至图1C是示出了示例性的超薄电介质层元件的结构的简单示意图。
图1D是示出了二极管的模拟的电流与电压关系的示图。
图1E是示出了采取超薄栅氧化层晶体管形式的超薄电介质层元件的模拟的栅电流与栅源电压关系的示图。
图2A是示出了包括超薄电介质层元件的低功率电流基准电路的实施例的示意图。
图2B是示出了图2A的电路的模拟的输出电流与温度特性关系的示图。
图2C是示出了包括超薄电介质层元件的低功率电流基准电路的实施例的示意图。
图3A是示出了包括超薄电介质层元件的低功率电压基准电路的实施例的示意图。
图3B是示出了当电源电压步进时图3A的电路的模拟的电压与温度特性关系的示图。
图4A是示出了包括超薄电介质层元件的低功率电压基准电路的示意图。
图4B是示出了当电源电压步进时图4A的电路的模拟的电压与温度特性关系的示图。
图5A是示出了包括超薄电介质层元件的低功率电压基准电路的实施例的示意图。
图5B是示出了当电源电压步进时图5A的电路的模拟的电压与温度特性关系的示图。
图6A至图6C是示出了当模型改变时、当针对最小温度系数来施加修调时、以及当为了在某一温度下获得恒定输出电压而施加修调时的图5A的电路的模拟的电压与温度特性关系的示图。
图7A是示出了包括图5A的低功率电压基准电路的低功率振荡器电路的实施例的示意图。
图7B是示出了图7A的电路的模拟的频率与温度特性关系的示图。
图8A是示出了包括图5A的低功率电压基准电路的上电复位电路的实施例的示意图。
图8B是示出了当电源电压幅度改变时图8A的上电复位电路的模拟输出状态的示图。
具体实施方式
在接下来的详细描述中，通过示例阐述了各种具体细节，以对相关教导提供全面理解。然而，对于所属领域技术人员显然的是可以在没有这些具体细节的情况下实施本发明。在其他实例中，在没有具体细节的情况下，以相对较高的层次描述了公知的方法、程序、元件、和/或电路，以避免不必要地混淆本发明的各方面。
本文公开的各种电路和方法涉及提供对诸如温度之类的电路工作条件的变化不敏感的稳定的电流和电压基准。这些电路和方法还提供低功率电路和电压基准，诸如基于超薄电介质层元件的漏电流的电流和电压基准。
这些电路和方法提供了稳定的电流和电压基准，这些稳定的电流和电压基准输出具有相对恒定的和不变的幅度值的电流/电压。这些电流和电压基准被设计为维持稳定的输出，而与电路和周围温度的变化、与电路负载或电源电压的变化、和/或与电路工作条件中的任何其他变化都无关。例如，在一些实施例中，基准电路可以提供幅度在从‑40摄氏度到+85摄氏度的工作温度范围内变化不超过100pA的输出电流，或者提供幅度在从+2伏到+3.6伏的电源电压值范围内变化不超过10mV或者幅度在从‑40摄氏度到+85摄氏度的工作温度范围内变化不超过10mV的输出电压。另外，这些电路和方法可以提供具有低幅度的稳定的基准电流（例如，在50‑130pA的范围内）。在一些实施例中，基准电路使用电路系统来提供稳定的基准电压或电流，所述电路系统利用幅度低至50‑130pA或者更低的低偏置电流来工作，并且总的基准电路电流消耗的数量级为几nA（例如，1‑10nA）。
现在详细参照附图中示出和下面讨论的示例。
图1A示出了说明性的超薄电介质层元件100。超薄电介质层元件100由至少一个超薄电介质层101形成，该至少一个超薄电介质层101将两个分别耦接到元件端子107a、107b的电接触103a、103b分隔开。电接触103a、103b由导电材料形成，诸如适当掺杂的硅、多晶硅、金属沉积或者导电板（例如电容器板）等。电接触通常形成在超薄电介质层101的两个相对面上，从而两个电接触彼此之间通过等于超薄电介质层的厚度的最小距离而分隔开。具体地讲，两个电接触彼此不接触，而是分别与超薄电介质层接触。在一些示例中，超薄电介质层具有另外的端子。
超薄电介质层可以由各种电介质中的任意一种形成，在各种示例中，可以由以下物质形成：二氧化硅、氧化硅（例如，包括其中硅与氧之比不是1:2的氧化硅的电介质）、氮化硅、高k电介质材料、低k电介质材料、硅酸铪、硅酸锆、二氧化铪、氧化铪、二氧化锆或者其他适当类型的电介质。超薄电介质层的厚度通常限于小于3nm（例如，在1‑3nm范围内，诸如在n型衬底上厚度为1.9nm或者在p型衬底上厚度为2.1nm）。然而，在一些示例中，该厚度可以限制为低于1nm。可以有利地使用其他的电介质层厚度，包括大于3nm的厚度。通常，在形状为具有矩形面的长方体的电介质层（诸如图1A所示）中，电介质层的厚度可以对应于该层的最小尺寸（如图1A的元件100示意性示出）。在电介质层是长方体的示例中，可以形成两个电接触，使得它们分别接触该长方体的通过厚度尺寸而彼此分隔开的对应的相对表面的至少一部分（或者基本上全部）。可以基于电介质层的材料来设置电介质层的厚度，以便在电介质层两端施加正常工作电压时提供不能忽略的经过电介质层的电流传导。
工作时，超薄电介质层响应于在两个电接触之间施加的电流或电压而允许电荷载流子（例如，电子和/或空穴）从一个电接触通过电介质层遂穿到另一个电接触。在一些示例中，电荷载流子以如图1E所示的一个或多个电流‑电压曲线所表征的关系遂穿通过电介质层。然而，通常，当在两个电接触之间施加标准集成电路工作电压（例如，在100mV至5V范围内）或电流（例如，在1pA至100mA范围内）时，电荷载流子遂穿通过电介质层。
图1B和图1C示意性示出了形成于集成电路衬底中的两个示范性的超薄电介质层元件110和120的横截面。例如，以超深亚微米CMOS（UDSCMOS）工艺来形成这些元件。图1B的元件110可以称为MOSCAP，而图1C的元件120可以称为超薄栅氧化物晶体管。
图1B的元件110形成于衬底111（例如，p型衬底）中，并且包括形成于衬底表面上的超薄电介质层117。第一接触由向下延伸并且接触电介质层117的掺杂区或阱113（例如，n‑阱）和与该掺杂区或阱构成接触的扩散区115（例如，n+扩散）形成。第一电端子可以耦接到掺杂区或阱113和/或扩散区115，以用作元件110的一个端子。第二接触由形成于电介质层117的上表面上的导体119（例如，诸如金属、多晶硅、或者自对准硅化或硅化物多晶硅的导体）形成。第二电端子可以耦接到导体119，以用作元件110的另一个端子。在一些实施例中，在不存在阱113的情况下直接在衬底111（例如，n‑掺杂衬底）中形成元件110，第一接触由掺杂衬底111的向下延伸且接触电介质层117的一个区域形成，并且第一接触设置为衬底111的衬底电位。
图1C的元件120形成在衬底121（例如，p型衬底）中，并且包括形成在衬底表面上的超薄电介质层127。第一接触由以下部分形成：向下延伸且接触电介质层127的掺杂区或阱123（例如，n‑阱）、与掺杂区或阱形成接触并且用作体端子的扩散区125（例如，n+扩散）、以及用作漏极和源极端子的两个另外的扩散区131,133（例如，p+扩散）。元件120的第一端子对应于晶体管的沟道区（掺杂区或阱123中处在电介质层127下面的区域），并且可以由体端子、漏极端子和源极端子的互连形成以用作元件120的一个端子。第二接触由形成在电介质层127上表面上并且用作栅极端子的导体129（例如，诸如金属、多晶硅、或者子对准硅化或硅化物多晶硅的导体）形成。元件120的第二电端子可以耦接到栅极端子导体129，以用作元件120的另一个端子。在一些实施例中，在不存在阱123的情况下直接在掺杂衬底121的区域中形成元件120，第一接触由衬底121中向下延伸且接触电介质层127的沟道区域形成。
虽然已经描述了在p型衬底中形成元件110和120，但是元件110和120可交替地形成在n型衬底中。在一个示例中，元件110包括p型掺杂区或p‑阱113和p+扩散115，而元件120包括p型掺杂区或p‑阱123、p+扩散125、和n+扩散131和133。
超薄电介质层元件（诸如元件100，110或120）展示了栅极电压和栅极电流之间的关系，并且至少部分由于电荷载流子遂穿通过电介质层而导致不能忽略的栅极电流。例如，以130nm、90nm、65nm或者任何其他适合的集成电路制造工艺形成的核心晶体管120或MOSCAP 110可以表现出这种不能忽略的栅极电流。在一些实施例中，栅极电流的机制是电子遂穿。在一些实施例中，栅极电流的机制是空穴遂穿。在一些实施例中，栅极电流的机制是载流子穿过电介质层的直接遂穿。遂穿是量子力学描述的行为。很多工艺具有多个栅氧化物厚度，从而一个集成电路可以包括具有薄栅氧化物的一个或多个核心元件和具有能够处理用于器件输入和输出的较高电压的较厚的栅氧化物的一个或多个I/O元件。这些较厚的栅氧化物的元件实质上降低了栅漏电。
图1D是示出了二极管的模拟的电流与电压关系的示图。在图1D所示的示例中，在三个温度‑40℃、22.5℃和85℃下，为1μm×1μm硅p‑n结二极管绘制了电流与电压的关系。图1E是示出了针对如元件120的超薄栅氧化物晶体管的模拟的栅极电流与栅源电压关系的示图。在图1E所示的示例中，在三个温度‑40℃、22.5℃和85℃下，对于以65nm CMOS工艺制造的1μm×1μm核心（1.2V）高VT NMOS晶体管，将漏极端子、源极端子和体端子固定为零电位。从图1D和图1E可以看出几点重要的差别。第一，对于恒定的正向电压，当温度变化时，二级管电流有显著的变化。例如，参照偏置点102，对于600mV的正向电压，随着温度升高，二级管电流幅度升高几乎5个数量级。然而，图1E示出了对于恒定正向电压，超薄电介质层二极管元件的栅极电流在偏置点104处甚至没有加倍，并且在偏置点106处变化少于5%。与使用诸如二极管或双极型晶体管的结元件产生的基准相比，可以使用超薄电介质层晶体管的栅极电流/栅极电压传递特性的相对较低的温度变化来在超低电流时产生具有良好温度稳定性的基准。图1D和图1E之间的另一个差别是二极管的电流与正向电压的斜率比超薄电介质层晶体管元件的电流与正向电压的斜率更陡峭。由于二极管的斜率陡峭，与超薄电介质层晶体管元件相比，用于低功率应用的二极管的有用工作范围显著降低，这是因为正向二极管电流对于固定的基准电压输出而言迅速地变得过大。注意，虽然带隙基准通常使用双极结晶体管（BJT），但是BJT通常在非常高和非常低的电流密度下表现很差。因此，BJT可能不适于低功率应用。
在一些实施例中，超薄电介质层元件的栅漏电用于对电路进行偏置。图2A是示出低功率电流基准电路200的一个实施例的示意图，该低功率电流基准电路200用于在输出节点208产生与流经超薄电介质层元件202的电流成正比（或者基于流经超薄电介质层元件202的电流）的基准输出电流。在所示出的示例中，响应于驱动电路在超薄电介质层核心元件202上施加电压，元件202产生偏置电流。驱动电路包括与该元件耦接并且包括器件204、206的PMOS电流镜。二极管接法晶体管204向元件202的第一端子（例如，晶体管202的栅极）施加电压，从而产生流经元件202的电介质的电流。通常，晶体管204施加给第一端子的电压是具有恒定幅度/值的电压，而电流镜是有源的，这将产生从晶体管204通过电介质层元件到地节点（或者较低的电源节点）的单向的流经电介质层的电流。在PMOS晶体管206的漏极208获取该电路的输出，也从PMOS晶体管206的漏极208提供与流经元件202的电流成正比的基准输出电流。通常，如果晶体管204和206具有相同的尺寸，则从节点208获得的电流通常跟随流经元件202的电流（并且可以具有与流经元件202的电流相同的电流幅度）；然而，更常见的情况是，如果晶体管204和206具有不同的尺寸，则在节点208获得的电流与流经元件202的电流成正比，而比例常数由晶体管204和206的尺寸比决定。注意，施加给元件202的电压通常为恒定极性，因此，流经元件202的电流在基准电路200的工作期间只在一个方向上流动。即，在基准电路200的工作期间，当电路供电时，流经元件202的电流从元件202的栅极通过超薄电介质层流到沟道。
在一些实施例中，器件204和206为PMOS晶体管形式，其栅氧化物比元件202的超薄栅氧化物厚，从而当与基准电流水平相比，电流镜晶体管204和206中的栅漏电电流可以忽略。例如，在通常产生多个栅氧化物厚度以优化核心和I/O器件性能的65nm工艺中，元件202可以利用1.2V栅氧化物，而PMOS电流镜器件204和206可以利用2.5V晶体管栅氧化物。元件202耦接在器件204的漏极节点和接地节点（如图2A所示）或较低电源电压中的一个之间。
虽然图2A的元件202示范性地显示为源极端子、漏极端子和体端子耦接在一起的超薄电介质层晶体管元件，但是元件202通常可以是任意的超薄电介质层元件。例如，元件202可以是元件100、110或120中的任意一个或者可以是串联和/或并联的两个或多个这种元件的任意互连。
图2B是示出模拟的电流源200产生的输出电流与温度关系的示图。在该示图中，负电流指的是从晶体管206的漏极获取的电流。在所示出的示例中，器件202是按照65nm CMOS工艺的具有超薄栅氧化物的1μm/1μm 1.2V高VT NMOS晶体管，器件204和206是按照65nm CMOS工艺的0.32μm/10μm 2.5V低漏电PMOS晶体管。电源电压在节点VDD（即，较高的电源电压）和GND（即，较低的电源电压）之间固定为1.2V恒压。注意，该电路的电流变化在温度上表现良好，尤其是在考虑其占据的小面积和低偏置电流输出的情况下。对于低功率电路设计而言，提供精确的nA或pA级的偏置电流是非常有用的。例如，可以使用该电流源的输出来偏置运算放大器、振荡器、比较器或任何其他适合类型的电路。
图2C是示出低功率电流基准电路250的一个实施例的示意图，该低功率电流基准电路250用于在输出节点258产生基准输出电流，该基准输出电流与流经超薄电介质层元件252的电流成正比（或者基于该电流）。在所示的示例中，元件252和晶体管254、256和258分别类似于并且功能上近似于电路200的元件202、204、206和208。因此，将不重复对这些元件的描述。然而，电路250另外包括在输入节点接收输入电压电平Vref的缓冲器262。缓冲器262用于通过控制源极跟随器晶体管260的栅极电压而将元件252的第一端子的电压设置为Vref。因此，响应于在超薄电介质层核心元件252的两个端子之间施加输入电压电平Vref，产生流经超薄电介质层核心元件252的偏置电流。偏置电流被晶体管254和256镜像，从而在节点258获取与流经元件252的电流成正比的电流。通常，输入基准电压Vref是具有恒定电流幅度/值的电压，而电流镜是有源的，这将产生单向流经电介质层的电流。
在一些实施例中，使用超薄电介质层元件的两个端子之间的栅漏电流和栅极电压之间的特性关系来提供电压基准。图3A是示出低功率电压基准电路300的一个实施例的示意图。在所示的示例中，电压基准电路300利用超薄电介质层元件302和实现为如电阻器的阻抗器件的电流源304。与元件302耦接的电流源向元件302施加电流，以产生流经电介质层到达接地节点（如所示）或较低的电源电压节点的电流。流经元件302的电流在元件302的两个端子之间产生基准输出电压Vout。图3B是示出当电源电压VDD步进时模拟的电压与温度关系的示图。在所示的示例中，当温度从‑40℃变化到85℃时，2.8V的固定的电源电压的基准输出电压Vout大约变化6.5mV。在25℃的固定温度下，随着电源电压VDD从2Ｖ变为3.6V，基准输出电压Vout变化151mV。在一些实施例中，电流源304包括值大于10MOhms的电阻器，该电阻器采用深亚微米工艺可以具有非常小的尺寸。
在一些实施例中，可以使用相对于超薄电介质层元件的另一端子的栅漏电流和栅极电压之间的特性关系来产生稳定的电压基准。图4A是示出了低功率电压基准电路400的一个实施例的示意图。在所示的示例中，电压基准电路400利用与电流源电路串联耦接的核心（1.2V）超薄电介质层元件402（示范性地示出为NMOS晶体管）。该电流源电路包括PMOS电流镜（包括2.5V晶体管404和406）、2.5V本位（native）NMOS源极跟随器晶体管408、和阻抗器件410（如电阻器）。电流源电路在晶体管404的漏极产生与流经阻抗器件410的电流成正比的电流（或者等于流经阻抗器件410的电流，例如在晶体管404和406具有相同尺寸的示例中）。电流源向元件402的第一端子施加电流，以在元件402的两个端子之间产生基准输出电压Vout。
电路400使用反馈回路来改善在输出节点412产生的输出电压随温度变化的稳定性。节点412的输出电压给阻抗器件410施加一个电压，该阻抗器件410产生电流，该电流经由PMOS晶体管404和406被镜像给核心元件402。因为电阻器的电流变化仅导致参考电压的较小变化，因此该电路提供了相对温度实质上恒定的基准电压。在一些实施例中，使用阻抗器件410和/或源极跟随器晶体管408的温度系数来通过使流经元件402的电流以补偿元件402的电流/电压关系在温度上的变化的方式随温度进行变化来提供改善的温度性能。另外，由于器件404和器件408在其漏极/源极端子上压降超过电源电压，因此该电路具有良好的电源抑制比；因此，电源电压电平的变化（和/或噪声）可能仅仅导致小的基准电压电平的变化。在一些实施例中，不包括启动电路，而是基于器件漏电流来进行启动。在一些实施例中，小电流注入节点412或节点414，以确保不存在稳定的不期望的工作点。在一些实施例中，可以在进行启动之后去除启动电流。
图4B是示出当电源电压步进时模拟的电压与温度关系的示图。在所示的示例中，当温度从‑40℃变化到85℃，针对2.8V的固定的电源电压，节点412处的输出电压大约变化1.1mV。在25℃的固定温度下，当电源电压VDD从2V变为3.6V时，输出电压变化10.7mV。而且，通过另外级联器件404和408的，可以改善电源抑制比。大概4.8nA的模拟的电流消耗对于这种稳定的基准而言极其低。
在一些实施例中，向利用栅漏电与栅极电压特性产生的基准电压施加校正因数，以便进一步补偿由于温度和/或与电源相关的工作条件的变化所导致的输出基准电压（或电流）的变化。图5A是示出低功率基准电路500的一个实施例的示意图。电路500包括电流源（晶体管506、508）其在晶体管506的漏极处产生与流经阻抗器件（在电路500中，由504和502的互连形成）的电流镜像的电流。电流源向元件502的第一端子施加电流，以在元件502的两个端子之间产生基准输出电压Vout。
在所示的示例中，通过包括2.5V晶体管512、514、518、520和516的差分放大器来提供有源反馈。该差分放大器具有在晶体管512和514的栅极端子处的第一和第二输入节点，并且在晶体管516的源极节点处产生输出信号。对由晶体管506和508形成的电流源产生的电流进行镜像的电流源510通过（可选地）缩放和镜像流经PMOS晶体管508的电流来对放大器进行偏置。在一些实施例中，在NMOS 520的漏极或者晶体管504的漏极与供电轨之间连接补偿电容器，以使放大器稳定。诸如由与电阻器522串联的核心超薄电介质层元件504形成的阻抗元件耦接在晶体管516的源极和地之间并且用于在温度升高时调节电阻器电流。
工作时，差分放大器被配置为保持其第一和第二输入节点处的电压相等。在实现这点的过程中，差分放大器对电流源（506、508）进行控制，使得阻抗元件（由504和522的串联互连形成）跟随元件502上的电压。由于温度升高时元件504的阈值电压降低，因此流经电阻器522的电流增大，从而部分地抵消由于温度升高而由核心元件502的温度特性引起的基准输出节点524处的电压降。
图5B是示出了当电源电压步进时模拟的电压与温度关系的示图。在所示的示例中，在2.8V电压时，温度变化小于500uV，在25℃从2V到3.6V只有8mV的变化。对于这种稳定的基准，图5B的基准的电流消耗尤其小，在25℃时测量值为2.4nA。
通常，元件502和504均可以由一个或多个超薄电介质层元件（诸如元件100、110或120中的任意一个）形成。在各种实施例中，元件504与元件502为同一类型（例如，它们都是1.2V晶体管器件）；元件504与元件502为不同类型（例如，元件504是2.5V器件或PMOS器件）。在一些实施例中，使用将输出电压传输到电流产生堆叠的其他装置，例如使用简单的源极跟随电路来代替放大器。
在一些实施例中，除了图5A的电路系统提供的一阶校正项之外，还给类似于图5A的基准的基准施加二阶校正项。可以通过首先从一个恒定的或者相对恒定的电流减去与温度成正比或反比的电流，然后对产生的差分电流进行平方来产生二阶校正项。根据情况，从标称电流向基准核心增加或减少平方的差分电流，以改善温度准确性。在一些实施例中，与电流域不同，在电压域产生二阶校正项。在一些实施例中，为了改善基准性能，施加三阶或更高阶校正项。
工艺变化可以影响超薄电介质层厚度、栅氧化物厚度或者电路内的各种晶体管的阈值电压，从而使得电路性能在器件之间有所变化。在一些实施例中，在制造时测量电压或电流（例如，利用晶圆探针或者最终测试），并且利用测得的电压或电流来调节电路特性，以改善性能指标。图6A是示出了模型改变时模拟的电压与温度关系的示图。在所示出的示例中，针对核心晶体管和超薄电介质层元件，以慢模型、典型模型和快模型来模拟图5A的电路的一个实施例的温度性能。随着工艺变化，标称输出电压偏移显著：从慢模型到快模型变化大于200mV。对于固定的慢模型而言，观察到大约25mV的模拟温度变化。图6B是示出了针对最小温度系数进行了修调的情况下模型变化时的模拟的电压与温度关系的示图。在所示出的示例中，通过调节类似于电阻器522的电阻器的值来针对最小温度系数修调电路的性能。在该示例中，在25℃时的标称输出电压过程的变化的降低程度大于五分之一，而一个给定曲线的温度变化大约为1mV。图6Ｃ是示出了针对25℃时基本上恒定的输出电压进行修调的情况下模型变化时的模拟的电压与温度关系的示图。在所示出的示例中，修调的输出电压的过程和温度的变化在25℃处于标称值的+/‑4mV范围内。在各种实施例中，通过利用激光修调调节电阻器来获得修调；通过使用电阻器作为开关连接或断开阵列中的电阻器来调节有效电阻从而获得修调；通过使用数字模拟转换器（DAC）有选择地识别在阵列中连接或断开的电阻器来获得修调；通过使用电阻器作为开关连接或断开阵列中的单位晶体管来调节电流镜（例如，图5A中包括506和508的电流镜）中的晶体管比例从而获得修调；或者任何其他适当的调节方法。
在一些实施例中，在制造时（在该时间点，适当的修调值与特定的被测单元相关联）确定数字修调字的值。在各种实施例中，电路修调经由数字修调与被测单元相关联；熔断金属或多晶硅熔线；激光修调金属或多晶硅导线；激光修调薄膜晶体管；诸如闪存或者FRAM的非易失性存储器；诸如由电路知识产权模块（IP）供应商Kilopass公司提供的一次性可编程存储器；或者任何其他适当的方法。
在一些实施例中，低功率振荡器使用一个或多个超薄电介质层元件的栅漏电与栅极电压特性作为基准。图7A是示出了使用基于超薄电介质层漏电流的基准的低功率振荡器700的一个实施例的示意图。在所示出的示例中，类似于图5A的电路500的电压基准电路702连同电流基准发生器704给振荡器核心706提供充电电流。电流基准发生器704使用放大器714将节点Vout的基准电压施加到电阻器716上，以便产生等于流经电阻器716和电阻器719的电流的稳定电流基准。复制晶体管718（可与晶体管719具有相同或不同的尺寸）将幅度基于电压Vout（例如与电压Vout成正比）的电流施加给被缓慢充电的电容器720。比较器722对电容器720上的电压与基准电压Vref进行比较，并且确定电容器720上的电压何时越过等于基准电压Vref的阈值。在各种实施例中，比较器测量大于基准电压的电压；等于基准电压的电压；等于基准电压的一部分的电压；或者任何其他适合的电平。当越过基准电压阈值时，比较器722输出节点OscOut的信号，使得电阻器728迅速地对电容器720进行放电。一旦电容器720被放电，电阻器728关断并且电容器720再次被晶体管718输出的电流充电。因此，使用稳定的电流基准对电容器720进行循环充电，并且基于电容器720的两次充电周期之间的时间可以建立准确的定时基准。反馈电容器724将节点726的电压AC耦合回比较器核心（正反馈），以使得比较器输出转换速率更快。可以使用节点OscOut的信号来跟踪时间或者启动事件，诸如使得微处理器从睡眠模式唤醒。
在各种实施例中，电容器720被部分放电，或者响应于到达基准电压阈值电容器720被完全放电。由于可以使得电流水平（诸如电阻器718施加的电流）很小，因此即使对于非常低的输出频率，电容器720的值也可以很小。使用小电容可以节省晶片面积，从而降低制造成本。图7A的振荡器在3.6V下的模拟的电流消耗为7nA（包括所有的三个模块702、704和706）。图7B是示出了模拟的频率与温度关系的示图。在所示出的示例中，温度上的总变化约1%，这在低功耗下尤其好。在一些实施例中，通过数字修调电容器720的值来调节振荡器的频率。在一些实施例中，通过数字修调通过晶体管718获得的电流量来调节振荡器的频率。通过包括PMOS晶体管708和710并结合二极管接法NMOS 712的PMOS镜来产生用于放大器714、比较器722和节点726与节点OscOut之间的逻辑恢复电路的偏置电流的基准。在一些实施例中，PMOS和NMOS除了基准发生器702中的两个超薄电介质层元件（对应于图5A的元件502和504）之外还利用I/O电压器件（诸如65nm的2.5V器件）。在一些实施例中，在节点OscOut的振荡器输出耦接到计数器或计时器，以跟踪时间或者在经过一定时间后启动事件。
在各种实施例中，在制造时对低功率振荡器进行修调，以改善频率精度；通过以下方式在线地对一个振荡器进行周期性修调：比较该振荡器在具有改善频率精度的第二振荡器的若干周期中的振荡周期数，第二振荡器例如是石英晶体振荡器或者基于MEMS器件谐振器的振荡器；通过以下方式在线地对一个振荡器进行偶尔（例如，当确定温度变化超过某一量时）修调：比较该振荡器在具有改善频率精度的第二振荡器的若干周期中的振荡周期数，第二振荡器例如是石英晶体振荡器或者基于MEMS器件谐振器的振荡器。
在一些实施例中，加电复位电路使用超薄电介质层元件的栅漏电流与栅极电压特性来确定电源电压何时到达特定的阈值电压水平。图8A是示出使用基于超薄电介质层元件的基准电路的加电复位电路800的一个实施例的示意图。在所示出的示例中，基准802耦接到电源电压比较器804。超薄电介质层元件820、822、824、826和828串联布置在电源电压节点VDD和GND（或者较低的电源电压节点VSS）之间，以在比较器804的输出节点提供超低电流分压器。在一些实施例中，在串联互连中可以包括另外的（或更少的）超薄电介质层元件，以提供额外的（或更少的）分压器基准电平。如图8A所示，元件820、822、824、826和828是以65nm工艺制造的核心（1.2V）NMOS超薄电介质层晶体管元件；然而，在其他实施例中，可以使用其他类型的超薄电介质层元件。在低频下，一旦向元件820、822、824、826和828施加电源电压，栅极漏电流就流过这些元件的串联互连的电介质层，从而将元件间节点或抽头810、812、814、816和818的电压设置为电源电压的一部分（例如，在所示出的示例中，设置为较高电源电压和较低电源电压（例如，在电路800的示例中为接地）之间的差的最小分压的整数倍，即设置为较高电源电压和较低电源电压之间的差的等分的整数倍）从而V818=VDD/5；V816=2*VDD/5；V814=3*VDD/5；和V812=4*VDD/5）。在较高的频率下，栅极电容用来分压，从而从电源到各抽头提供为零的频率响应。元件间节点或者抽头810、812、814、816和818用作分压输出节点。抽头816连接至比较器806，以检测何时越过或超过加电复位阈值（对应于节点816的电压电位V816）。在各种实施例中，考虑为确保可靠性所允许的最大栅极电压、分压器中的最大期望电流、抽头的分布大小、寄生布局电容、寄生结漏电流，来选择分压器的元件的尺寸和数量。图8B是示出了电源电压变化时模拟的输出状态的示图。在所示出的示例中，当温度从‑40℃变为85℃时PORn阈值与电源电压仅仅变化了35mV。
在一些实施例中，电压监控电路通过对分压器的不同抽头与基准电压进行比较来输出加电复位信号以及一个或多个电压阈值信号。在一些实施例中，电压阈值信号用作欠压检测器。在一些实施例中，使用两个或多个阈值来在加电复位电路中产生迟滞，从而直到在正前进方向上越过第一阈值，才产生加电复位信号。在负前进方向上，电压必须越过第二、较低的阈值，以确保在越过第一阈值后加电复位。这种方式的迟滞有助于防止当器件提取来自复位的电流时无限循环的形成。
在一些实施例中，在用于洁净能量器件的电源监控器中使用多个阈值。诸如太阳能电池之类的洁净能源提供少量电流来给电容器充电，直到越过电压阈值。响应于越过电压阈值，电源监控器启动一系列事件以执行期望操作，期望操作可能包括以下事件中的一个或多个：测量来自传感器的诸如温度的参数；通过无线电发射器发送数据包；通过无线电接收器监听数据包；使存储在非易失性存储器中的当前指针加一；致动器件；或者任何其他适合的操作和操作组合。通过使用电容器电压来监视电容器中存储的可用能量，电源监控器可以确保在启动期望操作之前电容器上聚集了足以完成该操作的能量。超低功率监控器电路时有利的，这是因为只需要非常少部分的洁净能量来进行电源电压监控。
在一些实施例中，经由从在与电压监控器芯片相同的硅片上制造的一个或多个P‑N结构造的光电池来获得洁净能源。为了防止集成电路的其他部分被入射光不利地影响，可以使用一层或多层金属在电路的敏感部分上构造遮光罩。在允许光能量到达光电池的同时，可以使用可选透明的或半透明的塑料（例如，一种适于封装发光二极管的塑料）来包封和保护集成电路免受外界（诸如湿气或离子污染）影响。
在一些实施例中，在与电压监控器相同的硅片上，为光电池分配了1mm x 1mm区域。假设效率为10%，则光电池将产生功率约为50nW的典型办公照明。如果为电压监控分配了10nW，则这将允许无线电（如Dust Networks的LPZ600）（其大概消耗30uJ从关机状态发送数据包），以仅仅使用硅芯片上的入射光所收集的能量来每隔10分钟测量温度和发送包含该信息的数据包。在一些实施例中，诸如DustNetworks的LPZ600的期间的功能的一部分或全部集成在与光电池和低功率电压监控器相同的硅片上。
在一些实施例中，使用振荡器输出代替电阻性元件（例如，器件522）来提供开关电容电阻器。对于大电容，开关电容电阻器在尺寸上是有优势的。开关电容设计为所属领域的技术人员已知。
在各种实施例中，使用PMOS器件来代替NMOS器件；使用NMOS器件来代替PMOS器件；晶体管型元件120的漏极电压和源极电压的电位类似和/或彼此耦接；晶体管型元件120的漏极和源极电压处于不同电位；晶体管型元件120的体端子与源极和/或漏极端子处于类似电位（和/或与源极端子和/或漏极端子耦接）；晶体管型元件120的体端子与漏极端子或源极端子处于不同电位；晶体管型元件120的体端子接地；晶体管型元件120的体端子连接至正的电源电压；源极端子、漏极端子和体端子中只有一个被连接，其他端子保持浮置。
在一些实施例中，使用具有超薄栅氧化物（诸如以65nm工艺制造的核心栅氧化物）的MOSCAP来代替或者接合晶体管型元件120。在一些实施例中，将MOSCAP构造成n型硅的第一端子在电介质层下方，而多晶硅的第二端子在电介质层上方。在一些实施例中，MOSCAP构造为p型的第一端子在介质层下方，而多晶硅的第二端子在介质层上方。
在一些实施例中，在单个集成电路上包括一个或多个基准、振荡器和电压监控器电路，以提供电源管理。在一些实施例中，本文描述的电路技术和电路用来提供电压、电流或定时基准。
在各种实施例中，栅极通过包括二氧化硅的电介质与衬底分开；栅极通过包括硅与氧的比例不是1:2的氧化硅的电介质与衬底分开；栅极通过包括氮化硅的电介质与衬底分开；栅极通过包括氧化铪的电介质与衬底分开；或者栅极通过任何其他适合的电介质与衬底分开。
以上已经连同图示本发明原理的附图一起提供了对本发明的一个或多个实施例的详细描述。结合这些实施例描述了本发明，但是本发明不限于任何实施例。在上面描述中阐述了各种具体细节，以提供对本发明的全面理解。为了清楚目的，没有详细描述与本发明相关但是在所属领域中公知的技术资料，以免不必要地混淆本发明。
除非另外之处，在包括所附权利要求的本说明书中阐述的所有测量值、值、比率、位置、幅度、大小和其他规格都是近似的，而不是确切的。其目的是提供与其涉及的功能和在其所属领域中的惯用一致的合理范围。
本发明的保护范围仅由权利要求限定。本发明的范围旨在并且应当被解释为与根据本说明书及接下来的审查历史所解释时权利要求中所使用的语言的通常含义一样的宽，并且包含所有结构和功能等价物。
除了以上刚刚记载的之外，本发明所记载或图示的内容不旨在或不应当被揭示为将任何一个元件、步骤、特征、目的、优点、优势或等同物贡献给公众，而不管其是否记载在权利要求书中。
应当理解，本发明所使用的术语和表述具有与它们各自的研究领域中的这些术语和表述一样的通常含义，除非本文中另外阐述了特殊含义。诸如第一和第二等之类的相关术语仅仅用来将一个实体或动作与另一个分开，而不必要求或暗示这些实体或动作之间的任何实际的这种关系或顺序。术语“包括”、“包含”或任何其他类似表述旨在涵盖非排他性包括，从而包括一系列要素的一种工艺、方法、物品或设备不仅仅包括这些要素，还可以包括没有明确列举的或者这种工艺、方法、物品或设备固有的其他要素。要素前面的“一个”或“一种”在没有进一步限定的情况下不排除在包括该要素的工艺、方法、物品或设备中就能够存在另外的相同的要素。
提供摘要来使得读者迅速地掌握本技术公开的实质。应当理解，其不应当用来解释或限制权利要求的范围或含义。另外，在前面的详细描述中，可以看出，为了简化公开，在各种实施例中，将各种特征聚集在一起。本发明的方法不应当被解释为反映一种意图：要求保护的实施例需要比在每个权利要求中明确记载的特征更多的特征。而是，如权利要求中所反映，本发明的主题在于少于所公开的单个实施例的所有特征。因此，权利要求书并入详细说明中，每个权利要求作为一个整体作为单独要求保护的主题。
虽然以上已经描述了所认为的最好方式和/或其他示例，但是应当理解可以进行各种变型并且本文所公开的主题可以以各种形式和示例进行解释，并且这些教导可以用在各种应用中，而在此仅描述了一部分应用。权利要求的目的是要求保护落入本发明教导的实际范围内的任何和所有应用、变型和变化。