《自校准电流源系统.pdf》由会员分享，可在线阅读，更多相关《自校准电流源系统.pdf（9页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103116379 A(43)申请公布日 2013.05.22CN103116379A*CN103116379A*(21)申请号 201310031467.8(22)申请日 2013.01.28G05F 1/56(2006.01)(71)申请人香港中国模拟技术有限公司地址中国香港德辅道中141号中保集团大厦1906室(72)发明人吴柯 刘松 杨飞琴(74)专利代理机构中国专利代理(香港)有限公司 72001代理人杜娟娟 朱海煜(54) 发明名称自校准电流源系统(57) 摘要本发明提供一种自校准电流源系统，其包括电流源，还包括：自校准电阻阵列，其以与所述电流源的内部电阻。
2、阵列关联的方式设置；比较器，其将所述自校准电阻阵列的电压与所述芯片的输出终端电阻的电压进行比较；控制模块，其接收所述比较器的比较结果，据此输出控制信号以控制自校准电阻阵列及与所述自校准电阻阵列关联的所述内部电阻阵列。本发明所述自校准电流源系统可进行自动调整以使内部电阻阵列的电阻与输出终端电阻的电阻相当。(51)Int.Cl.权利要求书1页 说明书4页 附图3页(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书1页 说明书4页 附图3页(10)申请公布号 CN 103116379 ACN 103116379 A1/1页21.一种自校准电流源系统，包括电流源，其特征在于，所述自校准。
3、电流源系统还包括：自校准电阻阵列，其以与所述电流源的内部电阻阵列关联的方式设置；比较器，其将所述自校准电阻阵列的电压与所述芯片的输出终端电阻的电压进行比较；以及控制模块，其接收所述比较器的比较结果，据此输出控制信号以控制自校准电阻阵列及与所述自校准电阻阵列关联的所述内部电阻阵列。2.如权利要求1所述的自校准电流源系统，其特征在于，所述自校准电阻阵列中的单元电阻与所述内部电阻阵列中的单元电阻一一对应。3.如权利要求2所述的自校准电流源系统，其特征在于，所述内部电阻阵列中的各单元电阻的电阻值是与其对应的自校准电阻阵列中的单元电阻的电阻值的k倍。4.如权利要求2所述的自校准电流源系统，其特征在于，所。
4、述自校准电流源系统还包括：第一开关器件组，其设置在所述内部电阻阵列与所述控制模块之间，并依据所述控制信号通或断；以及第二开关器件组，其设置在所述自校准电阻阵列和所述控制模块之间，并依据所述控制信号通或断。5.如权利要求4所述的自校准电流源系统，其特征在于，所述第一开关器件组中的各开关器件分别设置在所述内部电阻阵列的一个单元电阻与所述控制模块之间，所述第二开关器件组中的各开关器件分别设置在自校准电阻阵列的一个单元电阻与控制模块之间，从而使得第一开关器件组中的开关器件与第二开关器件中的开关器件一一对应。6.如权利要求5所述的自校准电流源系统，其特征在于，到所述第一开关器件组中的各开关器件的控制信号。
5、与到第二开关器件组中与该开关器件对应的开关器件的控制信号相同。7.如权利要求1所述的自校准电流源系统，其特征在于，所述控制模块由可逆计数器和控制逻辑构成。8.如权利要求1所述的自校准电流源系统，其特征在于，所述比较器为双差分时钟锁存比较器。权 利 要 求 书CN 103116379 A1/4页3自校准电流源系统技术领域0001 本发明涉及电流源相关技术，更具体地，涉及电流源参考电阻的相关设计。背景技术0002 集成电路工业的发展满足摩尔定律，即工艺尺寸以每代30%的速率减小，集成电路的密度以2倍速率增长，并保证晶体管性能稳步增长。但是，工艺尺寸的缩小带来了更大的工艺波动，这种工艺波动主要源于制。
6、造流程。0003 图1是常规的高精度电流源，其例如应用在低压差分信号数字输出模数转换（ADC）芯片中。在所示的常规电流源中，VGB是该ADC芯片内部带隙电路输出电压，Rexternal12为高精度电阻，其设置电流源外部作为参考电阻。实际应用中，并不是所有的情况都允许在芯片引脚外部设置外部电阻Rexternal12。如果不能设置Rexternal12，则不得不以该芯片的内部电阻代替这个外部电阻Rexternal12，从而造成电流源的输出Iout对工艺、电压和温度（PVT：Process，Voltage，Temperature）异常敏感。0004 因此，对于涉及到CMOS工艺的电流源而言，在没有外。
7、部参考电阻的情况下，其特性将随着工艺、温度、电压的变化而波动。某些情况下，应用了该电流源的高速、高精度模数转换器的模拟核心模块，例如采样保持电路等将面临严重的性能下降。发明内容0005 有鉴于此，本发明提供一种自校准电流源系统，可以应用在低压差分信号数字输出模数转换芯片中，该自校准电流源系统包括电流源，还包括：自校准电阻阵列，其以与所述电流源的内部电阻阵列关联的方式设置；比较器，将所述自校准电阻阵列的电压与所述芯片的输出终端电阻的电压进行比较；控制模块，其接收所述比较器的比较结果，据此输出控制信号以控制自校准电阻阵列及与所述自校准电阻阵列关联的所述内部电阻阵列。0006 优选地，本发明所述的自。
8、校准电流源系统中，所述自校准电阻阵列中的单元电阻与所述内部电阻阵列中的单元电阻一一对应。0007 优选地，本发明所述的自校准电流源系统中，所述内部电阻阵列中的各单元电阻的电阻值是与其对应的自校准电阻阵列中的单元电阻的电阻值的k倍。0008 优选地，本发明所述的自校准电流源系统还包括第一开关器件组，其设置在所述内部电阻阵列与所述控制模块之间，并依据所述控制信号通或断；以及第二开关器件组，其设置在所述自校准电阻阵列和所述控制模块之间，并依据所述控制信号通或断。0009 优选地，本发明所述的自校准电流源系统中，所述第一开关器件组中的各开关器件分别设置在所述内部电阻阵列的一个单元电阻与所述控制模块之间。
9、，所述第二开关器件组中的各开关器件分别设置在自校准电阻阵列的一个单元电阻与控制模块之间，从而使得第一开关器件组中的开关器件与第二开关器件中的开关器件一一对应。0010 优选地，本发明所述的校准电流源系统中，到所述第一开关器件组中的各开关器件的控制信号与到第二开关器件组中与该开关器件对应的开关器件的控制信号相同。说 明 书CN 103116379 A2/4页40011 优选地，本发明所述的校准电流源系统中，所述控制模块由可逆计数器和控制逻辑构成。0012 优选地，本发明所述的校准电流源系统中，所述比较器为双差分时钟锁存比较器。0013 本发明所述的电流源系统中，将已有的标准端口即输出终端电阻作为。
10、参考电阻，并将其电压与所设置的关联于电流源的内部电阻阵列的自校准电阻阵列的电压值进行比较，从而通过该比较结果调整电流源内部电阻，由此可控制和保持一个对PVT不敏感的电流源系统而无需额外在芯片端口设置外部电阻。 附图说明0014 图1是常规的高精度电流源。0015 图2是根据本发明的一个实施例的自校准电流源系统的结构示意图。0016 图3是图2所示自校准电流源系统的一个具体示例的电路示意图。具体实施方式0017 现结合附图进一步说明本发明。本领域技术人员可以理解到，以下只是结合具体实施方式对本发明的主旨进行非限制性说明，本发明所主张的范围由所附的权利要求确定，任何不脱离本发明精神的修改、变更都应。
11、由本发明的权利要求所涵盖。0018 本发明的重点在于利用芯片现有的输出终端电阻作为参考电阻，而在电流源内部设置自校准电阻阵列，从而使得电流源的内部总电阻逐渐逼近参考电阻。 0019 图2是根据本发明的一个实施例的自校准电流源系统的结构示意图。作为示例，本文以该电流源系统应用在低压差分信号（LVDS）数字输出模数转换（ADC）芯片中进行说明，但不以此为限。为简洁起见，下文将“低压差分信号（LVDS）数字输出模数转换（ADC）芯片”称为LVDS ADC芯片。0020 如图2所示，应用在LVDS ADC芯片的自校准电流源系统20包括电流源基本结构、自校准电阻阵列201、电压比较器204和控制模块20。
12、6。电流源基本结构与常规电流源基本相同，且其本身并非本发明重点所在，便不在此多加描述。自校准电阻阵列201与电流源的内部电阻阵列202相关联，由此使得控制模块206对自校准电阻阵列201的控制作用可关联性地作用于内部电阻阵列202。自校准电路阵列201的电压201V及LVDS ADC芯片的输出终端电阻203的电压203V馈送到电压比较器204。电压比较器204对电压202V和203V进行比较，并将比较结果传送给控制模块206。控制模块206依据该比较结果控制自校准电阻阵列，并同时控制与该自校准电阻阵列201关联的内部电阻阵列202，使得该内部电阻阵列的总电阻值逐渐逼近LVDS ADC芯片的输出。
13、终端电阻203的电阻值。0021 作为示例，控制模块206通过第一开关器件组501与内部电阻阵列202电性连接，通过第二开关器件组502与自校准电阻阵列201电性连接。第一开关器件组501及第二开关器件组502均接收来自控制模块206的控制信号，并依据该信号接通或断开。根据本发明的一个示例，自校准电阻阵列201以与内部电阻阵列202对应的方式设置，该对应方式使得控制模块控制自校准电阻阵列中的任意一个单元电阻便会同样控制内部电阻阵列中与该单元电阻对应的单元电阻。自校准电阻阵列201中的单元电阻可以是一个电阻、也可以是由多个电阻并联或串联而形成的单元。本文各示例中，单元电阻即为构成电阻阵列的单说 。
14、明 书CN 103116379 A3/4页5元阵列。0022 图3是图2所示自校准电流源系统的一个具体示例的电路示意图。在该示例中，电压比较器204实现为双差分时钟锁存比较器304，控制模块206由可逆计数器和控制逻辑构成。如图所示，内部电阻阵列202包括并联的电阻kR1、kR2、kR3、kR4和kR5，电阻kR2、kR3、kR4和kR5通过第一开关器件组501与控制模块206电性连接，示例地，电阻kR2、kR3、kR4和kR5分别通过例如为PMOS管的第一开关器件5012、5013、5014和5015与控制模块206电性连接。自校准电阻阵列201在本例中以如下方式实现：其以对应于内部电阻阵列。
15、202的方式设置在电流源基本结构的接地端，包括五个并联的单元电阻，依次是校准电阻R1、R2、R3、R4和R5；内部电阻阵列202的电阻kR1的电阻值是自校准电阻阵列201的电阻R1的k倍、电阻kR2的电阻值是自校准电阻阵列201的电阻R2的k倍、依次类推，电阻kR3是R3的k倍、电阻kR4是R4的k倍、电阻kR5是R5的k倍。自校准电阻阵列201中的电阻R2、R3、R4和R5通过第二开关器件组502与控制模块206电性连接，示例地，自校准电阻阵列201中的电阻R2、R3、R4和R5分别通过例如为PMOS管的第二开关器件5022、5023、5024和50255与控制模块206电连接。第一开关器件。
16、组501的开关器件5012与第二开关器件组502的开关器件5022均电性连接到控制模块206的第一控制端00，第一开关器件组501的开关器件5013与第二开关器件组502的开关器件5023均电性连接到控制模块206的第二控制端01，第一开关器件组501的开关器件5014与第二开关器件组502的开关器件5024均电性连接到控制模块206的第三控制端02，第一开关器件组501的开关器件5015与第二开关器件组502的开关器件5025均电性连接到控制模块206的第三控制端03，由此控制模块206可同时控制自校准电阻阵列201和内部电阻阵列202。该示例中，电阻kR1、kR2、kR3、kR4和kR5即。
17、为构成内部电阻阵列的单元电阻，而电阻R2、R3、R4和R5即为构成自校准电阻阵列的单元电阻。0023 自校准电阻阵列201的电压为I0RT，其中I0是LVDS直流输出驱动电流，RT为自校准电阻阵列201的总电阻值。LVDS ADC芯片的外部输出终端电阻203为RL，其电压为I0RL，其中I0是LVDS直流输出驱动电流，RL为终端电阻203的电阻值。将自校准电阻阵列201的电压201V和终端电阻203的电压203V馈送到双差分时钟锁存比较器304。双差分时钟锁存比较器304的比较结果馈送到控制模块206。0024 示例但非限制性地，电流源系统上电后，初始时钟周期中，在clock为0的情况下，双差。
18、分时钟锁存比较器304的输出为Q保持其状态；在clock1，双差分时钟锁存比较器304比较自校准电阻阵列201的电压201V和终端电阻203的电压203V，并将比较结果Q馈送到控制模块206。在Q1包括了两个连续时钟周期时，控制模块206中的计数器加1；在Q=0保持两个连续时钟周期时，该计数器减1；在Q1包括一个时钟周期时而在下一个时钟周期Q0时，控制模块206的输出端00、01、02和03保持不变。在控制模块206的内部逻辑电路发现这种输出端00、01、02和03保持不变的情况下，即标记一个控制信号锁定开关的状态并禁用自校准电阻阵列201以节约电源。0025 在控制模块206的输出端00、0。
19、1、02和03控制之下，例如为PMOS开关的各开关器件接通，内部电阻阵列kR1、kR2、kR3、kR4和kR5所构成的总电阻值逐渐接近外部电阻RL。在本发明中，电阻RT与电阻RL的比较精度，亦即双差分时钟锁存比较器304的精度越高，则电阻阵列中的电阻数目及控制模块206的输出端就越多。说 明 书CN 103116379 A4/4页60026 如上所述，由于自校准电阻阵列与内部电阻阵列的关联关系，使得对自校准电阻阵列与终端电阻RL的比较结果可通过控制模块206作用于内部电阻阵列。而内部电阻阵列在受到调整的同时，自校准回路同时受到控制模块206的作用，且受到控制的自校准回路将进一步与终端电阻RL进行比较，从而依据该比较结果，调整内部电阻阵列，直到内部电阻阵列的电阻值与终端电阻RL相当。0027 尽管已经结合具体示例描述了本发明，但是本领域技术人员可以理解到，示例中的各部件并不以在此所述的部件为限，只需可达成相应功能即可。例如，第一开关器件组和第二开关器件组可以采用其它可达成通断功能的器件。说 明 书CN 103116379 A1/3页7图 1说 明 书 附 图CN 103116379 A2/3页8图 2说 明 书 附 图CN 103116379 A3/3页9图 3说 明 书 附 图CN 103116379 A。