一种扇出型芯片的封装结构及其封装方法技术领域
本发明实施例涉及芯片封装技术领域，尤其涉及一种扇出型芯片的封装结构及其
封装方法。
背景技术
扇出型晶圆级封装(Fan-Out Wafer Level Packaging，FOWLP)是一种晶圆级加工
的嵌入式封装，也是I/O数较多、集成灵活性好的主要先进封装之一，目前被认为最适合高
要求的移动/无线市场，并且对其它关注高性能和小尺寸的市场，也具有很强的吸引力。
现有技术中，一般采用塑封工艺完成扇出型芯片的封装，但是现用塑封工艺的扇
出型封装在翘曲控制方面是非常困难的，这是因为塑封材料的热膨胀系数与芯片的热膨胀
系数相差较大，导致塑封层和芯片层的热膨胀系数不匹配而产生局部热应力，使得封装件
产生翘曲。这样的翘曲不仅使塑封后续制程难度加大，而且容易产生芯片及封装裂纹等严
重的器件失效问题。
发明内容
有鉴于此，本发明实施例提供一种扇出型芯片的封装结构及其封装方法，以解决
现有技术中封装件容易翘曲的技术问题。
第一方面，本发明实施例提供了一种扇出型芯片的封装方法，包括：
提供一载体基板，并在所述载体基板上贴附芯片；
在所述芯片远离所述载体基板的一侧形成塑封层，所述塑封层包覆所述芯片，且
所述塑封层包括至少两条凸起结构。
可选的，所述芯片的厚度与所述芯片上表面至所述凸起结构上表面的垂直距离的
比值范围为0.2-5。
可选的，在所述芯片远离所述载体基板的一侧形成塑封层之后，还包括：
在所述塑封层上远离所述载体基板的一侧形成连接电路，所述连接电路通过所述
塑封层上的开口与所述芯片电连接；
剥离所述载体基板得到芯片封装结构，并切割所述芯片封装结构得到单颗芯片封
装结构。
可选的，所述连接电路为重布线层，在所述塑封层上远离所述载体基板的一侧形
成连接电路之前，还包括：
去除所述塑封层的凸起结构，得到上表面光滑的塑封层。
可选的，在所述芯片远离所述载体基板的一侧形成塑封层，包括：
使用塑封膜腔在所述芯片远离所述载体基板的一侧形成塑封层。
可选的，使用塑封膜腔在所述芯片远离所述载体基板的一侧形成塑封层，包括：
向所述塑封膜腔中注入塑封材料形成塑封层，所述塑封膜腔中包括至少两条凹槽
结构，所述塑封材料在所述凹槽结构中对应形成所述塑封层的凸起结构。
可选的，至少两条所述凸起结构交叉设置。
可选的，当所述塑封层包括多条凸起结构时，所述凸起结构的形状为“井”字状。
可选的，每个所述芯片与至少一条凸起结构对应设置。
第二方面，本发明实施例还提供了一种扇出型芯片的封装结构，采用第一方面所
述的扇出型芯片的封装方法封装得到。
本发明实施例提供的扇出型芯片的封装结构及其封装方法，通过提供一载体基
板，并在载体基板上贴附芯片，在芯片远离载体基板的一侧形成塑封层，塑封层包覆所述芯
片，且塑封层包括至少两条凸起结构。采用上述技术方案，塑封层上包括至少两条凸起结
构，所述凸起结构用于形成部分区域较厚、部分区域较薄，厚度分布不同的塑封层，保证减
小塑封层的体积，进而减小塑封层的变形量，减轻塑封层与芯片之间由于热膨胀系数不同
引起的翘曲问题，同时形成厚度分布不同的塑封层还可以减少封装材料的使用，节约封装
成本。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需
要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的
附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可
以根据这些附图得到其他的附图。
图1是本发明实施例一提供的一种扇出型芯片的封装方法的流程示意图；
图2a是本发明实施例一提供的一种在载体基板上贴附芯片后的俯视示意图；
图2b是本发明实施例一提供的一种在载体基板上贴附芯片后的剖面结构示意图；
图3a是本发明实施例一提供的一种形成塑封层后的俯视示意图；
图3b是本发明实施例一提供的一种形成塑封层后的剖面结构示意图；
图4是本发明实施例二提供的一种扇出型芯片的封装方法的流程示意图；
图5a本发明实施例二提供的一种去除凸起结构，形成上表面光滑的塑封层的俯视
示意图；
图5b本发明实施例二提供的一种去除凸起结构，形成上表面光滑的塑封层的剖面
结构示意图；
图6本发明实施例二提供的一种在塑封层上形成连接电路的剖面结构示意图；
图7本发明实施例二提供的一种在连接电路上形成连接焊球的剖面结构示意图；
图8本发明实施例二提供的一种剥离载体基板，得到封装结构的示意图；
图9本发明实施例二提供的一种得到单颗封装结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附
图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的
一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做
出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
实施例一
图1是本发明实施例一提供的一种扇出型芯片的封装方法的流程示意图，本发明
实施例提供一种扇出型芯片的封装方法。请参阅图1，本发明实施例一提供的扇出型芯片的
封装方法可以包括以下步骤：
S110、提供一载体基板，并在所述载体基板上贴附芯片。
示例性的，图2a是本发明实施例一提供的一种在载体基板上贴附芯片后的俯视示
意图，如图2a所示，载体基板10上形成有若干个芯片20，芯片20可以以矩阵排列的形式排列
在载体基板10上。
可选的，载体基板10可以为整片晶圆基板，例如蓝宝石基板或者硅衬底基板，还可
以为玻璃基板或者其他基板，本发明实施例不对载体基板10的具体类型进行限定。可选的，
载体基板10的形状可以为圆形，还可以为其他形状，例如载体基板10的形状还可以为矩形、
三角形或者其他形状，本发明实施例中同样不对载体基板10的形状进行限定，仅以圆形载
体基板为例进行解释说明。
图2b是本发明实施例一提供的一种在载体基板上贴附芯片后的剖面结构示意图，
参考图2b，芯片20可以包括正面以及与正面对应设置的背面，芯片20的正面可以形成有电
极结构(图中未示出)，所述电极结构用于连接芯片20与其他外部电路。将芯片20贴附在载
体基板10时，芯片20的背面朝向载体基板10的方向，正面朝向远离载体基板10的方向，露出
芯片20的正面以及正面上的电极结构。
可选的，可以是采用粘贴的方式将芯片20贴附在载体基板10上，如此便需要在载
体基板10上预先涂覆一层粘结层(图中未示出)，通过所述粘结层将芯片20粘贴在载体基板
10上。可选的，粘结层的涂覆可使用旋涂、喷涂、滚压、印刷、非旋转涂覆、热压、真空压合以
及压力贴合等方式，粘结层可以为有机材料或者复合材料。
S120、在所述芯片远离所述载体基板的一侧形成塑封层，所述塑封层包覆所述芯
片，且所述塑封层包括至少两条凸起结构。
示例性的，在载体基板10上完成芯片20的贴附之后，在芯片20远离载体基板10的
一侧形成塑封层30，塑封层30包覆芯片20，并且塑封层30包括至少两条凸起结构301。如图
3a和图3b所示，图3a和图3b分别是本发明实施例一提供的一种形成塑封层后的俯视示意图
和剖面结构示意图，如图3a所示，塑封层30包括多条凸起结构301，多条凸起结构301之间交
叉设置，凸起结构301与凸起结构301之间存在相交汇的位置，这样可以保证塑封过程中塑
封材料的正常流动，不会被某一条或者某几条凸起结构301卡住不流通，避免空隙的产生。
继续参考图3a，可选的，多条凸起结构301可以形成“井”字状的排列方式，保证塑封材料的
正常流通。可以理解的是，凸起结构301可以为直线型，如图3a所示，还可以为曲线型，并且，
每条凸起结构301的终端可以在塑封层的边缘位置，还可以在塑封层的任意位置，多条凸起
结构301可以呈“井”字状排列，还可以为其他的排列方式，本发明实施例不对凸起结构301
的形状、形成位置、终端位置以及排列方式进行限定，图3a仅以一种方式为例进行举例说
明。
如图3b所示，芯片20的厚度H1可以与芯片20上表面至凸起结构301上表面的垂直
距离H2之间的比值范围可以为0.2-5。具体的，由于需要在芯片20上形成塑封层30对芯片20
进行保护，但是由于塑封材料的热膨胀系数与芯片材料的热膨胀系数不同，例如，塑封材料
的热膨胀系数为7.2左右，而芯片材料的热膨胀系数仅为2.3左右，塑封材料的热膨胀系数
与芯片材料的热膨胀系数不匹配问题比较严重，因此在温度发生变化时，塑封层30的形变
量或者位移变化与芯片20的形变量或者热应力相差较大，导致塑封层30与芯片20发生错
位、翘曲的现象。发明人经过大量的实验数据模拟，发现当芯片20的厚度H1与位于芯片20上
方的塑封层30的厚度H2之间的比值范围在一定范围时，翘曲较小，例如，芯片20的厚度H1可
以与位于芯片20上方的塑封层30的厚度H2之间的比值范围可以为0.2-5，因此可以设置芯
片20的厚度H1与芯片上方的塑封层30的厚度H2的比值范围可以为0.2-5。进一步的，当设置
芯片20的厚度H1与芯片20上方的整层塑封层30的厚度H2之间的比值范围都为0.2-5时，芯
片20上方的塑封层30的体积较大，温度发生变化时同样会引起塑封层30发生较大的形变量
以及芯片20上方较大的残余应力，因此，可以设置塑封层30包括多个凸起结构301，同时设
置芯片20的厚度H1可以与芯片20上表面至凸起结构301上表面的垂直距离H2之间的比值范
围可以为0.2-5，可以理解的是芯片20上表面至凸起结构301上表面的垂直距离H2与芯片20
上方的塑封层30的厚度H2所指相同。凸起结构301的设置大大减小了芯片20上方的塑封层
30的体积，这样，既可以保证芯片20的厚度H1与位于芯片20上方的塑封层30的厚度H2相同，
也可以保证芯片20上方的塑封层30的体积较小，温度发生变化时塑封层30的形变量较小，
减小塑封层30与芯片20之间的残余应力。可选的，芯片20的厚度可以为0.1-0.7mm，凸起结
构301的高度可以为0.05-0.65mm。
可以的，继续参考图3a及图3b，每个芯片20可以与至少一条凸起结构301对应设
置。由于芯片20在载体基板10上可以呈矩阵排列，因此成行排列的一整行芯片可以与至少
一条凸起结构301对应设置，同样成列排列的一整列芯片20可以与至少一条凸起结构301对
应设置，因此一个芯片20可以在行方向上至少对应一个凸起结构301，和/或，在列方向上至
少对应一个凸起结构301，如图2b所示。
综上，本发明实施例提供的扇出型芯片的封装方法，在芯片远离载体基板的一侧
形成塑封层，塑封层包覆芯片且塑封层包括至少两条凸起结构，设置塑封层上包括至少两
条凸起结构，凸起结构用于形成部分区域较厚、部分区域较薄，厚度分布不同的塑封层，保
证减小塑封层的体积，进而减小塑封层的变形量，减小塑封层与芯片之间由于热膨胀系数
不同引起的翘曲问题，同时形成厚度分布不同的塑封层还可以减少使用封装材料，节约封
装成本。进一步，通过大量实验数据模拟，合理控制芯片的厚度与芯片上表面至凸起结构上
表面的垂直距离之间的比值范围为0.2-5，可以最大程度减少翘曲发生，提升芯片封装质
量，提升产品良率。
可选的，在芯片20远离载体基板10的一侧形成塑封层30可以是使用塑封膜腔在芯
片20远离载体基板10的一侧形成塑封层30。
示例性的，在载体基板10上完成芯片20的贴附之后，将贴附有芯片20的载体基板
10置于塑封膜腔中，向塑封膜腔中注入塑封材料，塑封材料可以为有机材料，例如ABF、FR-
4、BT树脂或者聚丙烯。所述塑封膜腔中包括至少两条凹槽结构，所述塑封材料在所述凹槽
结构中对应形成塑封层30的凸起结构301。可以理解的是，塑封膜腔中的凹槽结构与塑封层
的凸起结构301对应，塑封材料填充入凹槽结构中即形成凸起结构301。可选的，塑封膜腔中
还可以包括多个膜腔凸起，如此塑封膜腔中未形成膜腔凸起的部分可以与塑封层30的凸起
结构301对应，塑封材料填充入塑封膜腔中未形成膜腔凸起的部分即形成凸起结构301。
实施例二
图4是本发明实施例二提供的一种扇出型芯片的封装方法的流程示意图，本发明
实施例提供一种扇出型芯片的封装方法，本发明实施例以上述实施例为基板，在上述实施
例的基础上进行优化，请参阅图4，本发明实施例二提供的扇出型芯片的封装方法可以包括
以下步骤：
S210、提供一载体基板，并在所述载体基板上贴附芯片。
S220、在所述芯片远离所述载体基板的一侧形成塑封层，所述塑封层包覆所述芯
片，且所述塑封层包括至少两条凸起结构。
S230、去除所述塑封层的凸起结构，得到上表面光滑的塑封层。
示例性的，图5a和图5b分别是本发明实施例二提供的一种去除凸起结构，形成上
表面光滑的塑封层的俯视图和剖面结构示意图，如图5a和图5b所示，去除塑封层30上的凸
起结构301，得到上表面光滑没有凸起的塑封层30，可选的，可以通过碾磨的方式去除塑封
层30的凸起结构301，还可以通过刻蚀的方式刻蚀去除凸起结构301，本发明实施例不对如
何除去凸起结构301进行限定，只需得到上表面光滑的塑封层30即可。
S240、在所述塑封层上远离所述载体基板的一侧形成连接电路，所述连接电路通
过所述塑封层上的开口与所述芯片电连接。
示例性的，图6本发明实施例二提供的一种在塑封层上形成连接电路的剖面结构
示意图，如图6所示，在上表面光滑的塑封层30上形成连接电路40，连接电路40可以是重布
线层，连接电路40通过塑封层30上的开口与芯片20电连接，具体是与芯片20上的电极结构
电连接。可选的，在塑封层30上远离载体基板10的一侧形成连接电路40，过程包含一系列的
薄膜沉积、电镀、光刻、显影以及蚀刻等工艺制作，这里不再赘述。连接电路40一边的终端经
塑封层30上的开口与芯片20上的电极结构相连。连接电路40的材料可以为金属材料，如Al、
Au、Cr、Ni、Cu、Mo、Ti、Ta、Ni-Cr、W等及其合金。
进一步的，在所述塑封层上远离所述载体基板的一侧形成连接电路之后，还可以
包括：
在所述连接电路远离所述塑封层的一侧形成连接焊球。
示例性的，图7本发明实施例二提供的一种在连接电路上形成连接焊球的剖面结
构示意图，如图7所示，在连接电路40远离塑封层30的一侧形成连接焊球50，可以通过电镀、
印刷、植球、放球等工艺，然后进行回流工艺，回流可以通过热传导、对流、辐射等实现。连接
焊球50的材料主要为焊料金属。如，Sn、Ag、Cu、Pb、Au、Ni、Zn、Mo、Ta、Bi、In、等及其合金。
S250、剥离所述载体基板得到芯片封装结构，并切割所述芯片封装结构得到单颗
芯片封装结构。
示例性的，图8本发明实施例二提供的一种剥离载体基板，得到封装结构的示意
图，参考图8，剥离载体基板10可以通过机械、加热、化学、激光等方式去除。优选的，由于可
以通过粘结层将芯片20粘贴在载体基板10上，因此可以使用紫外线加热或者激光的方式照
射粘结层，使粘结层发生老化，粘结性能下降，从而可以比较容易地将载体基板10进行剥
离。
剥离载体基板10以后得到包含多个芯片20的封装结构，对包含多个芯片20的封装
结构进行切割，得到单颗芯片封装结构，如图9所示。可选的，可以使用切割工具对包含多个
芯片20的封装结构进行切割，得到多个单颗芯片封装结构，例如可以使用玻璃切割刀对包
含多个芯片20的封装结构进行切割，得到单颗芯片封装结构，也可以使用激光切割的方法
对包含多个芯片20的封装结构进行切割，得到单颗芯片封装结构，优选的，可以使用激光切
割的方法得到单颗芯片封装结构，使用激光对包含多个芯片20的封装结构进行切割，可以
保证切割精准度。
本发明实施例二提供的扇出型芯片的封装方法，在塑封过程中形成包含至少两个
凸起结构的塑封层，在载体基板剥离前去除凸起结构，得到芯片上方的塑封层比较薄的芯
片封装结构，在载体基板剥离时，由于芯片上方的塑封层比较薄，即使在剥离过程中会产生
较大的温度变化，但是由于塑封层比较薄，体积较小，进而可以减小塑封层因温度变化产生
的形变量，减少由于塑封层与芯片热膨胀系数不同导致的残余应力，避免翘曲现象产生。
可选的，本发明实施例还提供一种扇出型芯片的封装结构，继续参考图9，本发明
实施例提供的扇出型芯片的封装结构可以包括：芯片20、塑封层30、连接电路40以及连接焊
球50，本发明实施例提供的扇出型芯片的封装结构可以采用本发明任一实施例提供的扇出
型芯片的封装方法封装得到，本发明实施例提供的扇出型芯片的封装结构，翘曲现象小。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，
本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、
重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行
了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还
可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。