半导体集成电路、具有该半导体集成电路 的墨盒以及装载该墨盒的喷墨记录装置 【技术领域】
本发明涉及半导体集成电路，具有该半导体集成电路的墨盒以及装载该墨盒的喷墨记录装置，尤其涉及内藏非易失性存储器、把升压的电压用于数据写入时的半导体集成电路、具有该半导体集成电路的墨盒以及装载该墨盒的喷墨记录装置。
背景技术
从来这样的半导体集成电路在内藏非易失性存储器内写入数据时，用通过内部升压电路升压的电压进行写入工作。而且，在写入终止后，对写入时充电的信号线上积蓄的电荷放电后，移行到下一次写入工作。这时放电通过半导体集成电路内的放电电路进行。
第13图示出传统地半导体集成电路内的放电电路的电路图。正如同图所示，该放电电路是对存储元阵列5的信号线上附加的寄生电容CX上积蓄的电荷进行放电的电路。该寄生电容CX如下所示地进行充电。即：通过根据写入信号WR的输入地址计数器2进行计数工作，把该计数值作为输入的地址译码器103工作。地址译码器103的构成包含用于指定构成存储元阵列5的存储元的列译码器和用于指定存储元行的行译码器3，存储元阵列5由配置在n行m列的多个存储元构成。
列译码器4的各输出，即译码结果输入到作为开关元件的晶体管Tr1，Tr2， …，Trm的各基极端。而且，各晶体管的源极端连接在数据线DW上，各晶体管的漏极端连接在与存储元阵列5的存储元的各列对应的信号线上。从而，通过译码器4的输出，即译码结果，晶体管Tr1，Tr2，…，Trm的每一只处于导通状态，经该晶体管与各列对应的信号线应该通过数据线DW的电压进行充电。即：与由列译码器指定的列对应的信号线的寄生电容上积蓄电荷。例如，假设晶体管Tr1处于导通状态，则在包含结点A的信号线上附加的寄生电容上应该积蓄电荷。
在这里，数据线DW上给与输入控制电路8的输出。该输入控制电路8通过包含根据写入信号WR的输入使电源VDD的电压升压的内部升压电路107，和产生写入信号WR的倒相信号的变换器105，和把该变换器105的输出即写入信号WR的倒相信号在基极端上提供的开关晶体管106，和把升压输出VPP作为电源在数据线DW上提供与数据输入I/O值对应的电压的缓冲器108构成。
在这样构成的放电电路101上向存储元写入时，写入信号WR是高电平，晶体管106处于断开状态。这时电源VDD在提供给内部升压电路107，该升压输出VPP成为高电位(如，15伏)。该电位作为电源提供给缓冲器108。由此与数据输入I/O的值对应的电压从缓冲器108提供给数据线DW。在该状态通过晶体管Tr1，Tr2，…，的每一只处于导通状态，经此晶体管与各列对应的信号线通过数据线DW的电压充电。在该信号线处于充电状态(积蓄电荷的状态)，通过行译码器3的输出顺序变化，把数据写入存储元阵列5内的每一个存储元内。
一方面向存储元读出时或其它时间写入信号WR是低电平，晶体管106处于导通状态。这时，电源VDD并不提供给内部升压电路107，该升压输出VPP成为低电位(例如，5伏)。作为电源提供这电位的缓冲器108，不论数据输入I/O的值如何，其输出成为低电平。从而，经提供缓冲器108的输出的数据线DW，上述积蓄电荷应该放电。例如在附加在图中结点A上的寄生电容Cx上积蓄的电荷经数据线DW向附加在缓冲器108上的地放电。
总之，在传统的放电电路101是在写入终止的同时，通过晶体管106处于导通状态，进行积蓄电荷放电的。从而，在具有这样放电电路的半导体集成电路，存在如下所述的问题。
首先，为了使积蓄的电荷充分放出耗费时间。因此，存在缺点，即：直到对下一的存储元写入为止需要时间。
此外，在写入终止的同时，一旦地址计数器的计数值改变，则在寄生电容上残留高电压的电荷， 该残留电荷是引起误写入的主要原因。对这误写入参照第14图进行说明。
在同一图上，对X1列的存储元写入时，首先通过列译码器4使晶体管Tr1处于导通状态，对附加在结点A上的寄生电容CX充电。在该充电状态通过列译码器3按照Y1行、Y2行的顺序写入直到Yn行为止。写入直到Yn行终止，如上所述对寄生电容CX放电。在这放电后，通过列译码器4使与下一X2列对应的晶体管Tr2处于导通状态，对下一寄生电容CX充电。在这充电状态，通过行译码器3按照Y1行、Y2行顺序写入直到Yn行为止。以后同样地重复对信号线进行充放电。通过这动作，按照从X1列、Y1行到Xm列、Yn行为止的顺序指定每1比特，对构成存储元5的全比特进行写入。
在以上的动作，从对X1列、Yn行写入迁移到对X2列、Y1行写入期间，有时不论对X1列的信号线是否处于放电结束的状态，都指定Y1行。这时有所谓通过残留的电荷进行误操作的缺点。
本发明是为了解决上述的传统技术的缺点的，其目是提供具有能在短时间、可靠地进行放电的放电电路的半导体集成电路、用此电路的墨盒、以及具有此墨盒的喷墨记录装置。
【发明内容】
本发明的半导体集成电路是包含充电装置，它根据在n行m列(n、m是自然数，下同)配置的存储元的各比特写入指令的输入，对每1行、与该行对应的信号线进行充电，并对1行部分的全比特的写入终止后，对与下一行对应的信号线进行充电，并对与通过前述充电装置充电的信号线对应的1行部分的比特，分别顺序地每1比特写入的半导体集成电路，其特征为，它包含延迟装置，至少对前述充电装置的前述写入指令的输入延迟与前述信号线放电时间相当的时间。
本发明的半导体集成电路是包含充电装置，它根据在n行m列配置的存储元的各比特写入指令的输入，对每1行，与该行对应的信号线进行充电，并对1行部分的全比特的写入终止后，对与下一行对应的信号线进行充电，并对与通过前述充电装置充电的信号线对应的1行部分的比特，分别顺序地每1比特写入的半导体集成电路，其特征为，包含抑止装置，在对1比特的写入终止后的预定时间内，对示出成为写入对象的单元的地址变化进行制止。这时其特征为，前述抑止装置是对前述充电装置的前述写入指令的输入至少延迟与前述信号线放电时间相当的时间的延迟电路。
本发明的其它的半导体集成电路是包含充电装置，它根据在n行m列配置的存储元的各比特写入指令的输入，对每1行、与该行对应的信号线进行充电，并对1行部分的全比特的写入终止后，对与下一行对应的信号线进行充电，并对与通过前述充电装置充电的信号线对应的1行部分的比特，分别顺序地每1比特写入的半导体集成电路，其特征为，它包含延迟装置，对1比特的写入终止时，示出定时和成为写入对象的单元的地址变化定时，至少错开与前述信号线放电时间相当的时间。
再有，上述充电装置的特征为，包含下述部件：即根据前述写入指令的输入开始计数工作的计数器，和对该计数器的计数值进行译码的译码器，和根据该译码器的译码结果成为导通状态，把预定电源连接在前述信号线上对前述信号线进行充电的开关元件，和通过前述开关元件处于导通状态，顺序地每1比特指定与充电的信号线对应的1行部分的比特的行译码器。
本发明的墨盒的特征为具有上述半导体集成电路，在前述存储元上至少储存油墨残量。
本发明的喷墨记录装置的特征为，具有上述墨盒，用由该墨盒供给的油墨，可以打印所希望的图像信息。
附图的简单说明。
第1图是示出本发明的半导体集成电路内的放电电路一例的图。第2图是用于说明利用第1图的放电电路的半导体集成电路的内部构造的功能方框图。第3图是用于说明向半导体集成电路读出动作的定时图。第4图是用于说明从半导体集成电路写入动作的定时图。第5图是示出第1图中各部动作的定时图。第6图是示出寄生电容充放电状况的波形图。第7图是示出安装第1图表示的半导体集成电路的电路基板图。第8图是示出把第7图表示的电路基板安装在墨盒内的状态的图。第9图是示出安装第8图表示的墨盒的喷墨打印的概观图。第10图是示出第9图表示的托架构造的图。第11图是示出在支持架上安装墨盒前的状态图。第12图是示出在支持架上安装墨盒时的状态图。第13图是示出传统的放电电路一例的方框图。第14图是用于说明第13图示出的放电电路动作例的图。
用于实施发明的最佳形态
以上参照附图说明本发明的实施形态。在以下的说明中，在参照的各图上与其它图相等部分由同一符号表示。
第1图是示出本发明的半导体集成电路内的放电电路的构成例的电路图。在同一图示出的放电电路与第13图示出的传统电路不同，在地址计数器2的前级位置上插入延迟电路10。此外，代替缓冲器108设置与门109。
在这种构成中，在本电路可以通过延迟电路10延迟写入信号WR向地址计数器2的输入。即本电路的构成，以便通过对写入终止后的地址更新定时的延迟，从位选择晶体管经与门109进行放电。具体讲应当经与门109内的输出级的晶体管进行放电。
通常在这种半导体集成的电路，在写入信号的下降沿时留有到地址变更余量。从而，正如本电路所示，在内部持有自动地增量的地址计数器2的场合，如果放电时间不充分，则如前述所示，残留电荷。因此在本电路，把写入信号的迁移定时和地址更新定时错开。具体讲，通过地址更新定时比写入信号迁移定时留有一定量延迟，使放电时间留有富裕余量。
放电速率与设置在与门109的输出级上的N型MOS晶体管的驱动能力(等效电阻)有关，延迟时间由等效电阻R和电容CX之积，即时间常数求出。此外，为了使电路规模尽可能小，延迟电路10的插入限于1个位置，比较方便。因此在本实施例设置在地址计数器2的前级位置(输入侧)上。
第2图是用于说明利用第1图表示的放电电路的半导体集成电路内部构造的功能方框图。正如同一图所示，半导体集成电路1的构成包含进行计数动作的地址计数器2，和把地址计数器2的计数值作为译码产生地址的行译码器3以及列计数器4，和存储数据的存储元阵列5，和根据对存储元阵列5写入或读出，控制闩锁电路7及缓冲器B的写/读控制电路6，和由写/读控制电路6控制在闩锁状态或直通状态的闩锁电路7，和控制向存储元阵列5输出入数据的输出入控制电路8，和与门G1和G3，和使写入信号延迟的延迟电路10。此外在半导体集成电路1上设置外部端子P1～P6。
地址计数器2根据从外部端子P1输入的芯片选择输入信号CS的倒相信号，对计数值按预定值初始化(复位)。此外，该地址计数器2根据从与门G1输入的信号，生成更新的地址数据。该生成的地址数据输入到行译码器3及列译码器4。
列译码器4是根据从地址计数器2输入的地址数据，选择在存储元阵列5中所希望的纵列存储元的。同样地，行译码器3是根据从地址计数器2输入的地址数据，选择在存储元阵列5中所希望的横列存储元的。
存储元阵列5是把多个存储元栅极状配置的。各存储元通过从行译码器3来的选择信号成为导通状态，通过从列译码器4的选择信号，使储存在存储元上的信息的读入成为可能的状态。再有，该存储元阵列5由非易失性的存储元构成。
写/读控制电路6根据从外部端子P1输入的芯片选择控制信号CS以及从与门G2、G3输出的信号决定对存储元阵列5写入或读出。与门G2的输出构成写入信号WR。
闩锁电路7是根据从写/读控制电路6来的控制信号，把从输出控制电路8输出的存储元阵列5的读出数据保持一定时间后输出到外部端子P6的。该闩锁电路7根据写/读控制电路6的输出进行闩锁动作及直通动作中的任一种。写/读控制电路6的输出在低电平时，闩锁电路进行闩锁动作，写/读控制电路6的输出在高电平时，闩锁电路7进行直通动作。闩锁动作是把输入信号原封不动作为输出信号送出的动作。
输出入控制电路8是把从外部端子P6输入的数据写入存储元阵列5，相反，是把从存储元阵列5读出的数据经闩锁电路7输出到外部端子P6用的。该输出入控制电路8通过写入信号WR动作。写入信号WR通过延迟电路10延迟后，输入到地址计数器2。延迟电路10的延迟时间取作与前述寄生电容CX上积蓄的电荷放电的时间大体相等的时间。通过以上的结构，进行对存储元阵列5的数据写入。写入存储元阵列5的数据例如是墨残量。通过写入油墨残量常可以监控油墨残量。
与门G1是把构成从外部端子P1输入的闩锁选择控制信号CS和从外部端子P2输入的时钟输入信号CK的逻辑积的信号输出到地址计数器2及与门G2、G3的。
与门G2是把构成从与门G1来的输出信号和从外部端子P3来的写/读输入信号W/R的逻辑积的信号输出到写/读控制电路6的。另一方面，与门G3是把构成从与门G1来的输出信号和从外部端子P3来的写/读输入信号W/R的倒相信号的逻辑积的信号输出到写/读控制信号6的。
具体讲，在从与门G1来的输入信号为“L”时，则与门G2、G3的输出共同构成“L”。另一方面，从与门G1来的输入信号为“H”时，假设写/读输入信号W/R为“H”，则与门G2的输出成为“H”，与门G3的输出成为“L”。相反，假设写/读输入信号W/R为“L”，则与门G2的输出成为“L”，与门G3的输出成为“H”。这样一来，在与门G2、G3即使写/读输入信号W/R变化，该输出也不致于不稳定。
外部端子P1是用于输入构成控制信号STB的芯片选择输入信号CS的端子，该控制信号STB用于在同时存在多个偏置的情况下，特定的器件的选择及地址计数器2的初始化及动作模式移行。即本实施例的外部端子P1成为兼作地址计数器的初始化用控制端子和动作模式控制端子的端子。
外部端子P2是用于输入时钟输入信号CK的端子，该时钟输入信号成为使半导体集成电路1动作的基准。外部端子P3是用于写/读输入信号W/R的端子，该信号W/R用于指定对内藏在半导体集成电路内的存储元阵列5的存取动作。
外部端子P4，P5是用于加半导体集成电路1工作用的高电位电压电平VDD以及低电位电压电平VSS的工作电压的输入端子。外部端子P6用于对在半导体集成电路1内藏的存储元阵列5输入实际上应写入的数据和/或输出从存储元阵列5读出的数据的输出入端子。
其次对本实施形态的半导体集成电路的动作参照第3图及第4图说明。
第3图是用于说明向半导体集成电路读出工作的定时图。在同图示出第1图中的芯片选择控制信号CS、写/读输入信号W/R、时钟CLOCK、地址计数器2的计数值、在外部端于P6上的输入出信号I/O。在对存储元阵列5进行读出时，首先在外部端子P1加“L”，使地址计数器2初始化。其次，在外部端子P上加“H”，从外部端子P2输入目标读出开始的地址部分的时钟脉冲。该时钟脉冲的输入中，从外部端子P3作为写/读输入信号W/R，加上指定读出的“L”。
根据地址的数据在时钟输入信号CK成为“L”期间输出，从外部端子P6输出。由于上升沿上在闩锁电路7内闩锁，所以时钟输入信号CK在成为“H”期间应当保持其值。一到下降沿，则地址增量，下一地址的数据从外部端子P6输出。
第4图是用于说明从半导体集成电路写入动作等的定时图。在同图示出芯片选择控制信号CS、写/读输入信号W/R，时钟CLOCK、地址计数器2的计数值，外部端子P6上的输入出信号I/O。在对存储元阵列5写入时，首先在读出模式，即写/读输入信号W/R处于“L”状态，在外部端子P1上加“L”，使地址计数器2初始化。其次，在外部端子P1上加“H”，从外部端子P2输入目标写入开始的地址部分的时钟脉冲。其后，在写入动作期间，从外部端子P3作为写/读输入信号W/R，加上指定写入的“H”。
其次，对半导体集成电路1说明指示存储初始化及动作模式移行时的顺序。如前述所示，一旦在外部端子P1加“L”，则进行地址计数器2的初始化。这是在半导体集成电路1的初始化期间绝对必要的手续，即使在存储元阵列5以外的写/读控制电路6等也是同样的。这时，外部端子P6取作为断开状态(高阻抗状态)。
此外，一旦在外部端子P1上加“L”，则用于动作模式移行的待机信号STB也成为“L”，半导体集成电路1的动作模式成为待机模式。一旦半导体集成电路1的动作模式成为待机模式，则电流为定常流流动部分停止，力图使消耗电流降低化。具体讲，例如在输出入控制电路8内设置的读出放大器一般常需要流过电流。另外，在本电路内为了抑制消耗电力，在待机模式时，使供给输出入控制电路8的电源电压断开。
这样，在本实施例，芯片选择信号CS为“L”时，即在外部端子P1处于非选择状态时，使地址计数器2初始化的同时，半导体集成电路1成为待机模式。由于这些指示由构成兼用端子的外部端子P1的输入进行控制，所以备有存储初始化功能和向待机模式移行的功能，可以力图使外部端子减小。此外，存储器初始化用控制端子及动作模式控制端子通过兼用端子一体化，也使其控制简单。
在从外部端子P1来的输入和从其它端子来的输入的逻辑输入处于非选择状态时，在地址计数器2初始化的同时，也可以构成电路块的初始化及动作模式移行功能， 以便使半导体集成电路成为待机模式。
第5图是示出对写入信号在传统电路内的地址变化定时和在本电路内的地址变化定时的定时图。如果参照同一图，则在写入信号WR的上升沿及下降沿定时同步，数据线DW的电压变化。在本例，0伏和15伏交替地重复。在传统电路，由于未设置延迟电路10，所以在数据线DW的电压波形的下降沿同步，地址ADRS1的内容变化。因此在寄生电容上积蓄的电荷放电终止以前，地址变化往往执行误写入。
一方面，在本电路，由于设置延迟电路10，所以比地址ADRS1的情况稍微延迟，地址ADRS2的内容变化。这时假设把延迟时间设定在使寄生电容上积蓄的电荷放电终止充分的时间，则放电终止后地址应当变化。因此，用本电路不会执行误写入。即通过预定时间制止地址变化，防止误写入。
第6图示出传统电路的充放电波形和本电路的充放电波形。对数据线DW的变化，在传统电路的结点A上，如同图所示那样，在寄生电容上积蓄的电荷缓慢地放电。从而，在放电终止以前，地址变化，往往执行误写入。
一方面，在本电路，对数据线DW的变化，在结点A’，在寄生电容上积蓄的电荷快速放电。从而，在放电终止以后，地址变化，不执行误写入。
正如以上说明，因为在本电路设置了延迟电路，所以可以预定时间制止地址的变化。因此可以确保在寄生电容上充电的电荷的放电时间，由于在放电终止后地址才变化，所以不会执行误写入。
第7图(a)～(e)是示出安装本实施例的半导体集成电路的电路基板的图。正如同图(a)的示，电路基板11在其表面一侧上形成接点12。这些接点12连接到前述外部端子P1～P6上。此外，正如同图(b)所示，在电路基板11的背面一侧上安装半导体集成电路1。
如同图(c)所示，电路基板11是略呈长方形的平板形状。在该回路基板11上设置切口部11a及孔部11b。在向后述的墨盒安装时，这些用在决定电路基极11的位置。此外，如同图(a)所示，在电路基板11上设置的各接点12的表面上，也可以设置凹部12a。通过设置凹部12a，如同图(e)所示，可以使与后述的墨盒上设置的接点29的电接触状态良好。
第8图(a)、(b)是示出把第4图上表示的电路基板安装在墨盒上的状态图。在同图(a)上示出把电路基板11安装在贮藏黑墨的墨盒用墨盒20上的状态。黑墨用盒20大体上作为长方体形成的容器21内贮藏含浸黑墨的多孔质体(未图示)，上面通过盖体23封住。在容器21的底面在支撑架上安装时，在与供墨针对置的位置上形成供墨口24。此外在供墨口一侧的垂直壁25的上端，一体形成与主体侧的杆的突起结合的伸出部26。该伸出部26个别地在壁25的两侧上形成，同时具有弯肋26a。接着在下面与壁25之间形成三角形弯肋27。
垂直壁25的供墨口形成一侧上安装电路基板11。电路基板11在与主体触点对置的面上有多个触点，在其背面安装存储元件。在垂直壁25上形成用于决定电路基板11位置的突起25a、25b、伸出部25c、25d。
一方面在同图(b)上，示出在贮藏彩墨的彩墨用盒30上安装已装好的电路基板11的状态。彩墨用盒30作为大体长方体形成的容器31内贮藏含浸墨水的多孔质体(未图示)，上面由盖体33封住。在容器51的内部各自分别地贮藏5色色墨的5色墨贮藏部分区形成。在容器31的底面安装在支撑架上时与供墨针对置的位置上供墨口34根据各墨颜色形成。供墨口一侧的垂直壁35的上端上，一体形成在主体一侧的杆的突起上结合的伸出部36。该伸出部36在壁35的两侧上个别地形成的同时，并有弯肋36a。而在下面与壁35之间形成三角形的变肋37。此外容器31有防止误插入用的凹部39。
垂直壁35的供墨口形成一侧上形成凹部38，以便位于各自墨盒30的宽度方向的中心，在这里安装电路基板11。电路基板在与主体触点对置的面上有多个触点，在其背面安装存储元件。在垂直壁35上形成用于确定电路基板11位置的突起35a、35b，伸出部35c、35d。
第9图是示出安装第8图表示的墨盒的喷墨打印机(喷墨记录装置)的概略图。在同图，在经定时带连接在驱动马达42上的滑动架43上形成分别存储第8图(a)表示的黑墨用墨盒20及第8图(b)表示的彩墨用盒30。在滑动架43的下面位置上设置记录头45，接受各墨盒20-30来的供墨。
与记录头45连通的供墨针46，47垂直地设置在滑动架43的底面上，以便位于装置的内侧，即定时皮带41一侧上。
第10图是示出第9图表示的滑动架的构造。如同图所示，形成支撑架44的垂直壁里面，在供墨针46，47近旁一侧对置的垂直壁48的上端上以支轴49，50作为支点、旋转自在地装配杠杆51，52。
位于杠杆51，52的自由端一侧上的壁53具有底面侧倾斜切削的斜面部分。在垂直壁45上设置触点机构54，55。在装着墨盒的状态，触点机构54，55与设置在前述电路基板11上的触点电连接。由此利用墨盒的墨可以进行喷墨记录。
在支撑架44的垂直壁48上安装基台56。而且在基台56的背面上安装电路基板57。因为该电路基板57与触点机构54，55电连接，所以与设置在墨盒上的电路基板54，55电连接，设置在墨盒上的电路基板11和电路基板57应当电连接。
第11图是示出在支撑架上安装墨盒前的状态图，第12图(a)～(c)是示出在支撑架上装着墨盒时的状态图。如第11图所示，在支撑架上44上插入墨盒20的状态，一旦接通杠杆51，则墨盒20逐渐向箭头Y方向压下。这时从第12图(a)表示的状态向第12图(c)表示的状态迁移，供墨针46插入墨盒20内。供墨针46插入墨盒20内，在墨盒209对支撑架完全装着状态，即在第12图(c)的状态，应当从墨盒20供墨。
在第12图(c)所示状态，在电路基板11上设置的触点12和在支撑架44一侧上设置的电路基板57的触点29电连接。由此，墨盒可以对半导体集成电路自由地读出写入数据。具体讲，打印电源接通时，在外部端子上加“L”，在想进行读写动作时，加“H”。因此，更加简单地进行推理，而且可以对芯片尺寸减小作贡献。
工业上利用的可能性
这样，在本实施例具有以下效果，可以通过对定时延迟设定在对电荷放电必要的时间以上的时间， 防止由于残留电荷引起的误写入。
通常令8比特、16比特等多比特作为1字，多以此作为读写的单位。这时必须有用于暂时存储1字的缓冲器。因此，电路规模变大，不适于装载墨盒。在本电路，把1字分割为各1比特后，用1比特单位读写。从而，在本电路， 因为不要用于保持1字的缓冲器，可以使电路规模变小，使装载在墨盒上成为可能。
通过在本电路的非易失存储器上至少存储墨盒的墨残量，可以经常监控墨残量。