无基板芯片封装及其制造方法.pdf

具体实施方式

图1A～1E是本发明一实施例的无基板芯片封装制造方法的示意图。如图1A所示，提供一金属板18，其包含一第一表面181及一第二表面182。于此实施例中，该第一表面181具有多个第一凸部1811、第一凹部1812及至少一第二凹部1813。但是于其他实施例中，该第一表面181不需要设有该第一凸部1811、第一凹部1812及第二凹部1813，亦即第一表面181仍维持一完整的平面。又该第二表面182上具有一对应第二凹部1813的第三凹部1821，该第三凹部1821中具有一与该第二凹部1813相连通的通孔141。该第一凹部1812、第二凹部1813、第三凹部1821及通孔141可借由蚀刻制程形成于原本为平板状的金属板18上。该金属板18可以是铜、铁或铝的金属材料。

参见图1A，于此实施例中，继续形成多个接垫111于该金属板18上的多个第一凸部1811，及形成多个第一接点112于该金属板18上的第二凹部1813上，例如：以镀金的电镀(或喷印、印刷等制程)制程形成接垫111及第一接点112于铜材的金属板18上，或者电镀(或喷印、印刷等制程)钯、银、镍金合金或锡铅合金等焊接性较佳的金属材料。但是于前述其他实施例中，该多个接垫111可以直接形成于一完整平面的第一表面181上，因此该多个接垫111是凸设于该第一表面181。接着，于该多个第一凹部1812及该第二凹部1813内形成多个连接线113，如此使得该至少一接垫111与至少第一接点112彼此相连接。该连接线113也可采用电镀方式形成。相似地，形成多个第二接点13于该第三凹部1821上，亦即于第三凹部1821的四周底面电镀多个第二接点13，例如：电镀金、钯、银、镍金合金或锡铅合金。该多个接垫111、多个第一接点112及多个连接线113构成图案化线路层11。

如图1B所示，提供一芯片12，其具有一有源面121及多个设置于有源面121上的焊垫122。并借由一粘胶层15粘置该芯片12于该金属板18的第一表面181上，且该金属板18的通孔141使该芯片12的有源面121的焊垫122露出。经过通孔141可以完成焊垫122和该多个第二接点13间电性连接，亦即借由多个金属导线16穿过金属板18的通孔141，从而电性连接该有源面121的焊垫122及该多个第二接点13。该粘胶层15可以借由涂布或印刷等方式覆盖于金属板18的第一表面181上对应于芯片12的有源面121处，亦即覆盖于第一表面181上有有源面121叠置的区域。

为保护芯片12及金属导线16不受外力破坏，可以封装胶体19覆盖该芯片12、该金属板18的第一表面181及该多个金属导线16，参见图1C。该封装胶体19可采转注模(transfer molding)或压缩模(Compression molding)方式填充于第二凹部1813、通孔141及第三凹部1821内，及覆盖该芯片12的背面及该金属板18的第一表面181上。

由于金属板18的第二表面182除第三凹部1821为凹入部分，其他部分均为一平坦的板面。于模封(molding)时，可使用常用的平底下模具抵靠于第二表面182的平坦部分，并使封装胶体19充填于第三凹部1821中，无需另外制作专用模具，就能大幅节省成本。

如图1D所示，借由蚀刻制程将大部份金属板18移除，仅留下位于多个第一接点112及多个第二接点13间的多个连接柱14。亦即，选择性蚀刻该金属板18的第二表面182直至该多个接垫11露出，且连接线113及第一接点112也会露出。

如图1E所示，于该多个接垫111表面分别固定多个锡球17，如此无基板芯片封装10就具有外部I/O接点，并可供焊接于其他电路板上。锡球17的最底处可较封装胶体19的下表面更低，如此有利于焊接至平板状的电路板。

图2是图1D中尚未固定多个锡球17的无基板芯片封装的仰视图。如图所示，该封装胶体19环绕图案化线路层11，又可清楚见到该图案化线路层11包含多个接垫111、多个第一接点112及多个连接至少一该接垫111与至少一连接该第一接点112的连接线113。两个区域的粘胶层15也因金属板18的移除而露出，当然该粘胶层15也以加热而固化。中间长条状的封装胶体19将多个金属导线16及第二接点13覆盖并保护。图1A～1E中的截面图是对应至图2中A-A剖面线。

图3是本发明一实施例的无基板芯片封装件的剖面示意图。无基板芯片封装10包含一图案化线路层11、多个连接柱14、多个第二接点13、一芯片12、一粘胶层15、多个金属导线16及一封装胶体19。该一图案化线路层11包含多个接垫111、多个第一接点112及多个连接至少一该接垫111与至少一该第一接点112的连接线113。该多个连接柱14设置于该图案化线路层11的至少一该第一接点上112。该多个第二接点13设置于至少一该连接柱14上。该芯片12包含一有源面121及多个设置于有源面121上的焊垫122。该粘胶层15粘着结合于该芯片12的有源面121及该图案化线路层11之间。该多个金属导线16电性连接该芯片12的焊垫122及该多个第二接点13。该封装胶体19至少覆盖该芯片12、该图案化线路层11、该多个连接柱14、该多个第二接点13及该多个金属导线16的一部份。该封装胶体19底部设置有多个凹穴(未标号)，且该多个接垫111系分别位于该封装胶体19的多个凹穴内。

图4A～4E是本发明另一实施例的无基板芯片封装制造方法的示意图。如图4A所示，提供一金属板48，其包含一第一表面481及一第二表面482。又该第二表面482中央上具有一凹部4821，该凹部4821中具有一与该第一表面481相连通的通孔441。该凹部4821及通孔441可借由蚀刻制程形成于原本为平板状的金属板48上。该金属板48可以是铜、铁或铝的金属材料。

参见图4A，于此实施例中，继续形成多个接垫411于该金属板48的第一表面481，及形成多个第一接点412于该金属板48的第一表面481上邻接通孔441处，例如：以镀金的电镀(或喷印、印刷等制程)制程形成接垫411及第一接点412于铜材的金属板48上，或者电镀(或喷印、印刷等制程)钯、银、镍金合金或锡铅合金等焊接性较佳的金属材料。然于前述其他实施例中，该多个接垫411可以直接形成于一完整平面的第一表面481上，因此该多个接垫411系凸设于该第一表面481。接着，于该多个接垫411及该多个第一接点412间形成多个连接线413，如此使得该至少一接垫411与至少第一接点412彼此相连接。该连接线413也可采用电镀方式形成。相似地，形成多个第二接点43于该凹部4821上，亦即于凹部4821的四周底面电镀多个第二接点43，例如：电镀金、钯、银、镍金合金或锡铅合金。该多个接垫411、多个第一接点412及多个连接线413构成图案化线路层41。

如图4B所示，提供一芯片42，其具有一有源面421及多个设置于有源面421上的焊垫422。并借由一粘胶层45粘置该芯片42于该金属板48的第一表面481上，且该金属板48的通孔441使该芯片42的有源面421的焊垫422露出。经过通孔441可以完成焊垫422和该多个第二接点43间电性连接，亦即借由多个金属导线46穿过金属板48的通孔441，从而电性连接该有源面421的焊垫422及该多个第二接点43。该粘胶层45可以借由涂布或印刷等方式覆盖于金属板48的第一表面481上对应于芯片42的有源面421处，亦即覆盖于第一表面481上有有源面421叠置的区域。

为保护芯片42及金属导线46不受外力破坏，可以封装胶体49覆盖该芯片42、该金属板48的第一表面481及该多个金属导线46，参见图4C。该封装胶体49可采转注模(transfer molding)或压缩模(Compression molding)方式填充于通孔441及凹部4821内，及覆盖该芯片42的背面及该金属板48的第一表面481上。

由于金属板48的第二表面482除凹部4821为凹入部分，其他部分均为一平坦的板面。于模封(molding)时，可使用常用的平底下模具抵靠于第二表面482的平坦部分，并使封装胶体49充填于凹部4821中，无需另外制作专用模具，就能大幅节省成本。

如图4D所示，借由蚀刻制程将大部份金属板48移除，仅留下位于多个第一接点412及多个第二接点43间的多个连接柱44。亦即，选择性蚀刻该金属板48的第二表面482直至该多个接垫41露出，且连接线413及第一接点412也会露出。

如图4E所示，于该多个接垫411表面分别固定多个锡球47，如此无基板芯片封装40就具有外部I/O接点，并可供焊接于其他电路板上。

本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为权利要求书所涵盖。