用于减少硬件成本和改善搜索性能 的瑞克接收机 本发明涉及一种在蜂窝式无线电话通信系统中的CDMA(Code DivisionMultiple Access：码分多址联接)通信技术，尤其涉及一种用于将接收信号样本与解扩代码序列进行相关以确定接收数据序列的瑞克(RAKE)接收机。
在扩谱系统中，如果扩谱信号通过多路径衰落信道，则所接收信号呈现为通过将每个具有不同幅度和相位的多个路径分量相互叠加而获得的格式。在这种情况下，因为损失了其它多路径信号的功率分量，而只接收具有最强功率的主信道信号，所以从功效方面来看，是不可取的。
在瑞克接收机中，并行格式的多个接收机以图1所示使用，以便共同参与解调而不丢失多路信号的这些功率分量。这些接收机的输出通过组合器进行组合。图1所示的概念图地描述见1995年7月20日由KYOHAKSA公司出版的“同步数字通信(SYNCHRONOUS DIGITAL COMMUNICATION)”一书的353～354页。多路接收机间的时间间隔是可变的，而且多路功率分量通过分支延迟线(TDL)等以延迟时间τi解调。延迟时间τi通过附加控制电路进行动态调节。这种构造使瑞克接收机输出信号的SNR(信噪比)最大。
尽管瑞克接收机在信号功率有效使用方面很有优势，但由于需要附加许多硬件电路，所以并行电路的数量受到限制。瑞克接收机是基于这样一种原理：即如果频率选择衰落信道的信号谱宽大于延迟扩展值，则可根据几种谱来将信号分量分成独立的衰落分量。如果并行硬件电路的数目大于实际路径数目，则瑞克接收机的性能会降低。如果实际路径间的功率强度值彼此相似或相等，则瑞克接收机呈现最大性能。
同时，1993年8月17日公布的标题为“选择性射线合成的瑞克接收机(RAKE RECEIVER WITH SELECTIVE RAY COMBINING)”美国专利第5,237,586号描述了一种瑞克接收机，其包括将快速沃尔什(Walsh)变换器的输出进行加权相乘的多个乘法器、将乘法器的输出进行累加的累加器、及根据这些累加器的输出决定接收代码字的判定装置。在操作中，解扰器解扰(或解扩)所接收的样本。单相关器通过使用FWT(快速沃尔什变换)计算与每个沃尔什指数相应的结果值。乘法器将这些结果值乘以复数权值，而且累加器将这些乘法器的输出累加。累加值被提供给判定装置。该判定装置顺序搜索累加值并确定具有最大值的沃尔什指数为接收代码字。
然而，由于在上述美国专利第5,237,586号中公开的瑞克接收机相对于每个沃尔什指数使用了一个附加累加器，因此需要大量硬件电路。此外，由于判定装置仅产生具有最大值的沃尔什指数，所以上述瑞克接收机在搜索(指用于确定信号分量的操作，即：在瑞克接收机中待通过解调器分支(finger)解调的伪噪声相位分量)性能方面有许多地方需要改进。
因此，本发明的一个目的在于提供一种用于减少硬件成本而不降低处理性能的瑞克接收机。
本发明的另一个目的在于提供一种用于减少硬件成本和提高搜索性能而不降低处理性能的瑞克接收机。
本发明的一个方面是，一种用于在扩谱通信系统中接收从传送器传送的数据信号的瑞克接收机包括：符号组合器，其具有用于将根据N个沃尔什代码序列使用快速沃尔什变换算法从相关器顺序产生的沃尔什指数的输出值加到从N级移位寄存器的最后级产生的值上的加法器，且具有用于每次瑞克被指定为每个分支时将相应于从加法器产生的每个沃尔什符号指数的瑞克接收机输出的累加值进行移位的N级移位寄存器；第一判定逻辑部分，用于通过顺序搜索符号组合器的输出来确定最大值及产生相应于确定的最大值的沃尔什指数为代码字；和第二判定逻辑部分，用于根据相应指数的每个位的状态来搜索并减去符号组合器的输出值，并产生该代码字的可能值。
参照附图的下列详细描述，本发明的上述和其它目的、特征和优点将更加容易理解，附图中：
图1是常规瑞克接收机的概念图；
图2是根据本发明的瑞克接收机的功能框图；
图3A表示相应于8个沃尔什指数的尺寸值的表；和
图3B表示示于图2中的软判定逻辑部分实施的操作。
本发明中，用于处理在无线环境中由多路径引起的信号失真的瑞克接收机及其符号组合器得到改善。当从传送器发送的信息通过由于诸如天气、地形等各种原因引起的不同路径到达瑞克接收机时，接收机补偿不同的到达延迟时间。为此，瑞克接收机不仅接收最强的信号而且接收具有不同延迟时间的各种路径信号并且将这些信号互相相加，因而提高了接收灵敏度。
图2是依据本发明的瑞克接收机的功能框图。在图2中，RF(射频)接收机31、I(同相)样本缓冲器32a、Q(正交)样本缓冲器32b、多路器33、解扰器34、单相关器35、复数乘法器36-1到36-N与上述美国专利第5,237,586号的图11所示的相应框结构相同，而且执行相似的操作。即，通过RF接收器31接收和取样复合信号并且产生I和Q样本。I和Q缓冲器32a和32b分别将I和Q样本进行缓冲。如果采用常规瑞克方法，则多路器33不必根据不同的I和Q分量选择样本范围。如果采用一种限定的瑞克方法，则多路器33选择I和Q样本范围。在这两种情况下，选择的样本范围相互独立。根据扰频代码的位极性，解扰器34通过反转每个样本与否来从样本中消除扰频代码。这些样本并行传送给单相关器35。单相关器35同时通过FWT算法将这些样本与一些已知代码序列进行相关。相关结果在乘法器36-1到36-N中乘上复数权值。在上述美国专利第5,237,586号的图11所示的瑞克接收机中，累加器与乘法器36-1到36-N连接，而且判定装置与累加器连接。
在本发明的一个优选实施例中，因为相关器35使用N个沃尔什码序列(沃尔什-哈德马＝N)的FWT算法，所以相关器35的N个输出与N个沃尔什指数相对应。例如，如果沃尔什—哈德马是8，则有8个沃尔什指数。
不同于上述美国第5,237,586号专利的RAKE接收机，根据本发明的瑞克接收机具有符号组合器40、在乘法器36-1到36-N之后相连的硬判定逻辑部分48及软判定逻辑部分50。符号组合器40包括加法器42、饱和逻辑部分44、和包括N个寄存器的移位寄存器46，其将所接收到的符号彼此组合。加法器42将乘法器36-1到36-N的输出值加到从移位寄存器46的第N个寄存器REG N产生的值上。饱和逻辑部分44饱和加法器42的输出值，以便不超过预定的最大值。饱和逻辑部分44的输出被提供给移位寄存器46的第一寄存器REG 1上。移位寄存器46的每个寄存器REG 1到REG N包括对应于每个沃尔什符号的指数的瑞克接收机输出的累加值。
硬判定逻辑部分48和软判定逻辑部分50被连接到移位寄存器46的第一寄存器REG 1的一个输出端。通过顺序搜索符号组合器40中移位寄存器46的第一寄存器REG 1的输出，硬判定逻辑部分48确定最大值，并产生对应于所确定最大值的沃尔什指数作为代码字。硬判定逻辑部分48包括比较和存储部分60、最大值寄存器62、和指数寄存器64。
软判定逻辑部分50根据相应指数的每个位的状态来搜索和减去符号组合器40中移位寄存器46的第一寄存器REG 1的输出，并产生代码字的一个可能值。软判定逻辑部分50具有m(＝log2N)个判定逻辑部分50-1到50-m，其中m是构成每个沃尔什指数的比特数。每个判定逻辑部分50-1到50-m包括第一和第二比较和存储部分100和104、第一和第二寄存器102和106、以及减法器108。第一比较和存储部分100根据构成各个比特的二进制逻辑“0”通过顺序搜索一相应的输出值来确定最大值，并将所确定的最大值存储在第一寄存器102中。第二比较和存储部分104根据构成各个比特的二进制逻辑“0”通过顺序搜索一相应的输出值来确定最大值，并将所确定的最大值存储在第二寄存器106中。如果处理一个周期的沃尔什符号，则减法器108将存储在第一寄存器102中的值减去存储在第二寄存器106中的值，并产生结果值R1至Rm。结果值R1至Rm是指示在硬判定逻辑部分48中确定的代码字的可能性的标准。结果值R1至Rm的符号值S1至Sm等于代码字。
下面将详细描述根据本发明的瑞克接收机的操作。为方便起见，假设沃尔什—哈德码为8。在典型的CDMA系统中，沃尔什—哈德码为64。
图3A和3B图示软判定逻辑部分50的操作。图3A是表示相应于8个沃尔什指数的尺寸值的表格。图3B表示软判定逻辑部分50实施的操作。
相应于相关器35的沃尔什指数的沃尔什符号的尺寸值被示于图3A中。在乘法器36-1到36-N中，相应于沃尔什指数的沃尔什符号被乘上权值。乘法结果被顺序提供给加法器42。加法器42将沃尔什符号的尺寸值与从移位寄存器46的第N个寄存器REG N产生的值相加。由于假设有8个沃尔什指数，所以移位寄存器46具有8个寄存器。因此，加入加法器42的两个输入源是相应指数的先前瑞克的符号尺寸值和当前瑞克的符号尺寸值。从加法器42获得的结果被提供给饱和逻辑部分44。由于通过重复相加各个瑞克的符号尺寸值而获得加法器42的结果，因此可能产生溢出。如果加法器42的输出超过预定最大值，则饱和逻辑部分44将加法器42的输出值替换成最大值。饱和逻辑部分44的输出被提供给移位寄存器46的第一寄存器REG 1。每当瑞克被指定给一个分支时，将一个使能信号EN提供给移位寄存器46的第一到第N寄存器REG 1到REG N。每当被提供使能信号EN时，移位寄存器46右移累加值。结果，移位寄存器46的寄存器REG 1到REG N具有相应于沃尔什符号的每个指数的瑞克接收机输出的累加值。
移位寄存器46的第一寄存器REG 1的输出被提供给软判定逻辑部分50。移位寄存器46的第一寄存器REG 1的输出还被提供给硬判定逻辑部分48的比较和存储部分60。例如，如图3所示，相应于沃尔什指数的尺寸值3，7，5，…，1和2被顺序提供给比较和存储部分60。硬判定逻辑部分48的比较和存储部分60将先前的尺寸值与当前的尺寸值进行比较，并将较大值存储在内部存储部分。例如，如果将沃尔什指数000的尺寸值3与沃尔什指数001的尺寸值7进行比较，则尺寸值7被存储在内部存储部分中。此时，较大尺寸值7的指数001也被存入内部存储部分。如果将这种处理重复一个周期，则最大尺寸值Vmax和与其相应的指数被存储在内部存储部分。参照图3A，最大尺寸值Vmax为20，并且其指数为100。最大尺寸值Vmax被暂时存储在最大值寄存器62中，并且与其相应的指数100被暂时存储在指数寄存器64中。暂时存储在指数寄存器64中的指数对应于代码字。
同时，与移位寄存器46的第一寄存器REG 1的输出值中具有二进制逻辑“0”的B0、B1和B2位的沃尔什指数相对应的尺寸值被顺序提供给软判定逻辑部分50的第1到第m(此处m为3)逻辑部分50-1到50-m的每个第一比较和存储部分100。例如，与具有二进制逻辑“0”的最低有效位(LSB)B0的沃尔什指数相对应的尺寸值3、5、20和1被顺序提供给第一逻辑部分50-1的第一比较和存储部分100。与具有二进制逻辑“0”的B1位的沃尔什指数相对应的尺寸值3、7、20和4被顺序提供给第二逻辑部分50-2的第一比较和存储部分100。与具有二进制逻辑“0”的最高有效位(MSB)B2位的沃尔什指数相对应的尺寸值3、7、5和6被顺序提供给第三逻辑部分50-3的第一比较和存储部分100。逻辑部分50-1到50-3的每个第一比较和存储部分100将先前的输出值与当前的输出值进行比较，并将较大值存储于内部存储部分。对一个周期确定的二进制逻辑“0”的最大尺寸值20(B0)、20(B1)和7(B2)被分别暂时存入逻辑部分50-1到50-3的每个第一寄存器102。与在移位寄存器46的第一寄存器REG 1的输出值中具有二进制逻辑“1”的B0、B1和B2位的沃尔什指数相对应的尺寸值被顺序提供给软判定逻辑部分50的逻辑部分50-1到50-3的每个第二比较和存储部分104。逻辑部分50-1到50-3的第二比较和存储部分104及第二寄存器106的操作类似于第一比较和存储部分100及第一寄存器102。对一个周期确定的二进制逻辑“1”的最大尺寸值7(B0)、6(B1)和20(B2)分别被暂时存入逻辑部分50-1到50-3的每个第二寄存器106。
根据沃尔什指数的B0、B1和B2位的每个二进制逻辑状态“0”或“1”而被暂时存于第一寄存器102和第二寄存器106的最大尺寸值如图3B所示。逻辑部分50-1到50-3的每个减法器108将存储于第一寄存器102的值减去存储于第二寄存器106的值，并产生结果值R1至R3。参见图3B，结果值如下：R1＝+13，R2＝+14，R3＝-13。结果值R1至R3指示在硬判定逻辑部分48中确定的代码字的可能性。结果值尺寸越大，代码字具有的可能性就越高。如果结果值是正数，则符号值是“0”，而如果它是负数，则符号值是“1”。因此，符号值S1至S3是与代码字(B0＝0、B1＝0、B2＝1)相等的0、0和1。软判定逻辑部分50的输出值R1，S1到R3，S3加速对将要被解调的信号分量的确定。即，软判定逻辑部分50提高了搜索性能。
例如，硬判定逻辑部分48和软判定逻辑部分50的输出被提供给一个后续的信号处理器、一个信道解码器。该信道解码器通过使用硬判定逻辑部分48和软判定逻辑部分50的输出来确定要被进行解调的信号分量，并解调该信号分量。
如前述所显见，瑞克接收机在不降低处理性能的硬件成本方面很有用。例如，如果使用64个沃尔什码，常规的瑞克接收机需要64个累加器。然而，阐明的本发明优选实施例仅使用一个累加器，并且没有降低处理速度。另外，由于本发明使用了软判定装置，因而提高了搜索性能。
尽管参照本发明的优选实施例对本发明进行了具体图示和描述，但本领域内的技术人员应了解的是，在不背离由所附权利要求所限定的本发明的精神和范围的情况下，可进行各种形式上的和具体的变化。