高功率半导体在塑胶封装产品中的导线架设计 本发明涉及高功率半导体在塑胶封装产品中的导线架设计的改进，特别是涉及可加大接线(wire bonding)区域、增加连接半导体的数量、进而提高产值的一种导线架设计。
在信息社会快速发展的今天，从超级电脑到家用电器产品，以致于整个社会环境，半导体均扮演着举足轻重的角色。半导体产业自1975年起至今已有20多年的历史，在这期间其年增长率以产值来计算高达18％，这是随着整个社会电子化进展，借助半导体元件细微加工技术的进步而达成的结果，而构造形态在这当中的重要性也逐年增加。
此外，由于人类电子科技的日新月异，过去认为必须由许多大型电子电路结合才能完成的工作已渐渐由集成电路(IC)所取代。IC最显著的特点在于其体积比用分离的元件做成半导体构造小到数千倍，但密度却增加，从而使IC制成地电子产品的体积缩小许多，合乎人类使用的原则。一般IC在制造完成时为一切割成若干晶片(die)的晶圆，必须将晶片贴合于导线架上并经若干程序才成为一般设计者所使用的IC。就目前的IC制造过程来说，其加工程序为：制造导线架、结合导线架与晶片、烘烤、焊线、灌胶成型以及切割等数个步骤。其中制造导线架的方式是在一片体上以机械冲压方式开设若干个可与晶片结合的导线架(该片体的材质可以是铜，铝或全金)。且在导线架中央设一承载晶片的基座，而导线架周缘两侧则向内延伸若干接脚，并在其上焊银，以便与晶片内的电路连接。
在导线框的制作上，IC接脚内端与导线框的连接处的阻抗值(RDS)必须越小越好。RDS(on)值越小代表其产品研发设计能力强，且产品的适用范围较大。所以，如何降低RDS(on)阻抗值以减少功率消耗，提高产品特性，进而延长产品使用寿命，是高功率半导体制造业者共同追求的目标。
已知的导线架最直接的构造就是利用同一层的数条导线，逐一地串接起对应的接脚垫和接脚，如图1和图2所示，S代表源极、D代表汲极、G代表闸极，通常是在高功率半导体的源极的脚位部分将电源接脚线、接地接脚线和信号接脚线连接至导线架上，也就是采用脚的个别独立的设计。但是这种设计方式由于要在一个源极脚位上同时连接三条导线，所以使源极脚位可用区域受到限制，再有，在现在所有的高功率半导体的塑胶封装产品上，均使用0.1密尔至3.0密尔(mil,1mil=1/1000英吋)的金属(Gold wire)来执行芯片内部线路与导线架的连接，因此在上述设计中，在源极单独的脚位上需要同时连接3条以上的金线时，由于脚位的区域很小，使金线与导线架的连接更加困难或产生不良的连接，也使得连接的金线的数量受到限制。
为克服已知导线架的缺点，曾提出一种改进的导线架设计。如图3所示，这种设计是利用一金属环42取代常用的电源导板，并与信号导线设置在同一层中。也就是说，对于电源接线垫46b来说，利用接线33导接至金属环42后，再以金属环42向外延伸的导线44b连接到接脚38的对应的电源接脚上。对于信号接线垫46c来说，则直接通过对应的信号导线44c连接利用对应的信号接脚。对于接地接线垫46a而言，则利用导板32通过搭接点36连接到外部的接脚。而在导板32和金属环42之间，则以绝缘板34作为绝缘件。晶片20和简化型多层导线架则覆以外壳39，用来保护内部。
然而在上述的设计中，由于增加了金属环，使制造过程变得较为复杂，并且，设置了金属环势必加大导线框所占的面积，所以仍无法满足集成电路小型化的需求。
为此，本发明的目的就是在不用更改原产品设计及增大芯片尺寸的前提下，提供一种可降低RDS(on)阻抗值，并提高产值的高功率半导体导线框的设计。
根据本发明，不采用传统的脚位个别独立设计的概念，而发展出使导线架内部脚位连接的设计，这样可以降低RDS(on)阻抗值以达到前述功能，此外还可以增大金线与导线架的连接区域，克服了接线不良的现象，并且能增加金线连接的数量，进一步达到更佳的性能，和更低的功率消耗。
现结合附图对本发明较佳实施例进行说明，以便对本发明的目的和优点有更详细的理解：
图1和图2为传统导线架构造的示意图，其中采用个别脚位独立设计(源极部分)；
图3为另一种传统的导线架构造示意图，其中增加了一金属环；
图4为本发明的导线架构造示意图，其中采用内部脚位连结的设计(源极部分)；
图5和图6分别为图2的传统导线架设计的成品的X光透视图及其实验数据图；和
图7和图8分别为本发明的导线架设计的成品的X光透视图及其实验数据图。
如图4所示，本发明的设计理念是摒弃个别脚位设计的概念，而将导线架1内部脚位连结起来，例如将各个源极脚位S1,S2,S3连结起来，所以使源极脚位的区域增大，再在如此连结后的源区域上焊接相同数量的金线A1,A2,A3…。如图7所示，如此制成的成品X光透视图中可看出，在金线与导线架的连接区域还有多余的空间可使用，因此，在该区域上还可增加金线连接数量的机会，并大幅度改善连接不良的现象。
反观由图5所示的传统导线架成品的X光透视图，可看出在金线与导线架的连接区域上已非常拥挤，所以在执行接线时，只要有些微小的偏差即易造成连接不良的现象，且其中某些脚位的金线连接数量已无法再增加。
另外，根据发明人的实验结果，本发明的设计确实在改善RDS(on)阻抗值上获得令人满意的结果，如图6和图8所示的实验数据可知，在传统的导线架设计中，阻抗值RDS(on)的平均值约为10.71微欧姆，其最大值和最小值分别为11.5微欧姆和10.3微欧姆，标准差为0.21微欧姆，而在本发明的设计中其平均值仅为9.42微欧姆，且其最大值和最小值亦仅分别为9.8微欧姆和8.9微欧姆，标准差为0.24微欧姆。很明显，本发明确实能改善传统设计的缺点，对于产业界而言，也具有卓越的价值。
综上所述，本发明的设计主要在降低成本和缩短研发时间的双重因素考虑下，以导线架内部脚位连结的设计降低RDS(on)值，进而增加产品的稳定性，减少功率耗损值，以延长产品的使用寿命，故在产业的利用性上，确实具有卓越的功效，实为可供产业上利用的新型设计。