设有光敏二极管放电电路的有源像素传感器 本发明涉及有源像素传感器，更具体地说，涉及去除这种传感器中与不完全或不一致的像素复位有关的假像(image artifacts)。
参见图1A-1B，其中分别示出具有代表性的先有技术的像素单元(下文中称作“像素”)10及其定时图。像素10除其他组件外还包括光敏二极管11、复位晶体管13、读出晶体管15、光敏二极管输出节点17和像素输出节点19。典型的有源像素传感器(APS)由排列成阵列并具有必要的控制逻辑的许多这样的像素构成。
曝光之前，像素10(及阵列中所有的其他像素)的光敏二极管用复位信号RST复位，亦即充电至接近VDD的复位电压VRST。在曝光期间，光敏二极管11放电至随入射光量而变化的电压电平VEXP。因此VRST和VEXP之间的差值代表曝光时间间隔内在特定像素上的入射光量，并用来产生结果图像。
曝光后，复位信号传播到复位晶体管13，后者使光敏二极管从VEXP重新充电到VRST(示于图1B)。但是，每一个像素实际的VRST一般都依像素由之充电的VEXP而不同。例如，VEXP低的像素(亦即暴露在较多地入射光量之下的像素)将不能充电到像VEXp高的像素相同的VRST。其结果是在所得到的输出图像信号中出现假像或重影。
之所以无法获得恒定的或一致的复位值，部分地是因为复位晶体管13是MOS(金属氧化物半导体)晶体管，它随着光敏二极管的电压接近VDD而进入次阈值区域。在这个区域中，MOS晶体管的电导减小，并变为指数曲线(一阶)。其结果是，光敏二极管永远达不到VDD，而是缓慢地向其趋近。在固定的持续时间的复位信号的情况下，像素依它们各自开始充电时的VEXP而充电到不同的电平。如上所述，这又在多个光敏二极管中造成不同的最终VRST电平，并使“重影”或“电容图像光(capacitive image light)”在结果图像中出现。
因此，需要一种把结果图像中的假像的存在最小化或减小的APS。还需要一种通过提供一致的复位电压来减小这些假像的APS。
因此，本发明的一个目的是提供一种减小或消除结果图像中假像的APS。
本发明的另一个目的是提供一种基本上所有的像素都达到一致的复位电平的APS。
本发明的再一个目的是提供这样一种APS，它以有效的和经济的方法提供这些优点。
本发明的这些和相关的目的是利用这里描述的设有光敏二极管放电电路的有源像素传感器来达到的。
在一个实施例中，本发明包括：像素单元，它具有带输出节点的光敏二极管；耦合到所述光敏二极管的复位晶体管；和耦合到所述光敏二极管的能够选择性地启动的放电电路，它使所述光敏二极管放电到低电平基准电压。所述放电电路可以包括一种在光敏二极管和低电平基准电压之间的可门控连接。或者，所述放电电路可以包括可在高电平基准电压和低电平基准电压之间切换的供给光敏二极管的电源电压。
在另一个实施例中，本发明包括一种有源像素传感器电路，它具有：许多像素单元，每一个像素单元都具有光敏二极管；把复位信号传播到每一个像素单元的光敏二极管的控制逻辑；和耦合到每一个光敏二极管用来选择性地对光敏二极管放电用的放电电路。放电电路最好在由控制逻辑发出复位信号之前对光敏二极管进行放电。本发明还包括具有每一个都包含光敏二极管放电电路的像素单元的有源像素传感器电路。
结合附图阅读以下对本发明比较详细的描述之后，本专业的技术人员将不难看出如何实现本发明的上述和有关的优点和特征。
图1A-1B是具有代表性的先有技术的像素单元的示意图及其定时图；
图2是按照本发明的有源像素传感器的示意图；
图3A-3B是按照本发明的设有光敏二极管放电电路的像素的示意图及其定时图；
图4A-4B是按照本发明的设有光敏二极管放电电路的像素的替代的实施例的示意图及其定时图。
参见图2，其中示出按照本发明的APS的示意图。APS20包括有源像素阵列22(带有许多像素30,40，在行和列的每一个交叉点一个)、控制逻辑24、行译码逻辑26和列输出处理逻辑28。控制逻辑24产生行选择和复位信号(和“放电信号”，正如下面将要讨论的)。列输出处理逻辑28包括列放大器、行缓冲器和其他已知的用于处理阵列输出信号的电路。在先有技术中已知适当的译码和列输出处理逻辑。适当的控制逻辑也是已知的，尽管没有设置光敏二极管放电电路和这里传授的有关方面。
参见图3A-3B，其中示出按照本发明带有光敏二极管放电电路的像素30的第一实施例的示意图及其定时图。像素单元30包括光敏二极管31、复位晶体管33、读出晶体管35、光敏二极管输出节点37和像素输出节点39。像素30还包括放电晶体管36，它在读出VEXP之后对光敏二极管进行放电。
(图2的)控制逻辑24产生放电信号DSC(示于图3B)，它在发出复位信号RST(亦示于图3B)之前使光敏二极管31放电到地电位(或至另一适当的低电平基准电压)。在发出复位信号之前，通过允许光敏二极管放电(读出VEXP之后)，使阵列中所有的光敏二极管都处在同一电压电平上，例如地电位或选定的基准上。现在复位信号的发出使每一个光敏二极管充电到同一电压电平(在图3B和4B中指示为VRST’)，因为大部分光敏二极管是相同的，并在相同的时间周期内被充电到相同的电压。
这便在阵列内的像素中实现一致的VRST，因而从结果图像中去除了与VEXP相关的假像。
参见图4A-4B，其中分别示出按照本发明的带有光敏二极管放电电路的像素40的示意图及其定时图。像素40类似于像素10和30，包括光敏二极管41、复位晶体管43、读出晶体管45、光敏二极管输出节点47和像素输出节点49。像素40还包括MOS晶体管开关44(在图4A中以功能的形式表示)，它耦合到高和低基准电压之间，例如，VDD和地电位之间的电源节点51。例如，开关44可以用以放电信号(图3B的DSC)作为输入信号的CMOS反相器来实现。当切换到地电位或低电平基准电压时，开关44使光敏二极管41放电。
控制逻辑24产生放电信号，后者控制开关44并具有实际上是电源节点电压V51的互补值的电压电平(当开关44用CMOS反相器来实现时)。当节点被驱动为低电位时，光敏二极管41通过这个通路放电，使VEXp为地电位。然后，节点51回到高电平电压(VDD)，并产生把(阵列中所有像素的)光敏二极管拉到VRST’的复位信号RST。
与图3A的电路相似，图4A的电路还在阵列中的像素中间实现一致的VRST，因而从结果图像中去除与VEXp有关的假像。
图3A和4A举例说明实现光敏二极管放电和复位的两个实施例，但是本发明并不限于这两个实施例。提供光敏二极管放电和一致的复位电压的任何设计都在本发明的范围之内。图3A和4A以“单元”的格式描述了很容易大规模生产的像素的设计，因而有助于在APS制造中使用。
尽管已经联系本发明特定的实施例对本发明作了描述，但是应该明白，它可以做出其它修改，而本申请准备覆盖一般地遵循本发明的原理的对本发明的任何改变、使用和适应性变化，并包括以下这样一些对本公开的偏离，即在先有技术中涉及本发明的已知的和通常的做法的、可以应用于此前提出的本质特征的以及落在本发明的范围内和后附权利要求书的界限内的。