集成电子电路及其制法 本方法涉及具有半导体衬底、至少一只电感和至少一个隔离区的集成电子电路。
电感涉及例如一只线圈或一段波导。
此外本发明涉及这种集成电路的制造方法。
在半导体工艺中大家知道许多有关对导体相互间，对半导体衬底或对有源元件隔离的方法。
已知的隔离结构的制法有LOCOS技术(硅的局部氧化)。在LOCOS工艺，隔离结构按多步骤法构成。这里首先由不可氧化的材料形成复盖层，接着借助一种限定隔离结构布局的隔离掩膜形成结构。紧接着通过局部热氧化形成隔离结构。这时已形成结构的复盖层起着氧化掩膜作用。在局部热氧化时，被已形成结构的复盖层未复盖的半导体层部分被氧化以形成隔离结构。因此形成已结构化的半导体层的各分区分别通过隔离结构彼此隔离。根据可采用的温度设定的局限性，这种LOCOS层一般限于小于1μm的厚度。这时出现氧化物台阶，该台阶具有高度约为LOCOS层厚度的一半。
在STI(浅沟槽隔离)工艺中，首先借助蚀刻掩膜在半导体衬底上蚀刻沟槽，该沟槽接着用绝缘材料充填。这种方法不适用于形成任意造形的隔离结构。
从论文“Dislocation-Free-Oxidation of Porous SiliconFormed Using Highly Phosphorus-Diffused Silicon and itsApplication(应用高磷扩散硅形成的多孔硅的无位错氧化及其应用”Jpn.J.Appl.Phys.Vo1.36(1997),1040-1046页获悉：在晶体管电极下面产生由氧化地多孔硅形成的区域。
此外获悉，在不同平面存在的导体通过处在平面间的介质层彼此绝缘。这时该介质层可按照通常的一种薄层产生法，例如CVD法(化学蒸汽沉积法)或通过溅射制造。这里隔离结构不再适应半导体的任意拓扑技术。
介质层的嵌入伴随有缺点：已知薄层产生方法产生隔离层或确切说介质层在整个衬底表面区有一致的厚度。在尝试利用这种方法产生局部限制的隔离结构时，形成不希望的拓扑学阶梯。该拓扑学阶梯导致有缺陷的、或确切说导致在后继的涂层过程不保形的阶梯复盖。因此可以引起集成电子电路的短路和有限的可靠性。在这种拓扑学阶梯情况下，不再能形成高频元件所必需的精细结构。
本发明的任务是消除传统技术的缺点。尤其是应该建立一种适合于高频元件工作的隔离结构。这时通过该隔离结构应当避免损害集成电路工作性能。
根据本发明该任务通过以下方式解决，即此类集成电路这样安排，使得隔离区通过多孔半导体材料形成，以便隔离区比电感更深地延伸到半导体衬底内。
本发明规定：集成电路这样安排，使得至少在其包含的区域内的一个区域内半导体材料的密度有目的地减小。通过减小半导体材料密度，其电导率有目的地下降。此外这种多孔结构可以实现在该区域存在的材料有目的地再处理。
通过多孔半导体材料形成的隔离区比例如通过一只线圈和/或一段波导产生可察觉的电磁场强渗透的区域更深地嵌入到半导体衬底内。尤其是隔离区比有源区，例如晶体管沟道区更深地嵌入到半导体衬底内。
本发明集成电子电路的一种有利的实施结构的特征为：隔离区处于一种导体和半导体衬底之间。
隔离区处于导体和有源元件之间同样也是合适的。
本发明尤其涉及从半导体衬底表面开始产生的薄层，其中半导体衬底可以理解为相对的另一电极。在这里整个半导体衬底作成按区域方式连贯延伸的多孔状，并且使半导体衬底背面金属化。这种金属化例如可以在半导体衬底转变成其多孔状态后进行。这时半导体衬底转变成其多孔状态的过程，可以或从上表面开始或从下表面开始进行基本上是可行的。
本发明的集成电子电路可以无问题地这样安排，即在其内流经高频电流。借助于这种集成电子电路可以实现具有GHz频段时钟脉冲频率的微处理机。此外，这种集成电子电路也包含用于高频电磁幅射-也是在GHz频段内-的接收机或发射机，或形成用于高频电磁幅射的这种接收机或发射机。
基本上任一多孔半导体材料可以在本发明的电子电路内使用。然而多孔的半导体材料和剩余的半导体衬底包含基本上相同的半导体元件是尤为合适的。半导体材料和半导体衬底包含基本上相同的半导体元件的事实并不排除半导体材料发生化学变化。这种化学变化是特别重要的，因为通过它可以本质上改善特性，尤其是改善多孔半导体材料的隔离特性。
在未来的多孔半导体材料内和在其余的半导体材料内相同的半导体元件情况下，多孔半导体材料的制造可以特别简单地插入到集成电子电路的制造过程中。这时不要求半导体材料和衬底的完全相同的化学组成。本实施结构尤其包括下列情况：即在隔离区和半导体衬底内掺杂物的浓度彼此不同。这种差别可以有目标地加以利用，以便产生一定的保持几何尺寸的多孔区。例如在过程进行中可以利用在n+/n-结确定的中止从单晶硅向多孔硅的转变。因此尤其是由单晶硅在确定的局部转变为其多孔状态是可能的。按照这种方式可以局部地产生准确定义的隔离结构。
半导体材料主要由硅构成。
处于20％和80％之间的半导体材料的孔隙率是有利的。这时下限由必需的机械稳定性求出，而上限由尚可容忍的最终的薄层导电率求出。
半导体材料的孔隙率处于40％和60％之间是尤为合适的。
此外为了改善隔离特性对多孔性半导体材料进行化学转变，例如氮化或氧化是有利的。
集成电子电路最好如此安排，使多孔半导体材料与其相邻的半导体材料进行不同的掺杂。
这例如可以通过如下方式实现，即多孔性半导体材料可以比其相邻的半导体材料较高或较低掺杂。
然而多孔性半导体材料具有与其相邻的半导体材料不同导电类型的掺杂物质也是有利的。
选择的掺杂对产生腐蚀阻挡层是特别有利的。为了达到尽可能高的绝缘性能，尽可能低的掺杂原则上是有利的。然而通过化学转变，例如氧化或氮化对于制成的产物的浓度失去意义。因此选择的掺杂的重要意义在于有目地的影响工艺过程进行。例如在n+掺杂和n-掺杂区之间的浓度跃变导至产生腐蚀阻挡。此外，浓度影响半导体材料向多孔状态的变化。因此例如在硅的情况下，具有浓度至少为1×1018cm-3的n+掺杂区将转变为多孔硅，而具有浓度主要低于1×1016cm-3的n掺杂区将不转变。这时各种n型掺杂物可用作掺杂材料，其中在硅的情况下磷、砷或锑尤为适用。
本发明尤其利用了意想不到的效应，即已转变的半导体材料可以用作绝缘子。本发明的目的是把半导体材料有目的地转变为绝缘子，或准绝缘子。即使产生的多孔半导体材料没有化学转变或处理，通过阻碍或中断电流路径就已出现极小的传导率。对这种未曾予期的绝缘特性可能的事后的解释，可能在于通过半导体材料的多孔性避免形成电流路径。
如前所述，掺杂物的浓度对于集成电子电路的制法具有特别的意义。首先分别选择浓度斜率，通过它可以达到阻蚀。这时各腐蚀法首先根据其与集成电子电路其它制造过程的兼容性选择。从这些描述可以得出：掺杂物的类型对于该方法具有重要意义。在可能的掺杂物中磷是特别合适的，因为它可以通过温度处理特别容易重新分布。
尤其是适合高频应用的线圈可以置于电路内。通过本发明的集成电子电路的结构可以有效地避免涡流和位移电流。
使用连接线可以实现在GHz频段具有时钟脉冲频率的微处理机制造。
此外，主要以薄层形式的多孔半导体材料存在是合乎要求的。
这种薄层可以深入到半导体衬底内几微米。
通过变换成多孔半导体材料来达到隔离作用的增强，可以合适地通过这种进入深处的多孔薄层与一层或多层传统的隔离层组合来达到。一层或多层传统的隔离层例如按照已知的CVD法之一产生。这种传统的薄层可以合适方式沉积到多孔半导体材料上。
在这里描述的转换的多孔薄膜的特殊意义在于，它在其多孔的隔离区以外可以具有其它的电特性。例如这种薄层的其它区可以转换为晶体管的有源区。
此外本发明涉及集成电子电路的一种制法，其中在半导体衬底的主面区形成至少一只电感。根据本发明，本方法是如此实施的，使得在半导体衬底的一个区域内主要以密实形式存在的半导体材料转变为多孔半导体材料。
在这种方法中，它可以涉及制造集成电子电路的已知方法之一的改进。这种改进在于：本方法是如此实施的，使得在集成电子电路内至少一个区域是如此安排的，使得其密度有目的地变小。
该方法的一种特别简单的可实施形式的特征在于：单晶半导体材料转变为多孔半导体材料。
主要由硅组成的半导体材料的转变是特别合适的。
首先本发明的方法是如此实施的，使得主要是密实的半导体材料通过腐蚀步骤转变为多孔半导体材料。
这里由转变为多孔半导体材料的主要是密实的半导体材料的区域与其相邻区域的半导体材料不同掺杂，使其产生阻蚀是合适的。
本发明方法的这种实施结构规定，应当在稍后的处理步骤中通过腐蚀转变为多孔半导体材料的一个区域与应当不应转变的一个或多个其它区域进行不同的掺杂。
这例如通过转变成多孔半导体材料的区域比其邻接的半导体材料更高或更低掺杂来实现。
此外，用与邻接半导体材料不同导电类型的掺杂物对该区域进行掺杂是可能的。
由于极好的工艺技术的控制，主要为密实的半导体材料转变为多孔半导体材料的过程包含电化学处理步骤是有利的。
通过电化学处理，主要是单晶的半导体衬底可以特别有利地转变为多孔半导体衬底，因为孔隙率可以受电化学处理过程的过程参量影响。在电化学处理步骤期间添加酸是合适的。所以有可能，通过提高电压，并因而提高电流密度和/或酸浓度，可以有目的地去除由半导体衬底构成的材料。
在电化学处理步骤过程中有利地添加含HF的溶液。
本发明的方法如此实施，使得化学转变多孔半导体材料以改善其隔离特性是尤为合适的。
这主要通过对多孔半导体材料进行氧化或氮化来实现。
在重新处理时，如氧化或氮化，衬底几乎没有任何体积变化。体积稳定性通过半导体材料的孔隙率来实现。孔隙率涉及未被半导体材料充填的空间区域的体积部分。
通过孔隙率，这意味着并非整个体积被半导体材料的晶体组合体填充，相应的已处理的区域具有特别大的表面积。因此，在这区域内化学反应可很快进行或者只对外部供热的需求极小地进行。较高的孔隙密度，即半导体材料的较小部分导致“泡沫状”结构，这会带来其它优点，即降低介电常数ε。
在小孔隙率的情况下，在氧化后可能留下半导体材料的晶粒。接着这种晶粒被包入氧化物内。然而令人意外地由此几乎不会损害半导体材料的质量和介质特性。即使半导体衬底留下较多部分的晶粒，如其在另外的化学转变情况下一例如氮化一留下的那样，不会导致介电特性显著变坏。这种衬底也具有极低的宏观的传导率，并因此可以有效地抑制涡流。
然而，本发明的结构既使没有这种化学重新处理，只通过半导体材料增加的孔隙率而具有本发明有利的介电特性。然而这个特性通过重新处理还可以进一步改善。
本发明的其它优点、特性和合适的扩展由从属权利要求和本发明的实施例依靠附图的下述说明给出。这些附图有：
图1在4个分图A到D内给出集成电子电路的制造过程，其中晶体管和属于线圈的导线在半导体衬底内一起制造。
图2在6个分图A到F内示出具有一只晶体管、一根属于线圈的导线和具有连接区的集成电子电路的制造过程。
在图2的分图A到D示出通过半导体衬底的不同加工阶段的截面。
在为形成晶体管设置的主要由单晶p掺杂单晶硅构成的半导体衬底区20注入在半导体衬底10内具有低扩散速度的掺杂物。例如对于在半导体衬底10内具有低扩散的掺杂物是砷As或锑Sb。掺杂物的注入通过具有能量约50keV，剂量例如为1×1016原子/cm2的离子注入来实现。
在为形成线圈设置的半导体衬底10的区域30内进行在半导体衬底内具有高扩散速度的离子注入，例如磷。该注入也通过离子注入进行，然而在这时选择尽可能高的注入能量。由于其广泛的可使用性，采用只有能量为200keV注入能量的注入机。下面所述的退火时间也与这注入能量有关。在较高注入能量时此退火时间减小，而在较低注入能量时它变长。注入剂量仍约为1×1016原子/cm2。
通过随后的、主要约为200分钟持续时间、在1150℃温度下退火产生形成3.5μm的埋入集电极的区域40的嵌入深度。薄层50的厚度约为6μm。
接着，或者在为形成有源元件设置的区域20内或者在为形成线圈设置的区域30内半导体薄层60外延生长到半导体衬底10上。这种主要是p掺杂层的生长例如在厚度约1μm到3μm内进行，其中最好为2μm。
通过在区域50内注入的掺杂物的高扩散倾向，掺杂物也浸入到外延的半导体层60内。在实现了最后说明的工艺步骤之后，在图1的分图A内示出了通过半导体衬底的截面。
通过磷的注入，无论在为形成晶体管而设置的区域20或为形成线圈设置的区域30内，产生用于连接区域50的集电极连接层80或高掺杂的连接层90(图1B)。
之后加上光刻胶掩膜100，它完整地复盖有源元件区和充其量局部复盖为形成线圈设置的区域。接着电化学处理半导体衬底。电化学处理例如在具有最好浓度约为30％的氢氟酸内进行。所加电压在0.5和10伏之间，其中证明2V特别合适。这个过程优选在室温下进行。借此，整个高掺杂区域50和90完全转变为多孔材料。这种转变为多孔半导体材料只在高掺杂(n+-掺杂)区50和90内进行。因此在n+掺杂区50和90界面上的转变自调整地中止。图1C复现了这种加工状况，其中为了简化未单独示出区域90。
之后，去除光刻胶掩膜100并进行氧化。作为氧化过程的结果，在其内现在存在多孔半导体材料的高掺杂区50外形成薄氧化物层，其具有的厚度与氧化过程有关，一般处于0.1μm和0.5μm之间。可是在现在用多孔材料充填的区域50内，在多孔材料整个的深度内，即主要在8μm的量级内进行完全氧化。这个工艺步骤在图1D内示出。
在依靠图1描述的方法中，多孔半导体材料的厚度等于掺杂物对半导体衬底的进入深度和外延生长层的厚度之和。通过提高温度或退火时间，必要时提高对薄膜50的注入剂量，可以产生较厚的层厚。原则上的层厚上限并不存在。
即使处于较深位置的结构平面和/或较大的浸入深度的情况下，清楚地表示半导体材料如何可以转变为其多孔状态的另一例子是随后在图2的例子中示出。
在图2A到F的分图内示出通过半导体衬底的各种加工阶段的截面，其中有例如晶体管可处于其内的有源区，为接纳线圈而设置的区域和为形成连接而设置的区域。应用这种连接为了避免寄生闸流管(闭锁效应)调整薄层200的电位到处于集成电子电路的另外区域上的电压值。
在为形成线圈设置的区域220和为形成连接设置的区域230内通过具有高侵入深度的掺杂物例如磷的扩散，产生掺杂物层。
正如第1例的区域40和50那样，薄层240和250也同样产生。这时，在那里描绘的用于确定工艺参量值的观点在这也是适用的。衬底200包含例如具有多于1×1018原子/cm3砷的n+掺杂。这种加工过程的结果在图2的分图A内示出。薄层240包含可以快扩散n+掺杂，而衬底200的n+掺杂慢扩散。
在下一工艺步骤中，主要为p掺杂半导体层不仅在有源元件区域内、而且在线圈和连接线的区域内淀积主要为1～5μm的厚度，其中2μm尤其合适。分图B内示出经这种处理步骤后通过半导体衬底的截面。
在下一工艺步骤中，在为形成线圈设置的区域220和为形成连接设置的区域230内在外延层260内按面积复盖到第1注入区，即复盖到薄层240和250，通过具有高扩散倾向的离子注入形成掺杂物层270和280。
在为形成有源元件设置的区域210内通过注入如砷或锑的掺杂物产生掺杂层290。半导体衬底的这种状态在图2的分图C内示出。
层260具有厚度是如此之大，以致于在所有工艺步骤之后，从衬底200来的慢扩散的掺杂不会到达掺杂层290。层260厚度的上限通过最迟在结束工艺步骤时发生快扩散层240和270以及250和280相遇来决定。
掺杂层290产生后紧接着对半导体衬底退火。在层260厚度从5μm到10μm以及在用于层270和280与用于层240和250相同注入参数的情况下，即与上述第一例的层50情况一样，可以在1150℃、向内扩散时间约200分的情况下进行向内扩散。
一方面层240和270，另一方面层250和280结合成较厚的扩散区300和310，其中扩散区310考虑其在制造集成电子电路时的作用以下称为连接区。优选用p型掺杂物掺杂的半导体层320沉积到扩散区300和连接区310。在半导体层320内的掺杂浓度是如此调节的，使得它为形成有源电学元件具有尽可能好的特性。
一方面层240和270、另一方面层250和280的上述结合成较厚的扩散区300和310的过程必须只有在沉积半导体层320之后进行。例如通过外延生长实现半导体层320的沉积。在外延生长时也进行向外扩散，即掺杂物从基片进入外延层。因为在外延生长时，涉及具有工艺温度在1110℃量级的高温过程，所以这里外延生长过程与扩散过程的分离是不可能的。由此产生的半导体衬底的状态在图2的分图D内示出。
随后，在薄层290的边缘区域内形成一个集电极连接区，该区贯穿在这个区域内的外延生长层320。在扩散区300和连接区310上，同样大面积地加入掺杂物，这可以优先通过扩散实现。这个工艺步骤在图2的分图E中示出。
为避免形成寄生闸流管，其“点火”也称为闭锁效应，在区域230内的连接区310贯穿层260并形成衬底200到表面的无阻挡层的连接。
接着敷盖光刻胶掩膜，它完全复盖为形成有源元件设置的区域210并充其量局部复盖线圈区域和其内形成连接的区域230。
随后，电化学处理半导体衬底。电化学处理例如在具有优选浓度为约30％的氢氟酸以及所加电压在0.5和10伏之间，其中2伏最为合适，进行。该过程在室温下可以合适地进行。借此整个区域300和350完全转变为多孔性材料。
这时半导体材料转变为其多孔状态，不仅在区域300一即扩散区内一进行，而且也在位于其下半导体衬底200内进行，所以在区域350内的半导体材料也转变为多孔状态。半导体衬底200已转变的区域350不局限于为形成线圈设置的区域220，而是它也可以至少部分地在有源元件的区域210以及为形成连接用的区域230内伸展。此外整个掺杂区300完全转变为其多孔状态。
在此之后，去除光刻胶掩膜并进行氧化。作为此氧化过程的结果，在其内存在多孔半导体材料的高掺杂区300外部，形成具有厚度与氧化过程有关的、一般处于0.1μm和0.5μm之间的薄氧化层360。然而在现在用多孔材料填充的区域300和350内，在多孔材料的整个深度即主要为12μm量级内进行完全氧化。如前所述，上述厚度只作为示例理解。由于半导体材料的多孔性，通过化学转变实现的体积增大并不导致体积变化，而是被孔隙吸纳。因而尤其在高孔隙率情况下产生一平面隔离层。在图2F示出这个工艺步骤。
为了避免形成并联的闸流管，其“点火”也称为闭锁效应，在区域230内的连接区310贯穿层260，并形成衬底200到表面的无阻挡层的连接。
在上述实施例中，实现区域40(隐埋集电极)和50或240和250的共同的向内扩散，因此可以达到集成电子电路所希望的特性。然而这些区域共同的向内扩散导致其浸入深度的耦合。在应当断开这种耦合的其它集成电路中，例如为了达到特别深的层与特别薄的层组合，建议在区域30或在区域220和230内首先进行注入，加热使这层侵入到所希望的侵入深度，之后在区域20或210产生一薄层。
这种去耦合例如可以借助图1所示实施例如下进行。首先在为形成线圈设置的区域30内进行区域50的磷注入，并随后在约1150℃进行约800分钟的退火。随后用于区域40的掺杂(隐埋集电极)的砷在为形成有源元件设置的区域20内注入。接着进行另一次退火，例如在1000℃，以便使区域40复原。按照这种方法，对形成隐埋集电极的区域40产生0.5μ的厚度，对层50产生10μm的厚度。通过增加退火时间或通过提高温度，层50的厚度还可进一步增加，而区域40的厚度不改变。
所有注入能量值和扩散时间值只是示范地给出。温度的上限是半导体材料的熔点。下限是对制造过程而言还可认为合理的扩散时间。参量分别被调整以便适合所希望的侵入深度。这里侵入深度与扩散系数和扩散时间之积的平方根成正比。扩散系数随温度指数变化。
在上述实施例中有源元件由双极晶体管构成。然而其它有源元件例如使用MOS或CMOS元件同样也是可能的。这例如通过以下方法实现，区域20或320当作n掺杂层形成，并处于p掺杂槽内。相应地p-MOS晶体管直接在n掺杂外延层内产生。