半导体器件.pdf

本发明公开了一种半导体器件，其包括：一端通过开关连接到电源的电熔丝；一端通过开关连接到地的电熔丝；连接在电熔丝的另一端和地之间并且当要切割电熔丝时被选择的开关；以及分别连接在电熔丝的一侧的端的第一焊盘和第二焊盘。根据要被记录的信息从第一或第二焊盘提供切割电流，从而切割电熔丝中的一条，由此用两条电熔丝来记录一比特信息。这样不需要保持熔丝上的切割信息的锁存电路，并且能够记录并输出准确的熔丝切割信息。

1.  一种半导体器件，包括：
熔丝电路，该熔丝电路包括：第一电熔丝，其一端通过第一开关连接到第一电源；以及第二电熔丝，其一端通过第二开关连接第二电源，所述第一电熔丝的另一端和第二电熔丝的另一端通过切割开关连接到第三电源，其中当将要切割所述电熔丝时选择所述切割开关；以及
第一焊盘和第二焊盘，为所述熔丝电路提供用于切割所述电熔丝的电流，
其中所述第一电熔丝的所述一端连接到所述第一焊盘并且所述第二电熔丝的所述一端连接到所述第二焊盘。

2.  如权利要求1所述的半导体器件，还包括输出电路，该输出电路所具有的输入端连接到所述第一电熔丝的所述另一端和第二电熔丝的所述另一端，并且所述输出电路从输出端输出所述第一和第二电熔丝上的切割信息。

3.  如权利要求1所述的半导体器件，
其中提供多个所述熔丝电路，并且
其中将所述多个熔丝电路中的第一电熔丝的一侧的端共同连接到所述第一焊盘，并且将所述多个熔丝电路中的第二电熔丝的一侧的端共同连接到所述第二焊盘。

4.  如权利要求3所述的半导体器件，其中通过控制所述熔丝电路中的切割开关，选择性地切割所述第一电熔丝或第二电熔丝。

5.  如权利要求4所述的半导体器件，还包括移位寄存器，关于要被切割的电熔丝的数据被顺序地传送到所述移位寄存器，
其中所述移位寄存器根据所述数据将控制信号输出到所述熔丝电路中的切割开关。

6.  如权利要求1所述的半导体器件，其中通过在所述切割开关关闭的情况下从所述第一焊盘提供切割电流来切割所述第一电熔丝，并且通过在所述切割开关关闭的情况下从所述第二焊盘提供切割电流来切割所述第二电熔丝。

7.  如权利要求1所述的半导体器件，还包括连接在所述熔丝电路和所述第一电源之间的贯通电流防止开关。

8.  如权利要求7所述的半导体器件，
其中提供多个所述熔丝电路，并且
其中将所述多个熔丝电路中的第一电熔丝的一侧的端共同连接到所述第一焊盘，并且将所述多个熔丝电路中的第二电熔丝的一侧的端共同连接到所述第二焊盘。

9.  如权利要求8所述的半导体器件，其中为每个所述熔丝电路设置所述贯通电流防止开关。

10.  如权利要求9所述的半导体器件，还包括移位寄存器，关于要被切割的电熔丝的数据被顺序地传送到所述移位寄存器，并且所述移位寄存器根据所述数据将控制信号输出到所述熔丝电路中的切割开关，
其中通过由所述控制信号控制所述切割开关来选择性地切割所述第一电熔丝或第二电熔丝。

11.  如权利要求8所述的半导体器件，其中为所述多个熔丝电路设置单个贯通电流防止开关。

12.  如权利要求11所述的半导体器件，还包括移位寄存器，关于要被切割的电熔丝的数据被顺序地传送到所述移位寄存器，并且所述移位寄存器根据所述数据将控制信号输出到所述熔丝电路中的切割开关，
其中通过由所述控制信号控制所述切割开关来选择性地切割所述第一电熔丝或第二电熔丝。

13.  一种半导体器件，包括：
第一开关，其一端连接到第一电源；
第一电熔丝，其一端连接到所述第一开关的另一端；
第二电熔丝，其一端连接到所述第一电熔丝的另一端；
第二开关，其一端连接到所述第二电熔丝的另一端并且其另一端连接到第二电源；
第三开关，其一端连接到所述第一电熔丝的所述另一端和所述第二电熔丝的所述一端的连接点；
第一焊盘，其连接到所述第一电熔丝的所述一端；以及
第二焊盘，其连接到所述第二电熔丝的所述另一端。

14.  如权利要求13所述的半导体器件，还包括第四开关，该第四开关的一端连接到所述第一电源，
其中所述第一开关的所述一端连接到所述第四开关的所述另一端而不连接到所述第一电源。

半导体器件
技术领域
本发明涉及具有电熔丝并根据是否切割电熔丝来记录信息的半导体器件。
背景技术
熔丝被用来记录用于消除存储器中故障单元的冗余信息、用于识别芯片的芯片ID等等。目前，经常使用电熔丝而不是传统使用的通过激光熔断来切割的激光熔丝。
这里的电熔丝是由大量流过其中的电流引起的迁移来切割的熔丝。电熔丝比传统的激光熔丝具有下列优点。
(1)电熔丝面积小。
(2)即使当去除了电熔丝，也可以随意使用其上层的连线(激光熔丝使用所有的层)。
(3)电熔丝可在被置于测试器上期间切割。由于不需要激光喷射仪器来切割电熔丝，因此减少了测试的时间和成本。在使用激光熔丝的情况下，需要“测试器(测试)→熔断设备→测试器(确认)”的过程。
(4)即使在封装组装之后也可以切割电熔丝。
图7示出了包含电熔丝并且根据是否切割熔丝来产生控制信号的传统的信号发生电路。
在图7中，Fj表示由多晶硅构成的电熔丝，TC1-j、TC2-j、TC3-j、TC4-j和TC5-j表示晶体管，LAj表示锁存电路，并且INVCj表示反相器。当切割熔丝时使用晶体管TC1-j、TC2-j和TC3-j并且晶体管TC1-j、TC2-j和TC3-j中的每一个都由耐高压晶体管构成。“j”为后缀并且j＝0，1，2。
为了切割电熔丝Fj，晶体管TC2-j和TC3-j由信号SAC、SBC关断。此外，将用于指定要被切割的电熔丝的数据DAT提供到由锁存器Lj组成并基于时钟信号CK进行操作的移位寄存器。因此，将根据数据DAT的信号φCj输出以接通与要被切割的电熔丝Fj对应的晶体管TC1-j。
在这种状态下，给焊盘(PAD)PC1加电压会引起电流流过要被切割的电熔丝Fj和晶体管TC1-j以使得通过迁移烧断电熔丝Fj。
此外，为了读取电熔丝Fj上的切割信息，首先，在通电时刻将复位信号RST设定为“L”(低电平)以将锁存电路LAj的节点NDj设定为“H”(高电平)。此时，晶体管TC1-j是截止的(OFF)并且晶体管TC2-j和TC3-j是导通的(ON)。
然后，在完全通电之后，将复位信号RST设定为“H”以关断晶体管TC4-j并且接通晶体管TC5-j。因此，在电熔丝Fj被切割的情况下，节点NDj的电位保持为“H”，但是在没有切割电熔丝Fj的情况下，由于电荷被放电，因此节点NDj的电位变为“L”。这样，电熔丝Fj上的切割信息被保持在锁存电路LAj中以通过反相器INVCj输出。
日本专利申请早期公开No.平6-124599描述了包含熔丝并且能切断电源之间的贯通电流的控制信号发生电路，并且日本专利申请早期公开No.2002-15594描述了电检测是否已正常切割熔丝的技术。
然而，在图7所示的传统电路中，由于工艺变得更加细微，因此对保持电熔丝Fj上的切割信息的锁存电路LAj的软错误的抵抗力变低，这造成了由锁存电路引起的错误锁存问题。
另一个问题是连在电熔丝Fj上的锁存电路LAj的电路面积很大。例如，在记录RAM宏等的冗余信息的情况下，每个RAM宏提供十多条熔丝。由于在芯片中安装了大量的RAM宏并且其容量增加得越来越多，因此为记录冗余信息提供的熔丝的数目也在增加(例如，从100到1000条)。传统地，由于为图7所示的每条熔丝都提供了锁存电路，因此锁存电路需要的总面积增加了。
此外，为了读取电熔丝Fj上的切割信息，必须总是在通电时刻从外部输入复位信号RST。在通电时刻输入信号的要求可对设计施加很大的约束。
发明内容
本发明的目的在于用熔丝记录并输出信息而不使用保持熔丝上的切割信息的锁存电路。
本发明的半导体器件包括：具有第一电熔丝和第二电熔丝的熔丝电路；以及为熔丝电路提供用于切割电熔丝的电流的第一焊盘和第二焊盘。在熔丝电路中，第一电熔丝的一端通过第一开关连接到第一电源，第二电熔丝的一端通过第二开关连接到第二电源，并且第一电熔丝的另一端和第二电熔丝的另一端通过切割开关连接到第三电源。此外，第一电熔丝的所述一端连接到第一焊盘并且第二电熔丝的所述一端连接到第二焊盘。
根据本发明，根据要被记录的信息从第一或第二焊盘提供电流以切割电熔丝中的一条，由此用所述两条电熔丝记录一比特信息。
附图说明
图1示出了根据本发明第一实施例的半导体器件的配置示例；
图2示出了根据本发明第一实施例的半导体器件的另一配置示例；
图3示出了根据本发明第二实施例的半导体器件的配置示例；
图4示出了根据本发明第二实施例的半导体器件的另一配置示例；
图5示出了根据本发明第二实施例的半导体器件的又一配置示例；
图6示出了根据本发明实施例的半导体器件的具体应用示例；以及
图7示出了根据是否切割电熔丝来产生控制信号的传统的信号发生电路。
具体实施方式
在下文中，将基于附图描述本发明的实施例。
下面将要描述的根据本发明实施例的半导体器件能够根据是否切割电熔丝而产生并输出信号。此外，在根据本发明实施例的半导体器件中，两条电熔丝和与这两条电熔丝对应的两个焊盘组成一个单元，使用这两条电熔丝来记录一比特信息，并且根据要被记录的信息选择性地切割其中一条熔丝。
——第一实施例——
图1的电路图示出了根据本发明第一实施例的半导体器件的配置示例。
在图1中，FA和FB表示用于记录一比特信息的电熔丝并且电熔丝例如由多晶硅组成。
电熔丝FA的一端通过P沟道MOS(金属氧化物半导体)晶体管(在下文中，也称为“PMOS晶体管”)T2连接到电源。具体地说，电熔丝FA的一端连接到PMOS晶体管T2的漏极。PMOS晶体管T2的源极连接到电源并且信号SA被提供到其栅极。
电熔丝FB的一端通过N沟道MOS晶体管(在下文中，也称为“NMOS晶体管”)T3连接到参考电位(地)。具体地说，电熔丝FB的一端连接到NMOS晶体管T3的漏极。NMOS晶体管T3的源极连接到地并且信号SB被提供到其栅极。
电熔丝FA的另一端与电熔丝FB的另一端彼此相连。电熔丝FA的另一端和电熔丝FB的另一端的连接点通过NMOS晶体管T1连接到参考电位(地)。具体地说，电熔丝FA的另一端与电熔丝FB的另一端连接到NMOS晶体管T1的漏极。NMOS晶体管T1的源极连接到地并且切割选择信号φ被提供到其栅极。
晶体管T1、T2、T3是当切割电熔丝FA、FB时使用的晶体管并且用耐高压晶体管组成。在这里，NMOS晶体管T1与本发明中的切割开关对应。此外，PMOS晶体管T2和NMOS晶体管T3与本发明中的第一开关和第二开关对应。
电熔丝FA的所述一端(电熔丝FA的一端和PMOS晶体管T2漏极的连接点)连接到用于提供切割电流的第一焊盘P1。电熔丝FB的所述一端(电熔丝FB的一端和NMOS晶体管T3的漏极的连接点)连接到用于提供切割电流的第二焊盘P2。
反相器INV的输入端连接到电熔丝FA的另一端与电熔丝FB的另一端的连接点。将反相器INV的输出作为熔丝切割信息OUT进行输出。
在图1中所示的半导体器件中，为了切割电熔丝FA和FB，首先，分别将信号SA和信号SB设定为“H”和“L”以关断晶体管T2、T3。因此，电熔丝FA的所述一端和电熔丝FB的所述一端分别与电源和地断开。
注意到除了在电熔丝FA和FB的切割操作期间之外晶体管T2和T3都导通。也就是说，除了在电熔丝FA和FB的所述切割操作期间之外，电熔丝FA的所述一端连接到电源并且电熔丝FB的所述一端连接到地。
为了切割电熔丝FA，通过切割选择信号φ接通晶体管T1并且将电压加到第一焊盘P1。因此，切割电流流过电熔丝FA和晶体管T1(如图1中虚线箭头所示的路径PATHA)，由此通过迁移切割(烧断)电熔丝FA。
为了切割电熔丝FB，通过切割选择信号φ导通晶体管T1并且将电压加到第二焊盘P2。因此，切割电流流过电熔丝FB和晶体管T1(如图1中虚线箭头所示的路径PATHB)，由此通过迁移切割(烧断)电熔丝FB。
在这里，在要被切割的电熔丝是电熔丝FA的情况下，在将电压加到第二焊盘P2时，用切割选择信号φ关断晶体管T1。类似地，在要被切割的电熔丝是电熔丝FB的情况下，在将电压加到第一焊盘P1时，用切割选择信号φ关断晶体管T1。也就是说，仅当要切割电熔丝的时候才用切割选择信号φ选择将晶体管T1接通。
以上述方式，仅切割电熔丝FA、FB中的一条并且记录一比特信息。
通过用切割选择信号φ关断晶体管T1并且通过用信号SA、SB接通晶体管T2和T3可以读取电熔丝上的切割信息。也就是说，当电熔丝FA或FB处于不同于切割操作的正常操作中时，电熔丝上的切割信息是可读的。
在切割电熔丝FA的情况下，反相器INV的输入变成“L”，并且输出“H”作为熔丝切割信息OUT。另一方面，在切割电熔丝FB的情况下，反相器INV的输入变成“H”，并且输出“L”作为熔丝切割信息OUT。
如上所述，根据第一实施例，根据要被记录的信息切割电熔丝中的一条并且两条电熔丝FA和FB记录一比特信息。这样就不需要保持熔丝上的切割信息的锁存电路，由此不存在由错误的锁存器输出熔丝上的错误切割信息的风险。因此，可以输出准确的熔丝上的切割信息。
另外，由于与保持切割信息的锁存电路的面积相比电熔丝具有非常小的面积，所以通过不需要锁存电路，可以减小电路面积。随着安装的熔丝数目的增加，这种效果变得更加显著。此外，没有必要为了读取电熔丝上的切割信息而从外部输入信号，这有助于芯片的设计。
图2的电路图示出了根据本发明第一实施例的半导体器件的另一配置示例。
如图2所示的半导体器件包括多个图1所示的熔丝电路，每个熔丝电路包括一组电熔丝FA、FB、NMOS晶体管T1、T3、PMOS晶体管T2及反相器INV，并且这些熔丝电路并联连接。图2示出了“n”个熔丝电路并联连接的示例。
电熔丝FAi、FBi分别与图1所示的电熔丝FA、FB对应。晶体管T1-i、T2-i、T3-i分别与图1所示的晶体管T1、T2、T3对应。反相器INVi与图1所示的反相器INV对应。“i”为后缀并且i＝0至(n-1)。具有相同“i”值的电熔丝FAi、FBi、晶体管T1-i、T2-i、T3-i以及反相器INVi组成一个熔丝电路。
在这里，分别提供选择控制信号φi到晶体管T1-i的栅极，由此晶体管T1-i是独立可控的。另一方面，分别提供共用信号SA和SB到晶体管T2-i和T3-i的栅极。
此外，将电熔丝FAi的一侧的端(电熔丝FAi的一侧的端与PMOS晶体管T2-i的漏极的连接点)共同连接到用于提供切割电流的第一焊盘P1。将电熔FBi的一侧的端(电熔FBi的一侧的端与NMOS晶体管T3-i的漏极的连接点)共同连接到用于提供切割电流的第二焊盘P2。其他的配置与图1所示的相同，因此，将省略其描述。
在图2所示的半导体器件中，为了切割电熔丝FAi或FBi，首先，将信号SA和信号SB分别设定为“H”和“L”以关断晶体管T2-i、T3-i。为了切割电熔丝FAi，用切割选择信号φi接通晶体管T1-i并且将电压加到第一焊盘P1，藉此切割电熔丝FAi。另一方面，为了切割电熔丝FBi，用切割选择信号φi接通晶体管T1-i并且将电压加到第二焊盘P2，藉此切割电熔丝FBi。在切割电熔丝FAi或FBi时，控制切割选择信号φi，以使得切割电流仅流过要被切割的电熔丝。
例如，为了切割电熔丝FA0、FA1和电熔丝FB(n-1)，用切割选择信号φ0、φ1接通晶体管T1-0、T1-1并且用切割选择信号φ(n-1)关断晶体管T1-(n-1)。然后，将电压加到第一焊盘P1。此外，用切割选择信号φ(n-1)接通晶体管T1-(n-1)并且用切割选择信号φ0、φ1关断晶体管T1-0、T1-1。然后，将电压加到第二焊盘P2。
电熔丝上的切割信息以与图1所示的半导体器件中的相同的方式输出，因此，将省略其描述。
——第二实施例——
接下来，将描述本发明的第二实施例。
在根据上述第一实施例的半导体器件中，由于除了在电熔丝FA、FB的切割操作期间之外晶体管T2、T3都导通，因此贯通电流在电熔丝FA、FB的切割之前的操作(例如，在存储器冗余测试之前的操作等)期间流过。
因此，构建根据本发明第二实施例的半导体器件以能够在电熔丝FA、FB的切割之前的操作期间防止贯通电流流过。
图3的电路图示出了根据本发明第二实施例的半导体器件的配置示例。在图3中，使用相同的数字和符号标号来指定与图1所示的组成元件相同的组成元件，并且将省略其重复的描述。
根据第二实施例的半导体器件与图1所示的根据第一实施例的半导体器件的不同之处仅在于在PMOS晶体管T2的源极和电源之间设置了PMOS晶体管T4。具体地说，PMOS晶体管T4的源极连接到PMOS晶体管T2的源极，源极连接到电源，并且信号SC被提供到其栅极。在这里，PMOS晶体管T4与本发明中的贯通电流防止开关对应。
在电熔丝FA、FB切割之前的操作期间，晶体管T4由信号SC保持为截止以断开熔丝电路和电源的连接。在切割电熔丝FA、FB之后，晶体管T4由信号SC总是保持为导通。
电熔丝的切割、电熔丝上的切割信息的输出等与上述第一实施例中的相同，因此，将省略其描述。
如上所述，根据第二实施例，不仅可以提供与上述第一实施例相同的效果，还可以在电熔丝FA、FB的切割之前的操作期间防止贯通电流流过。这可以降低功耗。
图4的电路图示出了根据本发明第二实施例的半导体器件的另一配置示例。在图4中，使用相同的标号和参考符号来指定与图2所示的组成元件相同的组成元件，并且将省略其重复的描述。
图4中所示的半导体器件的结构如下：像图3中所示的半导体器件中那样，在图2中所示的半导体器件中的各个熔丝电路中设置用于防止贯通电流的PMOS晶体管T4-i。PMOS晶体管T4-i的漏极连接到PMOS晶体管T2-i的源极，源极连接到电源，并且信号SC被共同提供到其栅极。
在切割电熔丝FAi、FBi之前的操作期间，所有的晶体管T4-i由信号SC保持为截止以断开熔丝电路和电源的连接。在切割电熔丝FAi、FBi之后，晶体管T4-i由信号SC总是保持为导通。
虽然在图4所示的半导体器件中为各个熔丝电路设置用于防止贯通电流的PMOS晶体管T4-i，但是也可以如图5所示设置一个用于防止贯通电流的共用PMOS晶体管。图5的电路图示出了根据本发明第二实施例的半导体器件的又一配置示例。在图5所示的根据第二实施例的半导体器件中，仅为多个熔丝电路设置一个用于防止贯通电流的PMOS晶体管T4A，由此与图4所示的配置相比可以减少电路元件的数目，这可以减小电路面积。
将要基于图6描述根据上述实施例的半导体器件的具体应用示例。虽然将在下面描述应用了图5所示的根据第二实施例的半导体器件的示例，但是应该注意到图2和图4所示的半导体器件是同样可以应用的。在图6中，使用相同的数字和符号标号来指定与图2、图4和图5所示的组成元件相同的组成元件，并且将省略其重复的描述。
在图6中，S-REG表示移位寄存器，其中存储用于NMOS晶体管T1-i的导通/截止控制的数据的锁存器Li串联连接。指示是否切割各条电熔丝的串行数据DAT基于时钟信号CK被输入到锁存器L0并且被锁存器Li顺序地传送。此外，锁存器Li根据保持的数据分别输出用于NMOS晶体管T1-i的导通/截止控制的切割选择信号φi。
如上所述，使用电熔丝来记录芯片ID、存储器(例如，RAM等)的冗余信息等。作为示例，基于实际进行的测试处理将给出下列描述，其中假设使用电熔丝来记录用于消除存储器故障位的冗余信息。
如图6所示的电路通过以上述方式选择性地切割电熔丝可记录n比特信息。输出的熔丝切割信息OUT0至OUT(n-1)中的多个被连接到存储器，并且为存储器提供关于测试发现的故障位的信息，并且基于该信息，使存储器中的故障位成为冗余的。
首先，为了确定存储器的故障部分，进行功能测试。这时，由于没有切割电熔丝FA0至FA(n-1)、FB0至FB(n-1)，所以测试是当用于防止贯通电流的NMOS晶体管T4A保持为截止时进行的。这可以防止贯通电流流过熔丝电路。
随后，基于指示测试发现的故障部分的数据，执行电熔丝FA0至FA(n-1)、FB0至FB(n-1)的切割。首先，切割电熔丝FAi。将基于指示故障部分的数据而产生并且指示要被切割的电熔丝的数据DAT发送到组成移位寄存器S-REG的串联连接的锁存器L0至L(n-1)。根据数据DAT，连接到要被切割的电熔丝FAi的锁存器Li存储“H”，并且连接到不需要切割的电熔丝FAi的锁存器Li存储“L”，并且将它们作为切割选择信号φi输出。
然后，在用信号SA、SB关断晶体管T2-0至T2-(n-1)、T3-0至T3-(n-1)之后，将电压加到第一焊盘P1。因此，切割电流流过与被提供“H”切割选择信号φi的晶体管T1-i对应的电熔丝FAi，由此切割该电熔丝FAi。
随后，为了切割电熔丝FBi，类似地将指示要被切割的电熔丝的数据DAT发送到锁存器Li并且将电压加到第二焊盘P2。因此，切割电流流过与被提供“H”切割选择信号φi的晶体管T1-i对应的电熔丝FBi，由此切割该电熔丝FBi。在这里，发送到锁存器Li的用于切割电熔丝FBi的数据DAT是发送到锁存器Li的用于切割电熔丝FAi的数据DAT的位反相之后的数据，也就是说，数据DAT具有当切割电熔丝FAi时发送的数据DAT的模式的所谓回归模式(back pattern)。
在其后的正常芯片操作中，当晶体管T1-0至T1-(n-1)保持为截止时使用晶体管T1-0至T1-(n-1)，并且当晶体管T2-0至T2-(n-1)和T3-0至T3-(n-1)保持为导通时使用晶体管T2-0至T2-(n-1)和T3-0至T3-(n-1)。故障信息由作为冗余数据的熔丝切割信息OUT0至OUT(n-1)给出到存储器，并且基于该故障信息使存储器中的故障位成为冗余的。
虽然在上述的实施例中将NMOS晶体管T1(T1-i)的源极连接到参考电位(地)，但是应该注意这并不是限制性的。当为了切割电熔丝将电压加到第一焊盘P1和第二焊盘P2时，提供到NMOS晶体管T1(T1-i)的源极的电位可能是任何促使切割电流流过电熔丝FA(FAi)、FB(FBi)和NMOS晶体管T1(T1-i)的电位。
根据本发明，根据要被记录的信息切割电熔丝中的一条，藉此用两条电熔丝记录一比特信息，这样就不需要保持电熔丝上的切割信息的锁存电路。这防止了由于错误的锁存器而输出错误的熔丝切割信息，由此可以记录并输出准确的熔丝切割信息并且可以减小电路面积。
上述实施例在各个方面都应被认为是说明性的而不是限制性的，并且希望将所有在权利要求等同的含义和范围之内的变化都包含在其中。本发明可能以其他特定的形式实现而不脱离其精神或必要特征。
本申请基于申请日为2006年3月31日的在先日本专利申请No.2006-098291并要求其优先权，该在先申请的全部内容通过引用合并于此。