配置锁相环电路的方法以及系统.pdf

使用多种方法和设备实现了一种锁相环(PLL)电路配置。根据一个示例实施例，为满足一组期望的锁相环电路特性的PLL电路确定低功率配置。PLL电路(110)具有第一分频器(112，119)、反馈分频器(118)以及分数N模式(111)。

1、  一种供具有第一分频器(112，119)、反馈分频器(118)以及分数N模式(111)的锁相环电路(110)使用的、为满足一组期望锁相环电路特性的锁相环电路确定低功率配置的方法，该方法包括步骤：
根据可能的第一分频器配置值的范围，确定第一分频器配置值的子集；
确定与锁相环电路的期望增益相对应的、并且基于所述第一分频器配置值的子集的分数；
确定是否能够使用所述第一分频器配置值的子集和可能的反馈分频器配置值的范围来表示所述分数；
响应于关于是否能够表示所述分数的所述确定，根据所述分数，计算针对所述第一分频器配置值的一组值、以及针对所述反馈分频器配置值的一组值；以及
根据所述期望锁相环电路特性中的至少一个，从所述多组值中选择一组值。

2、  根据权利要求1的方法，其中，所述锁相环电路(110)包括后分频器(119)，以及所述第一分频器是预分频器(112)。

3、  根据权利要求2的方法，还包括：根据可能的后分频器配置值的范围，确定后分频器配置值的子集，其中：
确定与锁相环电路(11)的期望增益相对应的分数的步骤是基于第一分频器配置值的子集和后分频器配置值的子集的；
确定是否能够表示所述分数的步骤包括使用后分频器配置值的子集；以及
计算针对预分频器配置值的一组值的步骤包括计算针对后分频器配置值的一组值。

4、  根据权利要求1的方法，其中，所述期望锁相环电路特性中的至少一个包括：所述锁相环电路(110)的功率消耗。

5、  根据权利要求1的方法，其中，所述分数是使用迭代算法来确定的。

6、  根据权利要求1的方法，还包括步骤：响应于对能够表示分数的确定，计算分数N模式值以对所述分数与根据计算后的多组值得到的分数之差进行补偿。

7、  根据权利要求1的方法，其中，所述组期望锁相环电路特性包括：对所述锁相环电路(110)的输入、可控制振荡器的输入、所述可控制振荡器的输出、以及所述锁相环电路(110)的输出信号的约束。

8、  根据权利要求1的方法，其中，响应于接收所述组期望锁相环电路特性来实时地完成该方法。

9、  一种锁相环配置系统，包括：
输入，用于接收锁相环特性；
输出，用于提供锁相环配置数据；
电路设备(120)，用于为具有第一分频器、反馈分频器以及分数N模式(111)的锁相环电路(110)确定所述锁相环配置数据；以及
其中，所述电路设备(120)通过以下步骤为满足一组所接收的锁相环电路特性的锁相环电路(110)确定低功率配置：
根据可能的第一分频器配置值的范围，确定第一分频器配置值的子集；
确定与锁相环电路的期望增益相对应的、并且基于所述第一分频器配置值的子集的分数；
确定是否能够使用所述第一分频器配置值的子集和可能的反馈分频器配置值的范围来表示所述分数；
响应于关于是否能够表示所述分数的所述确定并根据所述分数，计算针对所述第一分频器配置值的一组值、以及针对所述反馈分频器配置值的一组值；以及
根据所述期望锁相环电路特性中的至少一个，从所述多组值中选择一组值。

10、  根据权利要求9的锁相环配置系统，其中，所述锁相环电路(110)包括后分频器(119)，所述第一分频器是预分频器(112)。

11、  根据权利要求10的锁相环配置系统，其中，
电路设备(120)根据可能的后分频器配置值的范围，确定后分频器配置值的子集；
确定与锁相环电路的期望增益相对应的分数的步骤是基于第一分频器配置值的子集和后分频器配置值的子集的；
确定是否能够表示所述分数的步骤包括使用后分频器配置值的子集；以及
计算针对预分频器配置值的一组值的步骤包括计算针对后分频器配置值的一组值。

12、  根据权利要求9的方法，其中，所述期望锁相环电路特性中的至少一个包括：所述锁相环电路的功率消耗。

13、  根据权利要求9的方法，其中，所述分数是使用迭代算法来确定的。

14、  根据权利要求9的方法，还包括步骤：响应于对能够表示分数的确定，计算分数N模式值以对所述分数与根据计算后的多组值得到的分数之差进行补偿。

15、  根据权利要求9的方法，其中，所述组期望锁相环电路特性包括：对所述锁相环电路的输入、频率可控制振荡器的输入、所述频率可控制振荡器的输出、以及所述锁相环电路的输出信号的约束。

16、  根据权利要求9的方法，其中，响应于接收到所述组期望锁相环电路特性来实时地完成该方法。

17、  一种供具有第一分频器(112，119)、反馈分频器(118)以及分数N模式(111)的锁相环电路(110)使用的、为满足一组期望锁相环电路特性的锁相环电路确定低功率配置的电路设备，该电路设备包括：
用于接收锁相环特性的输入装置；
用于为所述锁相环电路(110)确定锁相环电路配置数据的装置；以及
用于提供锁相环配置数据的输出装置。

配置锁相环电路的方法以及系统
技术领域
本发明一般涉及锁相环，更具体地，涉及具有多个分频器电路的可编程锁相环。
背景技术
锁相环(PLL)是相对于周期性输入信号产生具有恒定相位关系的周期性输出信号的电路。PLL广泛用于许多类型的测量、微处理器以及通信应用中。通常，PLL设计者有以下主要挑战：实现具有复杂的操作约束的PLL。这对于PLL设置受到实时变化的情况尤其困难。
典型地，PLL用于在出于同步目的获得输入信号的频率和相位之后产生输出信号。尽管将输出信号的频率最终锁定在输入信号的频率上，然而在输入信号与输出信号之间存在也称作静态偏移误差的静态相位偏移。相位频率检测器(PFD)用于比较相位误差和输入与输出信号之间的频率。由PFD产生的脉冲串与相位误差成比例并且将所述由PFD产生的脉冲串提供给充电泵，其中将所述充电泵的输出在环路滤波器中结合，环路滤波器的输出对压控振荡器(VCO)或电流控制振荡器(CCO)进行控制。
VCO/CCO产生周期性输出信号。如果来自VCO/CCO的时钟沿(称作反馈沿)落到输入信号的时钟沿后面，则相位比较器使充电泵改变控制电压，使得振荡器加速。同样，如果反馈沿移到参考时钟的反馈沿前面，则相位比较器使充电泵改变控制电压以将振荡器减速。低通滤波器使来自充电泵的突变控制输入平滑，从而系统趋于这样的状态：在该状态下相位检测器进行很少的校正。
PLL通常包括分频器电路，所述分频器电路用于对PLL电路的各个部件所使用的信号的频率进行控制。通常，一个这样的分频器电路是在参考信号与输入相位比较器的参考信号之间的N分频电路(预分频器)。N分频电路从每N(N是整数)个脉冲发送出1个脉冲，其中N通常是可编程的。在缺少其它因素的情况下，N分频电路的作用是，在PLL锁定时，参考信号的频率是VCO/CCO输出的N倍。
另一分频器电路是在VCO/CCO与相位比较器的反馈输入之间的M分频电路(反馈分频器)。M分频电路从每M(M是整数)个脉冲发送出一个脉冲，其中M通常是可编程的。M分频电路的作用是，在PLL锁定时，VCO/CCO的频率将是相位比较器的参考输入的M倍。
另一分频器电路是在VCO/CCO与PLL电路的输出之间的P分频电路(后分频器(post divider))。P分频电路从每P(P是整数)个脉冲发送出一个脉冲，其中P通常是可编程的。P分频电路的作用是，在PLL锁定时，VCO/CCO输出的频率是PLL输出的P倍。
操作锁相环的一个挑战包括：确定对各个锁相环组件的最佳设定以及对锁相环设置的实时修改。这些和其它局限性给实现锁相环带来了困难。
发明内容
本发明的多个方面适用于供PLL电路使用的方法，并且适用于确定对PLL电路的低功率配置。根据可能的第一分频器配置值的范围确定第一分频器配置值的子集。根据第一分频器配置值的子集确定与PLL电路的期望增益相关的分数(fraction)。进一步确定是否能够使用第一分频器配置值的子集以及可能的反馈分频器配置值的范围来表示该分数。在能够表示该分数的情况下，并且根据该分数，计算针对所述第一分频器配置值的一组值、以及针对所述反馈分频器配置值的一组值。根据期望PLL电路特性中的至少一个，从多组值中选择一组值。
根据另一示例实施例，本发明提出了一种PLL配置系统，该系统具有：用于接收锁相环特性的输入；用于提供PLL配置数据的输出；以及用于为PLL电路确定PLL配置数据的电路设备。PLL电路具有：第一分频器、反馈分频器以及分数N模式。电路设备为满足一组接收的PLL电路特性的PLL电路确定低功率配置。根据可能的第一分频器配置值的范围选择第一分频器配置值的子集。确定与PLL电路的期望增益相对应的、并且基于第一分频器配置值的子集的分数。确定是否能够使用第一分频器配置值的子集以及可能的反馈分频器配置值的范围来表示分数。响应于关于是否能够表示该分数的所述确定，并且根据该分数，计算针对所述第一分频器配置值的一组值、以及针对所述反馈分频器配置值的一组值。根据期望PLL电路特性中的至少一个，从多组值中选择一组值。
以上对本发明的概述不旨在描述本发明的每个实施例或每个实现。通过参考以下与附图相结合的详细描述以及权利要求，本发明的优点、成就、以及对本发明的更全面的理解将变得明显并且和重要。
附图说明
根据以下结合附图对本发明多个实施例的详细描述，将完全地理解本发明，附图中：
图1是根据本发明实施例的PLL系统的方框图；
图1A是根据本发明实施例的PLL电路的方框图；以及
图1B是示出了根据本发明实施例的、为PLL电路确定配置信息的方法的流程图。
尽管本发明服从多种修改和替换形式，然而采用附图中示例的方式示出了本发明的细节并且将对所述本发明的细节进行详细描述。然而，将理解，不旨在将本发明限于所描述的具体实施例。相反，旨在在覆盖落入由权利要求所限定的本发明的范围之内的所有修改、等同以及替换。
具体实施方式
相信本发明适用于多种电路和方式，包括电子通信、频率倍增、频率跟踪、信号合成、以及使用主动(active)反馈和/或控制的其它方式。尽管本发明不一定限于这样的应用，然而通过在这样的环境中对示例的论述，对本发明的多个方面得到了最好的理解。
在通信和计算系统中，PLL频率合成器是重要的构造块。典型地，在射频(RF)接收机电路中的频率变换以及在计算系统中的时钟产生都使用精确的、高性能的PLL系统。
根据一个示例实施例，一种方法包括：确定要由PLL电路使用的预分频器(N)、后分频器(P)、反馈分频器(M)值。如果必要的话，还确定表示分数分频器模式的分数N(K)。部分地根据对PLL电路的特定期望特征(如电路的功耗、或PLL电路的输入和输出频率)确定这些分频器值。该方法使得通过对将要确定的PLL值中的至少一些进行限制来确定分频器值的过程变得容易。在不能通过仅使用N、P以及M值来实现所期望的PLL功能性的情况下，确定K值来实现所期望的功能。
在典型的系统中，使用处理器或电子电路来实现PLL分频器值确定。例如，能够使用处理器来实现软件代码以确定PLL分频器值，可选地，能够配置电子电路来执行类似的功能。
有时将Fin与Fout频率之比(Fout/Fin)称作PLL的增益，因为该比值表示Fin与Fout之间频率的变化。使用分频器电路来控制典型PLL的增益，其中每个分频器电路能够对PLL的内部信号的频率进行修改。典型分频器电路的电路特性将分频器电路的分频能力限制为在值的特定范围之内的整数值。因此，能够将PLL电路的增益表示为分数，所述分数的分子和分母是根据整数分频器值得到的。
图1示出了简化的方框图，示出了根据本发明的包括PLL系统(100)和PLL分频器值确定设备(120)的系统。PLL系统(100)包括PLL电路(110)，所述PLL电路(110)用于生成具有根据输入频率Fin得到的输出频率Fout的信号。PLL分频器值确定对至PLL电路的P、M或N时钟分频器输入中的至少一个的值的范围加以限制。理想地，为对PLL电路特性影响最大的时钟分频器输入限制该范围，其中针对所述电路特性将PLL电路最优化。
将相关PLL电路约束(102)提供给PLL分频器值确定设备。在一个实施例中，将约束(102)输入到使用软件和处理器来实现分频器值确定的计算机中。在备选实施例中，根据本发明将该约束(102)输入到配置为输出分频器值(锁相环配置数据)的电路中。可以由用户手动地提供输入，或输入可以是来自电路等的实时输入。可以使用显示器(例如，监视器或打印输出)或通过将输出信号提供给PLL电路或设备(如通过集成电路间总线等)来实现输出。
然后，使用来自PLL分频器值确定设备(120)的分频器值来配置PLL电路(110)。在一个实施例中，可以通过将PLL电路设计为符合分频器值来配置PLL电路。在另一实施例中，可以使用可编程PLL设备来配置PLL电路。PLL分频器值确定设备(120)能够将分频器值输出至随后对可编程PLL设备进行编程的人，或设备(120)能够自动地配置可编程PLL设备。在一个这样的实施例中，分频器值确定设备(120)能够对可编程PLL设备进行实时配置。
图1A描述了能够使用本发明进行配置的示例PLL设备的方框图。图1A包括对信号分频器(112、118以及119)、相位比较器(114)、电压(或电流)控制振荡器(116)、以及分数N模式(111)的描述。
典型地，每个信号分频器分别通过变量N、M以及P，将所接收信号的频率除以整数倍，如方块112、118以及119所描述。因此，该特定电路的增益可以约等于M/(N*P)。许多可编程PLL设备将M、N以及P的值限制为有限组的整数。从而，由信号分频器的值的范围来限制可能的电路增益的粒度，并且因此能够仅使用M、N以及P值来实现一些增益。此外，使用无理数来表示一些增益，这样就不能使用M、N以及P的整数值来表示这些增益。为了接近不能使用M、N以及P值来表示的增益，图1A的电路实现了如方框111表述的分数N模式。该分数N模式用于在两个整数值之间交替信号分频器之一的值。例如，分数N模式可以用于采用伪随机方式改变反馈分频器的整数值，使得平均反馈分频器值等于期望的分数值。
图1B示出了针对根据本发明实施例的、确定分频器电路值的方法的实施例。在一个这样的实施例中，在步骤1期间，通过使用Fcco和Fref以及PLL设计约束方程中的一组用户约束，处理器或电子电路计算预分频器(N)和后分频器(P)参数的范围界限。这些方程是特定PLL设计的特性，并且定义了P、Fcco、Fout之间以及N、Fref和Fin之间的关系。通过最初减小N和P的可能值，能够更快地执行随后的步骤。例如，典型的PLL可以具有以下特征方程：
Fout＝Fcco/2P，其中Fout是PLL的输出频率，Fcco是PLL中电流控制振荡器的频率；以及
Fref＝Fin/N，其中Fref是输入相位频率检测器的基准频率，Fin是PLL的输入频率。
Fcco具有通过PLL设计来限制的范围，并且典型地，Fcco是PLL中总体功率消耗的主要贡献者。因此，在低功率应用中，有时需要将Fcco限制在可能频率的最低端。例如，如果PLL设计将Fcco限制在100MHz到200MHz的范围内，则将Fcco限制为100MHz与125MHz之间的值将驱动算法选择低功率PLL设置。类似地，针对Fref的较小值减小了功率消耗，然而因为通常Fref是比Fcco低得多的频率，所以作用非常小。相反地，PLL锁定时间与Fref相关，对Fref的约束必须在PLL设计参数之内并且通常与最小可接受锁定时间相对应。
给定了对Fcco和Fref的这些限制以及所期望的Fin和Fout频率之后，能够使用PLL特征方程来计算N和P的相应范围。
期望的频率增益Fout/Fin可以是有理数、无理数、或伪有理数。可以将有理数表示为具有整数分子和分母的分数。不能够将无理数表示为整数分数(integer fraction)。可以将伪有理数近似地表示为整数分数(在可接受的误差之内)。因为大多数系统能够容许一定的频率误差容限，所以为了确定最佳PLL设置，将伪有理数看作是有理数。
如步骤2所描述的，处理器或电子电路确定与期望的频率增益相对应的减小的分数。例如，可以使用设计为确定增益的分数近似值的算法来得到减小的分数。一个这样的算法连续地计算给定数X(增益)的、更精确的分数近似值。针对每个连续分数近似值A_k的方程是：
对于k＝2，D_k＝整数(X)，并且对于k的后续值，D_k＝(1/(X-A_k-1)；
T_k＝D_k*T_k-1+T_k-2；
B_k＝D_k*B_k-1+B_k-2；
A_k＝T_k/B_k；
其中，
k＝2，3，4......；
D_k＝原始数X与前一近似值之差的倒数的整数部分；
T_k＝当前迭代近似值的分子；
B_k＝当前迭代近似值的分母；
采用T₀＝0，B₀＝1，T₁＝1，B₁＝0初始化迭代循环。当原始数X与近似值A_k之差小于可接受的频率误差时，或当T_k和B_k的值过大以至于不能够由针对N、P以及M所确定的值的有效范围来实现时，循环停止。在第一种情况下，频率增益是有理数或伪有理数，并且算法进行到步骤3以确定最终整数模式设置。在后面的情况下，认为增益是无理数并且算法进行到步骤4，在步骤4中计算分数N模式设置。
一旦确定了整数分子和分母(其商等于期望的频率增益)，就使用基于近似解(trial)的过程来确定生成该增益X的有效N、P以及M值。针对典型PLL的特征增益方程是：
X＝M/(N*P)
从步骤2开始，确定整数分子(T)和分母(B)等于频率增益，使得：
T/B＝M/(N*P)
T*m1＝M
B*m2＝N*P(其中m1＝m2＝m)
使用这些或类似的方程，处理器或电子电路使用M的有效范围以及在步骤1中确定的N和P的调整后的范围来计算乘数m1和m2的最大值。例如，能够使用公式m1_max＝M_max/T来确定最大的分子乘数，能够使用公式m2_max＝N_max*P_max/B来确定最大的分母乘数。针对乘数值“m”选择m1_max和m2_max中较小的一个。最小的乘数值是1。因为在P和m的确定的最小/最大范围内采用最小P和最大m值来实现最低的功率，所以执行循环以迭代地选择连续更大的P值以及连续更小的m值。这些循环进行迭代，直到使用分母方程得到N的整数值为止。然后在分子方程中使用m的值来计算M的值，其中m的值导致了针对N得到的第一整数值。一旦计算出有效的N、P以及M值，就结束算法。
如果在M和P的值的有效范围之内没有得到N的整数值，或如果计算出的M的值超过了M的可允许范围，则算法进行到步骤4，在步骤4中调用分数N模式。分数N模式步骤计算N、P、M、以及K的值，其中所述N、P、M、以及K的值在实现期望的增益的同时保持低功率消耗。使用以上论述的增益方程并且替换小的P和大的N值，能够确定M的无理数值，也就是Mi＝X*P小*N大。
因此，针对分数N模式的PLL设置是：
N＝N大
P＝P小
M＝整数(Mi)
K＝Mi-整数(Mi)
如以上论述的，然后可以采用伪随机方式、使用分数N模式来改变反馈分频器的整数值，使得平均反馈分频器值等于Mi的无理数值。
在备选实施例中，这里所论述的本发明的多个实施例能够用于对仅具有预分频器和反馈分频器、或仅具有后分频器和反馈分频器的PLL电路进行配置。通过将未出现的分频器的值设置为值1，或通过将未出现的分频器的可接受范围限制在1，实现该过程。然后实施上述过程来为出现的分频器电路确定分频器值。
仅采用例证的方式提供了以上所述的并且在图中所示的多个实施例，并且不应将所述多个实施例解释为对本发明的限制。根据以上论述和例证的，本领域技术人员将容易地认识到，在严格遵循这里所例证和描述的示例实施例和应用的情况下，可以对本发明进行各种修改和改变。例如，还可以采用类似的方式来实现除了功率减小以外的应用。此外，可以采用包括数字和/或模拟电路和/或基于软件的方式在内的多种方式来实现以上示例实施例和实现中的一个或更多个。还可以与多个电路、设备、系统以及方式相结合来实现以上示例实施例和实现，所述多个电路、设备、系统以及方式包括与存储器转移、通信、指引控制、以及频率跟踪相结合来进行使用的那些电路、设备、系统以及方式。与本发明的多个示例实施例相结合来实现这些方式。这样的修改和改变不脱离所附权利要求所阐述的、本发明的实际范围。