制造动态随机存取存储器单元电容器的方法 本发明涉及制造DRAM单元电容器的方法，特别涉及形成到存储节点的自对准存储节点接触孔的方法。
随着DRAM集成度的不断提高，单元尺寸和DRAM单元的电容器所占的面积趋于减小。为了保证这种电容器的电容为可接受的值，已采用了堆叠式电容器或沟槽堆叠式电容器，原因是这些电容器可具有较大的电容器面积，并且能够减少DRAM单元间的干扰，为了增大其表面积，已对这种基本堆叠电容器进行了许多改变。已广泛采用的堆叠电容器例如包括圆柱形和扇形电容器。
一般情况下，根据制造顺序堆叠电容器可分为COB(位线上的电容器)结构和CUB(位线下的电容器)结构。两者间的显著不同在于电容器形成的时间，即，形成位线后(COB)或形成位线前(CUB)。
然而，对于例如0.30节距的兆位DRAM等很高密度的器件，COB结构的DRAM电容器的常规工艺有一些缺点。例如，四分之一微米抗蚀图形和大高宽比接触孔腐蚀严重妨碍了常规的光刻技术，因而导致了光图形和均匀性变差，并降低了存储节点接触孔与存储节点间的对不准裕度，严重时，会造成位线和存储节点接触孔间的短路。
本发明是在考虑了上述问题后做出的，因此本发明地目的是提供一种制造DRAM单元电容器的方法，通过形成到存储节点的自对准存储节点接触孔，可以防止存节点接触孔与存储节点间的对不准。
本发明再一目的是提供一种制造DRAM单元电容器的方法，可以容易地形成大高宽比的接触孔，从而增大位线与接触孔间的工艺对不准裕度。
为了实现这些和其它优点，根据本发明的目的，本发明包括在半导体衬底的预定区域上形成转移栅晶体管结构，并用例如氮化硅帽盖层和氮化硅侧壁间隔层进行钝化。在预定的相邻栅极结构间形成多个到位线和存储节点的接触焊盘。淀积第一绝缘层，然后在第一绝缘层上形成位线接触孔。在接触孔中和第一绝缘层上淀积第一导电层，并构图形成位线结构。在位线结构上形成平整的第二绝缘层。在第二绝缘层上依次淀积第一材料层、第三绝缘层和第二材料层。第一和第二材料层相对于第二和第三绝缘层分别具有腐蚀选择性，在这些绝缘层为氧化层时，它们选自氮化硅层和多晶硅层。这里，第三绝缘层淀积到确定电容器高度的厚度，例如约10000埃至11000埃，第一材料层为约500埃，第二材料层约为1500-2000埃。
在第二材料层上形成负性光刻胶图形(即相反图形)，以限定存储节点接触孔和存储节点。利用该光刻胶图形作掩模，依次腐蚀第二材料层、第三绝缘层和第一材料层，从而形成多个第一开口。这里，通过选择性腐蚀第三绝缘层至第二材料层形成第一开口，从而防止开口增大。在去掉了光刻胶图形后，在半导体衬底上淀积厚约300埃的第二导电层，并进行各向异性腐蚀，在第一开口的横向边缘上形成侧壁间隔层。必须注意，提供该侧壁间隔层为的是防止位线和随后的第二开口(即存储节点接触孔)间发生短路，在第二和第一绝缘层中，利用该侧壁间隔层作掩模，以与第一开口的该侧壁间隔层自对准的方式开出存储节点接触孔。在第一开口和第二开口中淀积第三导电层，并利用CMP或深腐蚀进行平面化。然后选择性腐蚀第三绝缘层，从而形成存储节点。在该腐蚀步骤，第一材料层用作腐蚀停止层。然后，去掉相邻节点间的第一材料层。另外，可以形成存储节点侧壁间隔层，以增大电容器的表面积。此后，进行常规的工艺步骤，形成电容器和金属互连。
本发明的优点是以自对准的方式形成到存储节点的存储节点接触孔，因而可以容易地形成小尺寸接触孔，并且不发生与位线的对不准。
结合以下各附图，所属中领域的技术人员可以理解本发明，清楚本发明的目的，其中：
图1A-1G是展示根据本发明优选实施例沿位线方向取的各所选制造阶段的DRAM单元电容器的剖面图；
图2A-2G是展示根据图1A-1G所示本发明优选实施例沿字线方向取的各所选制造阶段的DRAM单元电容器的剖面图。
下面与本发明目的一致，详细说明制造DRAM单元电容器的方法。该电容器可以制造于通常用于DRAM制造的金属氧化物半导体场效应晶体管上。因此，只具体介绍对理解本发明来说必要的底层结构。
图1A-1G是展示根据本发明优选实施例沿位线方向取的各所选制造阶段的DRAM单元电容器的剖面图，图2A-2G是展示根据图1A-1G所示本发明优选实施例沿字线方向取的各所选制造阶段的DRAM单元电容器的剖面图。在图2中，与图1所示有相同功能的部件用相同的参考数字表示，并略去对它们的说明。
参见图1A和2A，利用如硅局部氧化(LOCOS)或沟槽隔离等常规技术形成场氧化层102，从而在半导体衬底100上限定有源区和无源区。在半导体衬底100的预定区域中形成多个栅极结构104a、104b、104c和104d。正如该领域所公知的那样，栅极104a-104d与半导体衬底100间设置有栅氧化层，并且该氧化层被如氮化硅帽盖层和氮化硅侧壁间隔层105钝化。在相邻栅极结构104a-104d之间的预定区域形成多个存储节点和位线的接触焊盘106a和106b。
在所得结构上形成第一平整的绝缘层108。正如从图2A所看到的，其中形成有多个位线结构109a、109b、109c、109d。简言之，在栅极结构104a-104d及接触焊盘106a和106b上形成第一氧化层108a。在第一氧化层中开出位线接触孔(未示出)，并用导电层填充之，然后构图形成位线结构109a-109d。在位线结构109a-109d上及第一氧化层108a上形成第二氧化层，并进行平面化。
在第一绝缘层108上依次淀积第一材料层110、第二绝缘层112和第二材料层114。第一和第二材料层分别对第一和第二绝缘层108和112具有腐蚀选择性，在绝缘层108和112为氧化层时，它们分别可以选自氮化硅层和多晶硅层。这里，第二绝缘层112淀积到确定电容器高度的厚度。例如约10000-11000埃，第一材料层110淀积到厚约500埃，第二材料层淀积到厚约1500-2000埃。
在第二材料层114上形成用于形成存储节点的相反图形116，以限定存储节点接触孔和存储节点。例如相反图形116为负性光刻胶图形，利用光刻胶图形116作掩模，依次腐蚀第二材料层114、第二绝缘层112和第一材料层110，从而形成多个第一开口117，如图1B和2B所示。此时，通过选择性腐蚀第二绝缘层112至第二材料层114形成第一开口117，从能够防止开口尺寸增大。
接着，形成到第一开口117的自对准存储节点接触孔，该孔中将淀积有存储节点导电材料，如图1C-1D和2C-2D所示。利用O2等离子灰化去掉了光刻胶116后，在所得结构上淀积厚约为300埃的第一导电材料118，并利用深腐蚀技术进行各向异性腐蚀，从而在第一开口117的横向边缘上形成侧壁间隔层118。必须注意，提供这样形成的侧壁间隔层118为的是防止位线结构109a-109d与随后的第二开口119(即存储节点接触孔)间发生短路，利用该侧壁间隔层118作腐蚀掩模，以与第一开口117的侧壁间隔层118自对准的方式，在第一绝缘层108中形成存储节点接触孔119，如图1D和2D所示。在第一开口117和第二开口119中淀积由多晶硅构成的第二导电层120。然后，利用CMP或深腐蚀技术向下进行平面化工艺到达第二绝缘层112的上表面，如图1E和2E所示。
然后形成多个存储节点，如图1F-1G和2F-2G所示。参见图1F和2F，例如湿法腐蚀第二绝缘层112，直到暴露第一材料层110的上表面为止，从而形成多个存储节点122。因此，以彼此自对准的方式同时形成存储节点接触孔和存储节点。然后，可以去掉相邻存储节点122间的第一材料层110。然而，如果第一材料层110为如多晶硅等导电材料，则必须在该步去除。如果是非导电材料，则可以在以后的工艺去除材料层110。可以利用深腐蚀技术去掉第一材料层110。
为了增大存储节点的表面积，在存储为的横向边缘上形成侧间隔层。在图1F和2F所示所得结构上淀积厚约300埃第三导电层。进行如深腐蚀等各向同性腐蚀，从而形成侧壁124，同时去掉相邻存储节点122间的第一材料层，如图1G和2G所示。该侧壁间隔层124还提高了淀积介质层和平板电极层的随后步骤期间的台阶覆盖。
此后，进行淀积介质膜、平板电极和金属互连的常规工艺。
另外，本发明的精髓可应用于在接触孔上形成搭接焊盘(landingpad)。
尽管结合本发明的优选实施例特别展示和说明了本发明，但所属领域的技术人员应理解，在可在形式上和细节上对本发明做出各种改变，而不背离本发明的精神实质和范围。