形成自对准硅化物区域阻挡膜图案的方法 技术领域 本发明涉及半导体制造技术领域， 特别涉及一种形成自对准硅化物区域阻挡膜图 案的方法。
背景技术 目前， 随着半导体器件的发展， 自对准金属硅化物如自对准镍化硅、 钛化硅方法 被引进来， 用于产生硅化物， 能够很好地与露出的源、 漏以及多晶硅栅的硅 (Si) 对准。这 是因为金属镍 (Ni)、 钛 (Ti) 或者钴 (Co) 可以与硅反应， 但是不会与硅氧化物如二氧化硅 (SiO2)、 硅氮化物如氮化硅 (Si3N4) 或者是硅氮氧化物 (SiON) 反应。因此 Ni、 Ti 或者 Co 仅 仅会寻找到硅的部分进行反应， 而对于由硅氧化物如二氧化硅 (SiO2)、 硅氮化物如氮化硅 (Si3N4) 或者是硅氮氧化物 (SiON) 所覆盖的部分， 不会进行反应， 就好比 Ni、 Ti 或者 Co 会 自行对准硅的部分。
自对准金属硅化物方法 (salicide) 是一种相当简单方便的接触金属化程序， 但 是在半导体器件的制作过程中， 有一些器件需要 salicide 过程， 而有些器件需要非自对 准金属硅化物 (non-salicide) 过程， 对于需要 non-salicide 过程的器件， 就要利用上述 salicide 的特性， 用不会与金属反应的材料把需要 non-salicide 的器件覆盖起来。 这种用 于覆盖 non-salicide 器件的材料就称为自对准硅化物区域阻挡膜 (Silicide Area Block， SAB)。
在现有的技术中， SAB 膜采用的材料一般是富硅氧化物 (silicon richoxide， SRO) 或者包括 SiO2、 SiON 和 SiO2 层的 ONO 结构等等。其中， SRO 膜的硅含量比常规氧化硅膜 大， SRO 的制备与常规氧化硅大致相同， 都可以通过等离子体化学气相沉积方法， 采用单硅 烷 (SiH4)、 氧气 (O2) 和稀有气体如氩 (Ar) 的气体混合物作为制备气体。其中， SiH4 和 O2 的比率设置成高于形成常规氧化硅的所用比率。另外， 可以使用另一种硅烷气体如二硅烷 (Si2H6) 气体和四乙氧基硅烷 (TEOS) 气体取代单硅烷气体。也可以使用含氧气体如一氧化 二氮 (N2O) 气体或者臭氧 (O3) 取代氧气。
现有技术中晶圆上， 部分半导体器件的俯视示意图如图 1 所示。图 1 中提供一半 导体衬底 100， 在该半导体衬底上形成半导体器件的有源区和隔离区。有源区之间通过浅 沟槽隔离区 (STI) 隔离。位线 (BL)101 与字线 (WL)103 呈长条状， 垂直交叉设置， 但处于不 同的层， 通过在 BL 和 WL 上施加电压对由 BL 和 WL 所限定的单元进行控制。在水平设置的 WL103 之间， 各个 STI102 也呈水平排列， 各个 STI102 之间的位置需要在后续工艺制程中制 作接触孔 (Contact， CT)， 所以将 STI102 之间的位置称为接触孔位置 104。CT 作为器件有 CT 用于硅芯片内的 源区与外界电路之间连接的通道， 在器件结构组成中具有重要的作用， 器件与第一金属层之间在硅表面的连接。也就是说在后段工艺中， 在图 1 结构的基础上沉 积形成介电层， 然后在介电层上制作 CT， 使之与硅表面， 即半导体衬底 100 连接， 然后在 CT 中沉积金属形成第一金属层。
需要说明的是， 一般在氮化物只读存储器 (Nitride Read-Only Memory， NROM) 中，
实施硅化物工艺 (silicide process) 时， STI102 之间的接触孔位置 104， 是不形成金属硅 化物层的， 那么就需要 SAB 膜的保护， 这样有 SAB 膜阻挡的地方， 沉积的金属不会与之发生 反应， 只会在露出的多晶硅表面或者半导体衬底表面， Si 与金属反应形成金属硅化物层。
图 2 为如图 1 所示的半导体器件沿线 A-A’ 截取的剖面图。图 2 中 STI102 将半导 体衬底 100 隔离开多部分区域， 后续在该区域上需要制作 CT。一般以氧化硅构成的 STI102 的上表面高度要高于半导体衬底 100。
形成覆盖图 2 所示结构的 SAB 图案的方法包括以下步骤 ：
步骤 31、 SAB 膜的沉积。
在图 2 所示的半导体衬底 100 及 STI102 的表面采用化学气相沉积的方法 (CVD) 形成一层 SAB 膜， 然后进行高温退火处理。
步骤 32、 在所述 SAB 膜的表面涂布光阻胶层， 并进行光阻胶层的曝光显影过程， 形 成图案化的光阻胶层 302。
其中， 光阻胶层的涂布是覆盖整个晶圆的。 由于接触孔位置 104 是需要 SAB 膜保护 的， 所以在曝光显影光阻胶时， 图案化的光阻胶层 302 仍然要覆盖接触孔位置 104 处的 SAB 膜， 而且一般形成的图案化光阻胶层呈细长条状， 即将多个接触孔位置 104 和 STI102 一同 覆盖。形成图案化光阻胶层的俯视示意图如图 3 所示。从图 1 中可以看出 STI 在垂直方向 上也有呈长条状分布， 只是被 WL103 部分覆盖， 本申请文件所述 STI102 都指的是水平方向 上的分布， 所涉及的技术方案也与垂直方向分布的 STI 无关。 步骤 33、 以该图案化的光阻胶层 302 为掩膜来实施刻蚀 SAB 膜的工艺， 最终形成所 需要的 SAB 膜图案。并去除剩余光阻胶。
值得注意的是， 随着半导体器件高密度、 高集成度的发展， 半导体器件的尺寸也越 来越小， 所以图 3 中在 SAB 膜上形成图案化的光阻胶层 302 也越来越细、 越来越厚， 这样在 刻蚀 SAB 膜之前很容易就会出现光阻胶倒塌的现象 (peeling)。当部分光阻胶发生倒塌之 后， 后续进行 SAB 膜刻蚀的时候， 本来需要 SAB 膜保护的位置， 由于光阻胶倒塌， 失去了对 SAB 膜的掩蔽， 就会将该位置的 SAB 膜刻蚀掉， 这样在该位置就会露出半导体的衬底， 在实 施硅化物工艺时， 该位置上自然形成金属硅化物层。也就是说本不应该形成金属硅化物层 的地方 ( 要制作接触孔的地方 ) 有金属硅化物层产生， 因为金属硅化物， 如 Co、 Ni 等都有很 强的穿透性， 在后续制作形成 CT 之后， 在接触孔就很容易发生漏电。
发明内容
有鉴于此， 本发明解决的技术问题是 ： 在后续制作形成接触孔之后， 在接触孔发生 漏电。
为解决上述技术问题， 本发明的技术方案具体是这样实现的 ：
本发明公开了一种形成自对准硅化物区域阻挡膜 SAB 图案的方法， 该方法包括 ：
沉积 SAB 膜， 所述 SAB 膜同时覆盖浅沟槽隔离区 STI 和接触孔位置 ；
在所述 SAB 膜上涂布光阻胶层 ；
曝光显影， 形成图案化的光阻胶层， 所述图案化的光阻胶层在 STI 处分段 ；
以所述图案化的光阻胶层为掩膜刻蚀 SAB 膜， 形成 SAB 膜图案。
所述图案化的光阻胶层之间的间隔要小于等于露出的 STI 的长度。所述图案化的光阻胶层的宽度介于两个平行排列的字线 WL 之间。
由上述的技术方案可见， 本发明将在 SAB 膜上覆盖的光阻胶层进行曝光显影， 且 曝光显影时把光阻胶层分成多段， 将分段处设置在 STI 处， STI 的区域比较大， 即使有些偏 差， 在 STI 处也不会形成自对准金属硅化物层， 所以涂布时控制起来相对更容易。曝光显影 之后的光阻胶层分成多段， 不再像现有技术那样比较细长， 容易导致光阻胶倒塌的缺陷， 因 此后续制作形成 CT 之后， 也就不会有漏电现象的发生。 附图说明
图 1 为现有技术中晶圆上， 部分半导体器件的俯视示意图。
图 2 为如图 1 所示的半导体器件沿线 A-A’ 截取的剖面图。
图 3 为现有技术形成图案化光阻胶层的俯视示意图。
图 4 为本发明中形成 SAB 膜图案的方法的流程示意图。
图 5 为本发明形成图案化光阻胶层的俯视示意图。
图 6 为如图 5 所示的半导体器件沿线 B-B’ 截取的剖面图。 具体实施方式
为使本发明的目的、 技术方案、 及优点更加清楚明白， 以下参照附图并举实施例， 对本发明进一步详细说明。
本发明利用示意图对实施例进行了详细描述， 在详述本发明实施例时， 为了便于 说明， 表示结构的示意图会不依一般比例作局部放大， 不应以此作为对本发明的限定， 此 外， 在实际的制作中， 应包含长度、 宽度及深度的三维空间尺寸。并且与本发明无关的部分 公知结构， 在此不再赘述。
本发明将在 SAB 膜上覆盖的光阻胶层进行曝光显影， 且曝光显影时把光阻胶层分 成多段， 将分段处设置在 STI 处， STI 的区域比较大， 即使有些偏差， 在 STI 处也不会形成自 对准金属硅化物层， 所以涂布时控制起来相对更容易。
本发明中形成 SAB 膜图案的方法， 流程示意图如图 4 所示。
步骤 41、 在图 2 所示的半导体衬底 100 及 STI102 的表面采用化学气相沉积的方法 (CVD) 形成一层 SAB 膜 401， 然后进行高温退火处理。
步骤 42、 在所述 SAB 膜 401 的表面涂布光阻胶层， 并进行光阻胶层的曝光显影过 程， 形成图案化的光阻胶层 402。形成图案化光阻胶层 402 的俯视图如图 5 所示。图 6 为如 图 5 所示的半导体器件沿线 B-B’ 截取的剖面图。
步骤 43、 以该图案化的光阻胶层 402 为掩膜来实施刻蚀 SAB 膜的工艺， 最终形成所 需要的 SAB 膜图案。并去除剩余光阻胶。
本发明中为了防止光阻胶倒塌的现象的发生， 不再像现有技术中那样， 曝光显影 之后的光阻胶层呈长条状， 而是将长条状光阻胶层分段， 也就是说将光刻时掩膜版上的图 案， 由原来的长条状改为段状， 最终掩膜版上呈段状的图案是要显示在光阻胶层上的。 曝光 显影时光阻胶层在 STI 处分段， 就会露出分段处的 SAB 膜， 那么露出的 SAB 膜失去了光阻胶 的掩蔽， 就会被刻蚀掉， 接下来就会露出 STI。本发明将光阻胶层的分段处设置在 STI 处， 是因为 STI 由氧化硅构成， 即使显露出来， 实施硅化物工艺时， 也不会形成自对准金属硅化物。进一步地， 在 STI 处分段， 是因为 STI 的区域比较大， 有较大的控制窗口， 即使分段处有 些偏差， 即向左或者向右移动稍微偏离预定分段处， 也仍然会落到 STI 的区域， 所以说将光 阻胶曝光显影时在 STI102 处分段， 是本发明的优选实施例， 不仅克服了由于光阻胶细长而 发生倒塌的缺陷， 而且选择 STI102 处作为分段处， 曝光显影该光阻胶层使之分段时， 也比 较容易， 有较大的控制窗口。
显然， 将光阻胶层在曝光显影时分段， 其分段处的设置可以有多种选择， 目的在于 消除光阻胶倒塌的缺陷， 所以可以在曝光显影时将每个 STI102 设置为分段处， 也可以间隔 几个 STI102， 只要确保曝光显影后光阻胶的长度缩短后， 没有光阻胶倒塌的发生即可。
本发明设置光阻胶层分段在 STI102 处， 由于水平排列的 STI102 的宽度根据器件 的需要， 而有所不同， 例如， 在与垂直方向设置的 STI 的交叉处， STI102 的长度相对较宽， 所以本发明定义 ： 光阻胶层分段后， 光阻胶层 402 之间的间隔可以等于最终露出的 STI102 的长度， 优选为小于最终露出的 STI102 的长度。这样即使有所偏差， 由于曝光显影后露出 的 SAB 膜的区域长度小于 STI102 的长度， 使得最终刻蚀完露出的 SAB 膜后， 露出的仍然是 STI102 的区域， 而不显露出后续需要制作接触孔的半导体衬底， 即接触孔位置 104。对于曝 光显影后光阻胶层的宽度， 在现有技术中已经限定， 需要在宽度上将图 2 中的接触孔位置 104 和 STI102 的区域全部覆盖， 并且介于两个平行排列的 WL103 之间， 即没有覆盖 WL103。 综上所述， 本发明设置光阻胶层分段在 STI102 处， 克服了光阻胶层倒塌的缺陷， 接触孔位置 104 不再有自对准金属硅化物的形成， 在后续制作形成 CT 之后， 就不会有漏电 现象的发生， 从而提高了器件的合格率。
以上所述， 仅为本发明的较佳实施例而已， 并非用于限定本发明的保护范围。 凡在 本发明的精神和原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护 范围之内。