相变式存储装置和其操作方法.pdf

一种相变式存储装置和其操作方法，其中的操作存储单元的方法，包括一可程序化至多个阻值状态的相变存储元件，方法包括：施加一第一脉冲通过相变存储元件以将该阻值状态由一第一阻值状态改为一第二阻值状态，第一脉冲具有一前缘与一后缘，其中在第一脉冲的该前缘与第一脉冲的后缘之上的半峰全宽点被定义为一第一脉冲宽度；以及施加一第二脉冲通过相变存储元件以决定该阻值状态，第二脉冲具有一前缘与一后缘，其中在第二脉冲的该前缘与第二脉冲的后缘之上的半峰全宽点被定义为一第二脉冲宽度，第二脉冲的前缘的该半峰全宽点与第一脉冲的

1.  一种操作存储单元的方法，其中存储单元包括一可程序化至多个阻值状态的相变存储元件，该操作存储单元的方法包括：
施加一第一脉冲通过该相变存储元件以将该阻值状态由一第一阻值状态改为一第二阻值状态，该第一脉冲具有一前缘与一后缘，其中在该第一脉冲的该前缘与该第一脉冲的该后缘之上的半峰全宽点被定义为一第一脉冲宽度；以及
施加一第二脉冲通过该相变存储元件以决定该阻值状态，该第二脉冲具有一前缘与一后缘，其中在该第二脉冲的该前缘与该第二脉冲的该后缘之上的半峰全宽点被定义为一第二脉冲宽度，该第二脉冲的该前缘的该半峰全宽点与该第一脉冲的该后缘的该半峰全宽点之间相隔一时段，其中该第一脉冲宽度与该时段的一总和小于或等于70纳秒，且该第一脉冲宽度小于该时段。

2.  如权利要求1所述的操作存储单元的方法，其中：
该第一脉冲宽度小于或等于5纳秒；以及
该总和小于或等于15纳秒。

3.  如权利要求1所述的操作存储单元的方法，还包括：
施加一第三脉冲通过该相变存储元件以将该阻值状态由该第二阻值状态改为该第一阻值状态，该第三脉冲具有一前缘与一后缘，其中在该第三脉冲的该前缘与该第三脉冲的该后缘之上的半峰全宽点被定义为一第三脉冲宽度；以及
施加一第四脉冲通过该相变存储元件以决定该阻值状态，该第四脉冲具有一前缘与一后缘，其中在该第四脉冲的该前缘与该第四脉冲的该后缘之上的半峰全宽点被定义为一第四脉冲宽度，该第四脉冲的该前缘的该半峰全宽点与该第三脉冲的该后缘的该半峰全宽点之间相隔一第二时段，其中该第三脉冲宽度与该第二时段的一第二总和小于或等于70纳秒，该第三脉冲具有一横跨该相变存储元件的电压极性与该第一脉冲的一横跨该相变存储元件的电压极性相反。

4.  如权利要求3所述的操作存储单元的方法，其中：
该第一脉冲宽度与该第三脉冲宽度分别小于或等于5纳秒；以及
该总和与该第二总和分别小于或等于15纳秒。

5.  如权利要求3所述的操作存储单元的方法，其中该存储单元还包括一第一与一第二电极，该相变存储元件电性耦接该第一电极至该第二电极，且该相变存储元件具有一主动区，其中该主动区与该第一、该第二电极隔开。

6.  如权利要求3所述的操作存储单元的方法，其中该存储单元还包括一第一电极、一第二电极与一位于该第一电极与该第二电极之间的介电间隙壁，该相变存储元件包括一跨过该相变存储元件的相变材料的一桥以连接该第一电极与该第二电极，该相变存储元件定义出该第一电极与该第二电极之间的一电极间路径，而该电极间路径具有由该介电间隙壁的宽度所定义的一电极间路径长度。

7.  如权利要求3所述的操作存储单元的方法，其中该存储单元还包括一第一电极、一第二电极，该相变存储元件包括被一介电质围绕的相变材料的一柱并电性耦接该第一电极至该第二电极，相变材料的该柱具有一宽度小于该第一电极与该第二电极的宽度。

8.  一种集成电路装置，包括：
一存储单元，包括一相变存储元件，其中该相变存储元件可程序化至多个阻值状态；
一处理器；以及
多个可由处理器执行的存储储存指令，包括所述指令用以：
施加一第一脉冲通过该相变存储元件以将该阻值状态由一第一阻值状态改为一第二阻值状态，该第一脉冲具有一前缘与一后缘，其中在该第一脉冲的该前缘与该第一脉冲的该后缘之上的半峰全宽点被定义为一第一脉冲宽度；以及
施加一第二脉冲通过该相变存储元件以决定该阻值状态，该第二脉冲具有一前缘与一后缘，其中在该第二脉冲的该前缘与该第二脉冲的该后缘之上的半峰全宽点被定义为一第二脉冲宽度，该第二脉冲的该前缘的该半峰全宽点与该第一脉冲的该后缘的该半峰全宽点之间相隔一时段，其中该第一脉冲宽度与该时段的一总和小于或等于70纳秒，且该第一脉冲宽度小于该时段。

9.  如权利要求8所述的集成电路装置，其中：
该第一脉冲宽度小于或等于5纳秒；以及
该总和小于或等于15纳秒。

10.  如权利要求8所述的集成电路装置，其中还包括多个指令用以：
施加一第三脉冲通过该相变存储元件以将该阻值状态由该第二阻值状态改为该第一阻值状态，该第三脉冲具有一前缘与一后缘，其中在该第三脉冲的该前缘与该第三脉冲的该后缘之上的半峰全宽点被定义为一第三脉冲宽度；以及
施加一第四脉冲通过该相变存储元件以决定该阻值状态，该第四脉冲具有一前缘与一后缘，其中在该第四脉冲的该前缘与该第四脉冲的该后缘之上的半峰全宽点被定义为一第四脉冲宽度，该第四脉冲的该前缘的该半峰全宽点与该第三脉冲的该后缘的该半峰全宽点之间相隔一第二时段，其中该第三脉冲宽度与该第二时段的一第二总和小于或等于70纳秒，该第三脉冲具有一横跨该相变存储元件的电压极性与该第一脉冲的一横跨该相变存储元件的电压极性相反。

11.  如权利要求10所述的集成电路装置，其中：
该第一脉冲宽度与该第三脉冲宽度分别小于或等于5纳秒；以及
该总和与该第二总和分别小于或等于15纳秒。

12.  如权利要求10所述的集成电路装置，其中该存储单元还包括一第一与一第二电极，该相变存储元件电性耦接该第一电极至该第二电极，且该相变存储元件具有一主动区，其中该主动区与该第一、该第二电极隔开。

13.  如权利要求10所述的集成电路装置，其中该存储单元还包括一第一电极、一第二电极与一位于该第一电极与该第二电极之间的介电间隙壁，该相变存储元件包括一跨过该相变存储元件的相变材料的一桥以连接该第一电极与该第二电极，该相变存储元件定义出该第一电极与该第二电极之间的一电极间路径，而该电极间路径具有由该介电间隙壁的宽度所定义的一电极间路径长度。

14.  如权利要求10所述的集成电路装置，其中该存储单元还包括一第一电极、一第二电极，该相变存储元件包括被一介电质围绕的相变材料的一柱并电性耦接该第一电极至该第二电极，相变材料的该柱具有一宽度小于该第一电极与该第二电极的宽度。

相变式存储装置和其操作方法
技术领域
本发明是关于一种以相变存储材料为基础的存储装置及其操作方法，其中相变式(phase change based)存储材料包括硫属化物式(chalcogenide based)材料和其它材料。
背景技术
相变式(phase change based)存储材料的相位，例如硫属化物式(chalcogenide based)材料和类似的材料，可以利用适合集成电路实施的不同大小电流，导致非晶态(amorphous)和结晶态(crystalline)之间的相位改变。一般非晶态相较于一般结晶态有着高电阻的特性，而在结晶态可轻易地被感测以指出资料。相变材料的特性引起人们对它的兴趣，并被用来制造以随机存取的方式被读取或被写入的非挥发性(nonvolatile)存储电路。
从非晶态转变为结晶态在此被称为设定(set)，通常是一低电流操作，其中电流加热相变式存储材料使其温度超过转态温度，使主动区由非晶态转态为结晶态。从结晶态转变为非晶态在此被称为重设(reset)，通常是一较高电流操作，包括在一瞬间大电流密度的脉冲用来熔融或破坏结晶构造之后，相变材料迅速冷却，淬冷相变工艺且使至少部分主动区能在非晶态呈现稳定状态。
传统上，相变存储装置的两个效能瓶颈是设定操作的速度过慢和恢复时间过长。
传统相变存储装置的设定操作通常比读取和重设操作需要更多时间。请参照U.S.Patent No.6,545,907，相对低速的设定操作限制了装置的整体运作速度，并局限相变式存储电路做为高速存储器的使用。
此外，在一脉冲宽度为100ns的重设脉冲之后，需要用来稳定临界电压和相变材料阻值的恢复(或松弛)时间为30纳秒(ns)以上。请参照“Recovery and Drift Dynamics of Resistance and Threshold Voltagesin Phase-Change Memories”，by lelmini et al.，IEEE Transactions onElectron Devices，Vol.54 No.2，2 February 2007，pp.308-315。重设脉冲过长和恢复时间过长让相变存储装置，无法用于在程序化或擦除周期之后需要高速读取操作的应用。
因此，为了达到在集成电路中各种功能的存储器效能需求，应用相变式存储电路的集成电路通常亦包括其它种类的存储电路。各种存储电路被嵌入于集成电路中的各个区域，而且为了提供集成电路需要的高速存取存储器，通常存储电路包括SRAM或DRAM存储电路。然而，整合多种应用于集成电路中的各类存储电路并不容易，并导致设计变得复杂。
人们因而期待有一种相变存储装置及方法，其可克服上述效能限制，并延伸他们的用途至极高速操作的应用。
发明内容
相变存储器中，储存资料是利用电流加热相变材料导致主动区在非晶态和结晶态之间转态。
然而，紧接着电流中止之后，相变材料有一瞬时阻值行为，且相变材料在稳定至一对应于储存资料的阻值之前，需要一段恢复时间。可由瞬时阻值行为观察到从非晶态至结晶态的转变，同样的可由瞬时阻值行为观察到从结晶态至非晶态的转变。传统上，恢复时间被认为是一常数。
因此，相变材料的恢复时间限制了在设定或重设操作之后相变存储器的读取速度。
在此描述的操作方法是以下列令人惊讶的发现为基础，当程序化脉冲宽度小于或等于25纳秒(ns)左右，相变材料的恢复时间降低为程序化脉冲宽度的一函数。因此，施加小于或等于25ns左右的程序化脉冲宽度，可显著降低恢复时间，相较于以往观察到的。
以此方式，程序化脉冲宽度和程序化脉冲和读取脉冲之间的时段的总和小于或等于70ns，展示了在程序化操作后的高速读取。在一些实施例中，其总和小于或等于50ns，在某些实施例中，甚至小于或等于15ns。因此，相变存储元件可用于高速操作，此高速操作例如是DRAM和SRAM的典型需求。
本发明提出一种操作存储单元的方法，其中存储单元包括一可程序化至多个阻值状态的相变存储元件。此方法包括施加一第一脉冲通过相变存储元件以将阻值状态由一第一阻值状态改为一第二阻值状态，第一脉冲具有一前缘与一后缘，其中在第一脉冲的前缘与第一脉冲的后缘之上的半峰全宽点被定义为一第一脉冲宽度。此方法还包括施加一第二脉冲通过相变存储元件以决定阻值状态，第二脉冲具有一前缘与一后缘，其中在第二脉冲的前缘与第二脉冲的后缘之上的半峰全宽点被定义为一第二脉冲宽度，第二脉冲的前缘的半峰全宽点与第一脉冲的后缘的半峰全宽点之间相隔一时段，其中第一脉冲宽度与时段的一总和小于或等于70ns，且第一脉冲宽度小于时段。
本发明提出一种集成电路装置包括一存储单元，包括一相变存储元件，其中相变存储元件可程序化至多个阻值状态。本发明提出一种集成电路装置还包括一处理器以及多个可由处理器执行的存储储存指令，包括如上述用以施加脉冲的指令。
第一脉冲可为一用来程序化存储元件由低阻值状态至高阻值状态的重设脉冲，或第一脉冲可为一用来程序化存储元件由高阻值状态至低阻值状态的设定脉冲。
此外，已教示在此说明的操作具有相反电压极性的设定和重设脉冲以导致一高速转态至低阻值状态。因此，在此的操作克服存储单元构造所造成的设定速度行为过慢，例如受到显著热电效应影响的小型的桥型存储单元，其中热电效应导致相变材料中主体的非对称加热。
因此，在此说明的相变式存储装置和其操作方法可克服关于一般相变存储装置的设定操作过慢和恢复时间过长的效能限制，让相变存储装置可高速操作，并延伸他们的用途至通常由DRAM和SRAM存储器来实现的应用。
附图说明
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下，其中：
图1绘示为多个存储单元的阻值分布图，其中每个存储单元包括一可程序化至高阻抗状态和低阻抗状态的相变存储元件。
图2A-图2D绘示为具有代表性先前技术存储单元构造图，其可用于在此描述的高速操作。
图3绘示为桥型存储单元的横截面图，其中桥型存储单元具有沿着通过存储元件的电流路径的非对称加热。
图4和图5绘示分别为一实施例的存储单元在重设操作之后高速读取和在设定操作之后高速读取的时序图。
图6绘示为具有一加热区的桥型存储单元的横截面图，其中桥型存储单元的加热区相较于图3的较靠近装置的中间。
图7绘示为桥型存储单元的TEM横截面影像图。
图8A-图8B绘示为量测两个桥型存储单元所得到的阻值，其中阻值为具有多种脉冲高度的设定脉冲的脉冲宽度的函数。
图9A和图9B分别绘示为重设操作和设定操作之后的高速读取的量测电压的时序图。
图10绘示为量测存储单元所得到的阻值，其中阻值为利用图9A的重设脉冲和图9B的设定脉冲的脉冲宽度的函数。
图11绘示为量测桥型存储单元所得到的周期耐久测试图。
图12绘示为在重设操作之后所量测到的阻值，其中阻值是T_OFF的函数。
图13A绘示为可用来决定可接受最小的T_OFF的操作顺序的流程图。
图13B绘示为图13A中操作顺序的简化时序图。
图13C-图13F绘示为施加操作顺序至一桥型存储单元所量测到的电压。
图13G绘示为时段T_OFF与临界电压的对应图。
图14绘示为在重设脉冲和设定脉冲之后所量测到的阻值，其中阻值为T_OFF的函数。
图15绘示为可实现在此描述的操作的集成电路1500的简化方块示意图。
图16绘示为图15中集成电路的存储阵列的一部分的示意图。
具体实施方式
下列揭露的说明是代表性地关于特定结构实施例和方法。可理解的是，并没有意图去限制在此揭露的范围于特定的已揭露的实施例及方法，但在此揭露的范围可利用其它特征、元件、方法和实施例来实现。偏好的实施例被描述以说明本发明的揭露范围，偏好的实施例并不限制权利要求的范围。任何所属技术领域中具有通常知识者将识别如下所描述的各种的对应变化。在各个实施例中，通常使用相同标号的元件代表相同或类似部分。
相变存储器中，利用相变材料的主动区在非晶态与结晶态之间的转态来储存资料。图1绘示为分别包含一相变存储元件的多个存储单元的阻值分布图例。上述各存储单元的相变存储元件可程序化至多个阻值状态，阻值状态包括高阻值重设(擦除)状态102与至少一低阻值设定(程序化)状态100。每个阻值状态对应一非重叠的阻值范围。
由高阻值状态102变为低阻值状态100，在此被称为设定(set，或程序化)，通常为一低电流操作，其中电流加热相变材料，使材料温度高于一转态温度以让材料由非晶态转态为结晶态。由低阻值状态100变为高阻值状态102，在此被称为重设，通常为一较高电流操作，其中包括在高电流密度的短脉冲用以熔融或破坏结晶构造之后，相变材料迅速冷却，淬冷相变工艺且使至少部分相变材料能在非晶态呈现稳定状态。
较低阻值状态100的最高阻值R₁与较高阻值重设状态102的最低阻值R₂定义出读取边限101，用来区分处于低阻值状态100和处于高阻值状态102的单元。储存于存储单元的资料是决定于存储单元是否具有对应于低阻值状态100或高阻值状态102的阻值，例如由量测存储单元的阻值是否高于或低于在读取边限101中的临界阻值(R_SA)103。
为了确实地区别重设状态102与设定状态100，维持一相当大的读取边限101是很重要的。然而，对一相变存储单元做重设操作之后，重设状态102的阻值并无法立刻被观察到。取而代之的是，相变存储单元经历瞬时阻值行为，其中在相变存储单元的阻值增加至重设状态102内之前，这些存储单元需要恢复(松弛)期间。
如上述，在输入100纳秒(ns)脉冲宽度的脉冲之后，30ns以上的恢复时间已被揭露。这些相当大的脉冲宽度与恢复时间让相变存储装置，无法用于如SRAM或DRAM的应用，其在程序化或擦除周期之后需要高速读取操作，例如DRAM的应用通常小于10ns，而SRAM的应用通常小于3ns。
已发现的是，当脉冲宽度被减至小于或等于25ns左右，恢复时间减少为程序化脉冲宽度的函数，导致相变存储元件的恢复时间变得比先前所报告的更短。因此，存储元件的阻值能于短时间内稳定，例如在此所示的资料是少于10ns。程序化或擦除操作后的读取一装置的延迟时间越短，且重设与设定状态间的读取范围越大，将使相变存储装置有高速操作。
在此描述的相变装置的操作方法，使程序化程序后的高速读取变可能，其将相变存储装置的有效使用性扩展到程序化或擦除周期后需要较快读取的领域。
图2A-2D绘示为具有代表性的先前技术中存储单元构造的示意图，且其可用于在此描述的高速操作。
图2A绘示为桥型(bridge-type)存储单元200的简化横截面图，其说明耦接至第一和第二电极212、214的存储元件220的第一组态。例如，第一电极212可耦接至存取装置(如晶体管)的端点，而第二电极214可耦接至一位线。
具有宽度215的介电间隙壁213将第一和第二电极212、214隔离。存储元件220的相变材料具有厚度250，并且延伸跨过介电间隙壁213以连接第一和第二电极212、214，由此定义出第一和第二电极212、214之间的电极间路径；此电极间路径的路径长度由介电间隙壁213的宽度215所定义。操作中，当电流经过第一和第二电极212、214之间并且通过存储元件220，存储元件220的相变材料的主动区(active region)218比存储元件220其它部分更快被加热。
图2B绘示为柱型(pillar-type)存储单元的简化横截面图，其说明被一介电质围绕且耦接至第一和第二电极212、214的柱状存储元件220的第二组态。存储元件220的相变材料具有一主动区218，且与第一和第二电极212、214分别接触于上表面223与下表面229。存储元件220具有一宽度(其它实施例中可为直径)221，其宽度小於或等於第一和第二电极212、214宽度
图2C绘示为侧壁型(sidewall-type)存储单元的简化横截面图，其说明耦接至第一和第二电极212、214的柱状存储元件220的第三组态，且存储元件220的相变材料具有一主动区218。介电间隙壁235把第一和第二电极212、214隔开。第一和第二电极212、214以及介电间隙壁235具有一侧壁表面231。存储元件220的相变材料在侧壁表面231之上，且延伸跨过介电间隙壁235以连接第一和第二电极212、214。
图2D绘示为孔隙型(pore-type)存储单元的简化横截面图，其说明被一介电质围绕且耦接至第一和第二电极212、214的存储元件220的第四组态。存储元件220的相变材料具有一主动区218，且与第一和第二电极212、214分别接触于上表面243与下表面249。存储元件220具有一宽度(其它实施例中可为直径)241，其宽度小于第一和第二电极212、214的宽度。
由跨过存储元件220施加适当的偏压配置，可达成对存储单元200进行读取或写入。上述偏压配置包括对第一和第二电极212、214其中之一或同时对两者施加脉冲，以诱发通过存储元件220的电流。对每个实施例，施加脉冲的准位和期间取决于所执行的操作(例如读取操作或程序化操作)，且可凭经验来决定。偏压配置可包括具有从第二电极214到第一电极212的正电压的多个脉冲(在此表示横跨存储元件220的正电压)，与/或可包括具有从第二电极214到第一电极212的负电压的多个脉冲(在此表示横跨存储元件220的负电压)。
存储单元200的读取(或感测)操作中，耦接至第一和第二电极212、214的偏压电路施加横跨存储元件220的一适当振幅与期间的读取偏压配置，以诱发电流流过其中，而该电流不会导致存储元件220改变其阻抗状态。流过存储元件220的电流取决于存储元件220的阻值。因此，流过存储元件220的电流指出储存在存储单元200中的资料数值。
存储单元200的重设(或消去)操作中，耦接至第一和第二电极212、214的偏压电路施加横跨存储元件220的适当振幅与期间的重设偏压配置，以诱发流过存储元件220的电流，由此至少主动区的温度升高至超过存储元件220的相变材料的转态(结晶)温度，且亦超过熔融温度以让至少主动区218处于一液态。接着，中止电流，例如由停止施加于第一和第二电极212、214的电压脉冲，导致相当短暂的淬冷时间，让主动区218迅速冷却以稳定至一非晶态。
存储单元200的设定(或擦除)操作中，耦接至第一和第二电极212、214的偏压电路施加一适当振幅与期间的设定偏压配置，以诱发流过存储元件220的电流，由此将至少一部分的主动区218的温度升高至超过转态温度，以导致至少一部分的主动区由非晶态转态为结晶态。这个转态操作降低存储元件220的阻值并将存储单元200转态至所要的状态。
随着相变存储元件220的尺寸变小，使主动区218由高阻值状态的非晶态转态至低阻值状态的结晶态变得越来越困难。如以下图3所要讨论，理论上所说的“难以设定”行为可能是由于诸如汤姆森效应(Thomsoneffect)的明显的热电效应，其导致相变材料的非对称加热。
图3所绘示的桥型存储单元300具有第一和第二电极212、214以及相变存储元件220，相变存储元件220跨过介电间隙壁213以连接第一和第二电极212、214。相变存储元件220定义出第一和第二电极212、214之间的电极间路径(inter-electrode path)，电极间路径具有电极间路径长度，其由介电间隙壁213的宽度260所定义。操作过程中，沿着第一和第二电极212、214间的电流路径的非对称加热，将导致非晶态的主动区218操作在较高阻值重设状态，此状态距离电极212较远而较接近电极214。
在一设定操作期间，由于非晶态的阻值高于结晶态的阻值，加热发生于非晶态的主动区218。又因非对称加热，施加与重设脉冲相同电压极性的设定脉冲，导致一非对称加热区219，其中非对称加热区219位于非晶态的主动区218的加热发生处。如图3所示，加热区219离第二电极214较近。
电极214的相当高热传导性将热从主动区218的加热区219传走，导致在设定操作时的大量热损耗。在一些设定脉冲与重设脉冲的极性相同的例子中，存储元件220的阻值“难以设定”，而只有当设定脉冲的脉冲宽度在1000ns或更大的数量级情况下，存储元件220的阻值会降低。这种长脉冲宽度让相变存储单元200无法用于在程序化周期后需要快速读取操作的应用。另外，由于脉冲宽度过大可能对存储单元产生大的电应力和机械应力，通常不希望长脉冲宽度。
非对称的加热区219和高的热损耗亦可导致加热不足，造成主动区218转态为低阻值结晶态，以致于无法利用单一极性操作将存储单元设定至低阻值状态。
图4和图5分别绘示实施例的存储单元200在重设操作400后的高速读取以及在设定操作500后的高速读取的时序图，高速操作400、500亦克服“难以设定”的特性。如将被了解的，图4和图5的时序图是简化过的且不一定按照比例绘示。
图4的操作400包含重设操作410、读取操作430及一时段420，重设操作410将存储元件220从低阻值状态100程序化为较高阻值状态102，时段420介于程序化脉冲415与设定脉冲435之间。
重设操作400包括施加在存储单元200的重设脉冲415，其中重设脉冲415具有一跨过存储元件220的第一电压极性。施加重设脉冲415可以由改变施加于一电极的电压，或者改变施加于第一与第二电极212、214两者的电压。
重设脉冲415具有一脉冲高度V_RESET、前缘412及后缘414。前缘412具有一半峰全宽脉冲宽度(full-with at half-maximum，FWHM)点411，在该处前缘412具有V_RESET/2的电压。后缘414具有一FWHM点413，在该处后缘414具有V_RESET/2的电压。FWHM点411、413定义出半峰全宽脉冲宽度FWHM_RESET。在此使用的名词“脉冲宽度(pulse width)”意指半峰全宽脉冲宽度。
重设脉冲415诱发电流从第二电极214流至第一电极212。此电流足以至少升高主动区218的温度超过转态温度及超过熔融温度，以至少让主动区218处于液态。由重设脉冲415的后缘414来中止电流，让主动区218迅速冷却并稳定至非晶态。
在重设操作410的重设脉冲415之后，重设状态102的阻值并无法立刻被观察到。反而，此存储单元经历转态阻值行为，其中在增加至对应重设状态102的阻值前，存储元件220需要恢复期间。如下讨论，可推论的是，瞬时阻值行为可与瞬时自由电荷载体有关，其中瞬时自由电荷载体由重设脉冲315在相变材料内被激发，并随时间稳定下来。
以下将参考图9A-14更详细地讨论，可发现的是，小于或等于25ns左右的较短重设脉冲宽度FWHM_RESET，降低相变存储元件的恢复时间，且因此在一较短时段内增加存储元件220的阻值，而得以进行存储单元200的重设操作300后的高速读取。利用在重设状态的阻值稳定之前所具有的短设定时间，相变存储元件220可以操作在高存取速度，此高速操作例如是DRAM和SRAM的典型需求。
读取操作430包含读取脉冲435，其中读取脉冲435具有一脉冲高度V_READ、前缘432及后缘434。前缘432具有一半峰全宽(FWHM)点431，于该处前缘432具有电压值V_READ/2。后缘434具有一FWHM点433，于该处后缘414具有电压值V_READ/2。FWHM点431、433定义出半峰全宽脉冲宽度FWHM_READ。
FWHM点413和FWHM点431之间的时段420是足以让相变存储元件220的阻值达到重设状态102对应的阻值，以让读取操作430能正确的判断存储元件220的阻值状态。
读取脉冲435诱发电流从第二电极214流至第一电极212。此电流不足导致存储元件220的阻值状态改变，且取决于存储元件220的阻值。因此，通过存储元件220的电流指出存储单元200内所储存的资料数值。
图4的时序图中在重设操作400后的高速读取是依据下列方程式(1)中FWHM_RESET、FWHM_READ及时段T的总和来判断。
FWHM _RESET+T≤70ns    方程式(1)
一些实施例中，方程式(1)的总和小于或等于30ns，例如小于或等于15ns。因此相变存储元件可操作在高存取速度，而此高存取速度例如是DRAM和SRAM的典型需求。
每个实施例中，重设与设定操作410、430的脉冲宽度、脉冲高度、上升和下降时间，以及时段420可由经验决定。在一实施例中，读取操作435的脉冲宽度FWHM_READ可在约10ns及30ns之间，例如约略为20ns。
请参考图5，操作500包括一设定操作510，用来将存储元件220由较高阻值状态102程序化至低阻值状态100，而紧接时段T_OFF520后为读取操作430。
设定操作510包括设定脉冲515，其中设定脉冲515具有跨越存储元件220的电压极性，而该电压极性与重设操作410的重设脉冲415的电压极性相反。
设定脉冲515具有脉冲高度V_SET、前缘512及后缘514。前缘512具有FWHM点511，于该处前缘512具有电压值V_SET/2。后缘514具有FWHM点513，于该处后缘514具有电压值V_SET/2。FWHM点511、513定义出半峰全宽脉冲宽度FWHM_SET。
设定脉冲515诱发电流从第一电极212流至第二电极214。设定操作510诱发流过存储元件220的电流方向与重设操作415中的相反。由于在操作中电流双向流过存储元件220，设定操作510及重设操作410可补偿例如汤姆森效应(Thomson effect)的热电效应所造成的非对称加热，并让存储元件220容许高速设定操作。以下将配合图6做更详细的解释。
由设定脉冲515诱发的电流足以将主动区218的温度升高至高于转态温度(结晶化温度)，用来让主动区218转态为结晶态。
如在此所示的量测结果，设定操作510导致主动区218的有效加热，其足以造成快速转态至结晶态，以建立低阻值状态100。因此，设定脉冲515的FWHM_SET比得上重设操作410的FWHM_RESET，而在某些实施例中他们是相同的。
FWHM点513和FWHM点531之间的时段520足以使相变存储元件220的阻值达到与重设状态102对应的阻值，让读取操作430能正确的判断存储元件220的阻值状态。由于设定操作510之后的阻值已经为低阻值，对初始阻值的恢复时间效应通常较少被考虑。因此，时段T 520可小于重设操作410后所需要的时段T 420。
因此，图5的时序图中在设定操作500后的高速读取是依据下列方程式(2)中FWHM_SET及时段T的总和来判断。
FWHM _SET+T≤70ns    方程式(2)
一些实施例中，方程式(2)的总和小于或等于30ns，例如小于或等于15ns。因此，在此描述的设定操作510及重设操作410可让相变存储元件操作在高存取速度，此高存取速度例如是DRAM和SRAM的典型需求。
在每个实施例中，设定操作510的脉冲宽度、脉冲高度、上升时间和下降时间，以及时段520可由经验决定。
在图4和图5中，读取脉冲435具有从第二电极214至第一电极212的正电压极性。另外，读取脉冲435可具有负电压极性。
在所示的图4和图5实施例中，重设脉冲415具有从第二电极214至第一电极212的正电压极性，设定脉冲515具有从第二电极214至第一电极212的负电压极性。另一实施例中，重设脉冲415具有从第二电极214至第一电极212的负电压极性，设定脉冲515具有从第二电极214至第一电极212的正电压极性。
图6所示为与图3类似的桥型存储单元600。重设操作410诱发从第二电极214流至第一电极212的重设电流。如图6所示，在重设期间，由例如汤姆森效应的热电效应引起的非对称加热，导致主动区218比第一电极212更靠近第二电极214。
设定操作510诱发从第一电极212流至第二电极214的设定电流。由于非对称加热，在设定操作510期间，加热所发生的区域称为加热区610位于主动区218的一部分，而该部分主动区218比第二电极214更靠近第一电极212。因此，加热区610比图3的加热区219更接近装置的中间区域。这导致足以让主动区转态为结晶态的迅速加热，由此建立低阻值状态。
图7是桥型存储单元的横截面的TEM影像图，其中该桥型存储单元包括存储元件200、第一电极212、第二电极214及介电间隙壁213。在此提出的量测结果中，所建立并用测试的桥型存储单元具有约20nm至50nm间的宽度、5nm的厚度以及大概在60nm至80nm间的长度。
图8A-图8B绘示两个桥型存储单元的量测阻值，该量测阻值为设定脉冲的脉冲宽度的函数，而设定脉冲具有2-4伏特的不同高度，说明利用同极性电压的设定与重设操作将存储单元设定至较低阻抗状态的困难之处。
图8A的资料中，被测量的桥型存储单元包含掺杂约10at％SiO₂的Ge₂Sb₂Te₅，且被测量的桥型存储单元具有20nm的宽度，5nm的厚度，60nm的长度。图8B的资料中，被测量的桥型存储单元包含掺杂约2at％Ti、约17at％N及约14at％Fe的Ge₂Sb₂Te₅，且被测量的桥型存储单元具有20nm的宽度，5nm的厚度，60nm的长度。
如图8A-8B的资料所示，当利用同极性的设定和重设脉冲，存储元件是“难以设定”，而且只有在脉冲高度到达4伏特的设定脉冲的脉冲宽度大于1000ns的情况下，存储元件的阻值才会降低。这么大的脉冲宽度可能让相变存储单元无法用于需要高存取速度的应用，例如在程序化周期后的高速读取操作。另外，一般不需要长脉冲宽度，因为它会对存储单元造成大的电应力和机械应力，而这将导致极度损害并造成元件失效。
图9A和9B分别绘示重设操作400后高速读取和设定操作500后高速读取的时序图的量测电压，其克服了存储单元“难以设定”行为，其中存储单元的“难以设定”行为被量测以得到图8A和图8B中的資料。
图10绘示为存储单元的阻值，该量测阻值为脉冲宽度(FWHM)的函数，其中利用图9A中重设脉冲415以改变至低阻值状态1000，与利用设定脉冲515以改变至较高阻值状态1010。如图10所示，对于重设脉冲415和设定脉冲315小至3.4ns的脉冲宽度会成功地程序化装置，克服“难以设定”的行为。图11的资料中，在重设和设定脉冲后约3秒，阻值被读取。
图11绘示为桥型存储单元的量测周期耐久测试图，被量测的桥型存储单元包含掺杂约2at％Ti、约17at％N及约14at％Fe的Ge₂Sb₂Te₅，并具有20nm的宽度，5nm的厚度，80nm的长度。用来得到图11中资料的重设脉冲415具有7.5伏特的脉冲高度、1.7ns的上升时间、1.8ns的下降时间以及3.4ns的脉冲宽度FWHM_RESET。用来得到图11中资料的设定脉冲515具有-5.5伏特的脉冲高度、1.7ns的上升时间、1.8ns的下降时间以及3.4ns的FWHM_SET脉冲宽度。图11的资料中，在重设和设定脉冲后3秒，阻值被读取。如图11所示，利用3.4ns的脉冲宽度，获得超过一万个(10k)周期数。
图12绘示重设操作415后的量测阻值，该量测阻值为一桥型存储单元的T_OFF 420的函数，其中桥型存储单元包含掺杂约2at％Ti、约17at％N及约14at％Fe的Ge₂Sb₂Te₅，并具有20nm的宽度，5nm的厚度，60nm的长度。用来得到图12中资料的脉冲高度V_READ为1伏特，脉冲宽度FWHM_READ为23.3ns。用来得到图12中资料的重设脉冲415具有5.5伏特的脉冲高度、1.7ns的上升时间、1.8ns的下降时间与3.4ns的FWHM_RESET脉冲宽度。如图12所示，在存储元件的阻值增加至对应重设状态的阻值之前，存储元件表现一瞬时阻值行为。
理论上，瞬时阻值行为与相变材料中瞬时自由电荷载体有关，其中瞬时自由电荷载体在相变材料内被重设脉冲415所活化，并随时间稳定下来。理论上，重设脉冲415暂时增加相变材料内自由电荷载体的浓度，且这些自由电荷载体有效地降低相变材料的阻值。当时间T_OFF增加，相变材料内被活化的自由电荷载体数量会减少且材料的阻值增加。最小可接受的T_OFF取决于程序化脉冲宽度，且最小可接受的T_OFF在每个实施例中都不相同，且可凭经验来决定。
图13A绘示为操作顺序1300的流程图，操作顺序1300可用于决定图4和图5的时序图中最小可接受的时段420、520。
如图13B的简化时序图所示，由施加具有脉冲高度V_RESET和脉冲宽度FWHM_RESET的重设脉冲415，操作顺序从方块1310开始。
接着，说明方块1320，在时段T_OFF1315结束之后，施加三角脉冲1325，T_OFF最初开始在0ns，且对每个方块1310和1320的连续操作，逐渐增加T_OFF。
方块1310的重设脉冲415诱发通过存储元件220的电流，其电流足以导致由设定状态100转态为重设状态102，三角脉冲1325诱发通过存储元件220的电流，其电流足以导致由重设状态102转态为设定状态100。
图13C-图13F绘示施加至桥型存储单元的操作顺序1300的量测电压，其中此桥型存储单元的包含掺杂约2at％Ti、约17at％N及约14at％Fe的Ge₂Sb₂Te₅，并且具有20nm的宽度、5nm的厚度与60nm的长度。
图13C-图13F中，重设脉冲415的前缘412和三角脉冲1325的起点之间的时间是约30ns的常数。图13C的重设脉冲415具有约3.4ns的FWHM_RESET。图13D的重设脉冲415具有约6.7ns的FWHM_RESET。图13E的重设脉冲415具有约13.3ns的FWHM_RESET。图13F的重设脉冲415具有约23.3ns的FWHM_RESET。
在图13A的操作顺序1300中时段T_OFF1315和FWHM_RESET被改变，以提供图13G的资料。在量测资料中，三角脉冲具有5ns的上升时间和5ns的下降时间，且10％至90％的上升时间和下降时间分别为3.7ns和3.8ns。图13G为时段T_OFF1315对临界电压V_TH的图。在此使用的存储元件220的临界电压V_TH是三角脉冲1325的电压准位，而在该电压准位能达到一预定的电流，足以导致由重设状态102至设定状态100的转态。预定电流在每个实施例中都不相同，且可凭经验来决定的。
图13G的资料整理如下表：