在数字信号接收器中选择 性地转换时钟频率的装置 本发明涉及一种数字信号接收器，尤其涉及一种在数字信号接收器中选择性地转换时钟频率的装置，用于检测输入信号的帧速率并且提供对应于帧速率的时钟频率。
在数字电视(TV)广播中，从广播电台发射到TV接收器的信号以及TV中的信号都是数字信号，因此与使用模拟信号时的情况相比，会取得清楚的图象和清晰的声音。数字TV可利用18种视频广播标准中的一种来提供图象，这18种视频广播标准的范围为从具有与传统模拟NTSC(NationalTelevision System Committee，国家电视系统委员会)制式相同的640×480的分辨率的标准TV(SDTV)制式，到具有七倍于SDTV制式的1920×1080的分辩率的高清晰度电视(HDTV)制式。并且数字TV采用DOLBY AC-3制式来产生清晰的立体声。
数字TV还利用了高效的数据压缩技术，其压缩率高于50∶1，因此广播电台可以提供更多的信道。而且，因为数字TV也支持双向传输，所以数字TV可提供与模拟TV完全不同的服务。
图1是数字TV接收器的方框图。图1中的数字TV接收器包括天线100、调谐器102、中频(IF)模块104、信道解调器106、传输流(transport stream，TS)解码器108、音频解码器110、音频信号处理器112、扬声器114、视频解码器116、在屏图形混合器(on-screen graphic mixer，OSGM)118、视频信号处理器120、阴极射线管(cathode ray tube，CRT)122和微处理器124。
调谐器102在微处理器124地控制下，从通过天线接收的广播信号中选择一个射频(radio frequency，RF)信道。IF模块104从调谐器102接收IF频率并将该IF信号转换成基带信号。信道解码器106对来自IF模块104的基带信号进行信道解码以便生成数据位流。TS解码器108从信道解码器106的数据位流中分离音频数据、视频数据和附加数据。音频解码器110按照MPEG标准或Dolby AC-3标准接收音频数据并解码该音频数据，音频信号处理器112将解码的音频信号输出到扬声器114中。
视频解码器116按照MPEG标准接收来自TS解码器108的视频数据并且解码该视频数据，而OSGM 118在微处理器124的控制下将OSG数据和解码的视频数据进行混合。视频信号处理器120接收来自OSGM 118的信号、处理该信号并且将处理后的信号输出到CRT 122。
具有以上结构的数字TV接收器可以有用于模拟信号的额外的调谐器。美国电视系统委员会(American Television System Committee，ATSC)标准是一种数字广播制式，它采用用于数字信号的各种帧速率，包括60Hz、59.94Hz、30Hz、29.94Hz、24Hz和23.97Hz。因此，有必要按照帧速率选择性地转换时钟频率，从而防止信号处理中的遗漏或冗余(omission or redundancy)。
本发明的一个目的是提供一种在数字信号接收器中选择性地转换时钟频率的装置，它能提供基于帧速率的时钟频率。
为达到本发明的以上目的，提供了一种在数字信号接收器中转换时钟频率的装置，该装置包括：第一锁相环(phase locked loop，PLL)；第二锁相环；切换部分，用于按照预定的控制信号从第一和第二相锁环中的一个锁相环中选择一个时钟频率；及控制器，用于控制切换部分以便选择和输出对应于输入数字信号的帧速率的时钟频率。
最好，第一锁相环产生74.25MHz的时钟频率而第二锁相环产生74.175MHz的时钟频率。最好，当输入数字信号的帧速率60Hz、30Hz或24Hz时，控制器控制切换部分从第一锁相环中选择时钟频率，而当输入数字信号的帧速率是59.94Hz、29.97Hz或23.97Hz时，控制器控制切换部分从第二锁相环中选择时钟频率。
通过参照附图详细描述本发明的优选实施例，本发明的以上目的将会更明白，附图中：
图1是数字电视(TV)接收器的方框图；
图2是按照本发明的具有时钟频率转换装置的数字TV接收器的方框图；及
图3是图2的锁相环(PLL)的详细电路图。
在图2中，显示了按照本发明的具有时钟频率转换装置的数字信号接收器，标号200代表转输流(TS)解码器、标号202代表视频解码器、标号204代表模数转换器(analog-to-digital converter，ADC)、标号206代表格式转换器、标号208代表锁相环(PLL)、标号210代表缓冲器、标号212代表控制器、标号214代表在屏图形混合器(OSGM)，以及标号216代表振荡器。
ADC 204将NTSC信号转换成数字信号。格式转换器206将来自视频解码器202的视频数据VIDEO(视频)和来自ADC 204的视频数据VIDEO转换成预定显示格式。PLL 208包括产生不同时钟频率的第一和第二PLL，并且输出在控制器212的控制下选择的时钟频率。
控制器212检测来自格式转换器206的帧速率并且控制PLL 208，以使对应于检测帧速率的时钟频率从PLL 208输出。另外，当模拟NTSC信号输入时，控制器212控制连接到PLL 208的缓冲器210，以使时钟频率仅被施加到与模拟NTSC信号的处理有关的块上。也就是说，当视频数据通过ADC204被接收时，没有必要将时钟频率CLOCK(时钟)提供到视频解码器202。因此，控制器212控制缓冲器210，以使时钟频率仅被施加给格式转换器206和OSGM 214。
图3是图2的PLL 208的详细电路图。如图3所示，PLL 208包括第一PLL 208a、第二PLL 208b和切换部分208c。第一PLL 208a包括相位比较器302、低通滤波器(LPF)304、电压控制振荡器(voltage controlled oscillator，VCO)306和1/N的分频器308。第二PLL 208b包括相位比较器402、低通滤波器404、VCO 406和1/N分频器408。在这个实施例中，第一PLL 208a产生74.25MHz的时钟频率以及第二PLL 208b产生74.175MHz的时钟频率。切换部分208c根据控制器212输出的选择信号选择性地输出74.25MHz或74.175MHz的时钟频率。
根据ATSC标准，包括60Hz、59.94Hz、30Hz、29.94Hz、24Hz和23.97Hz的数字信号的各种帧速率被分成两组中的一组：第一组包括60Hz、30Hz和24Hz，而第二组包括59.94Hz、29.94Hz和23.97Hz。
当输入数字信号具有包括在第一组中的帧速率时，控制器212控制切换部分208c，以便从第一PLL 208a选择性地输出74.25MHz的时钟频率。其中，当输入数字信号具有包括在第二组中的帧速率时，控制器212控制切换部分208c，以便从第二PLL 208b选择性地输出74.175MHz的时钟频率。
而且，当具有包括在第二组中的59.94Hz的NTSC信号通过ADC 204被输入时，控制器212控制切换部分208c，以便从第二PLL 208b选择74.175MHz的时钟频率。在这种情况下，视频解码器202没有运作。因此，控制器212控制缓冲器210，以便阻止(block)将时钟频率CLOCK提供到视频解码器202，从而使时钟频率CLOCK仅被提供到格式转换器206和OSGM214。
正如以上的描述，输入数字信号的帧速率被检测，并且对应于检测后的帧速率的时钟频率仅被提供到用于相应信号处理的块。此外在输入模拟NTSC信号的情况下，相应的时钟频率仅被提供到用于相应信号处理的块。因此，可防止在视频信号处理中的遗漏或冗余。
虽然上面已参照本发明的优选实施例对本发明进行了特定的图示和描述，但应当理解，在不偏离由附属权利要求书所确定的本发明的精神和范围的情况下，可由本领域普通技术人员对本发明的形式和细节进行各种修改。