在直接序列码分多址系统中 的速率检测 本申请要求临时申请号60／104，654，提交日期1998，10，16，的内部优先权。发明背景1．发明领域
本发明涉及在数字通信系统接收端上速率检测的方法，例如码分多址(CDMA)系统，在这样地系统中，可在发送端从一个包括全速和较低速率的可用速率组中可变地选取信息数据速率，每种较低速率是全速率除以一个不同的整数，对于较低速率，数据被重复以维持恒定的视在数据传输速率。在其特定的方面，本发明涉及一种速率检测方法，在其中利用测量从解码数据帧得出的数据进行速率确定或分类决策，在可用速率组中多个可能数据速率上，对于较低速率在去重复以后进行。2．相关技术描述
这样的一种速率检测方法通常从Qualcomm公司于1992年3月28日提交给远程通信工业协会(TIA)TR45．5分委员会的“An Overviewof the Application of Code DiviSion(CDMA)to Digital CellularSystems and Personal Cellular Network”“对数字蜂窝系统和个人蜂窝网络码分多址的应用的综述”中可知。在此文件的第30页上说，在移动站上，解码器必须处理接收到的帧四次，在速率组中四种数据速率的每一种上进行解码尝试，微控制器必须利用由解码器提供的循环冗余码(CRC)检验结果和符号差错率(SER)测量结果来决定发送哪种速率。该文件并未指明解码器如何能提供SER测量结果。
在1992年，一种直接序列码分多址(DS-CDMA)系统被TIA采纳为临时标准95(IS-95)，用于在800MHz的蜂窝频带中部署。在野外试验和试运行系统成功以后，现在有几千万用户正在使用IS-95系统。
CDMA是基于原先由Allies在二战期间为抵抗敌人的无线电干扰开发的扩谱技术。扩谱信号的特征在于信道中信号占据的带宽W远大于信号以位／秒为单位的信息速率R。因此，扩谱信号原本包含一种冗余度，可被开发用以克服由信道引入的几种干扰(包括来自相同频带中其他用户的信号和在延时多径分量意义上的自干扰)。扩谱信号另一个关键性质是伪随机性。因此，信号看上去与随机噪音类似，使其难以被所指定的接收机以外的接收机解调。在CDMA系统中，用户共同使用公共的信道带宽并由不同的码序列来区分。在IS-95的情况下，与用户的每个通信被长和短的伪噪音(PN)序列调制或扰频，也被一组称为Walsh码的正交序列中分配给用户的一个特定的序列调制。后一种调制称为应用Walsh覆盖。因而，一种特定的接收机可恢复某种由应用PN序列发送的信号，也可恢复由相应的发射机为特定的接收机所采用的Walsh序列。
在IS-95 DS-CDMA系统中，按照由话音编码器检测到的话音活动性采用可变的信息数据速率。这就能够在较低速率上降低发射功率，导致降低每个用户的平均发射功率，当然就增加了系统容量。取决于被实现的话音编码器可有两组信息数据速率(速率组1和2)被编码，每组包括全速率，和几种较低的速率：半速率，四分之一速率，和八分之一速率。对于较低的速率，符号被重复以实现与采用全速率时相同的视在符号传输速率。信息数据速率可逐帧改变，但指明当前被采用的数据速率的信息并不随同语音数据发送。因此，接收机必须通过假设测试检测数据速率。通过速率分类或决策逻辑实现的算法确定可能的信息数据速率中哪一种为当前帧采用，该算法被称为速率检测算法(RDA)。
可用作速率检测的可用信息包括重复特性，CRC检验结果(依据IS-95可为速率组1中四分之一和八分之一速率以外的所有数据速率所用)，Viterbi解码器残留量度，和在被再编码数据和进入每种可能数据速率的解码器的数据之间的相关值。在后一种情况下，将在每个数据帧中的符号依据可用速率组中可能数据速率的每一种进行去重复(对于较低的可能数据速率)，Viterbi解码，和卷积再编码，并为每个可能的数据速率形成再编码数据和进入Viterbi解码(若需要的话进行去-重复)的数据之间分离的已定标相关值。
一种应用再编码数据和为可用的速率组中每种可能数据速率进入解码器的数据之间的相关值的RDA被采用在由Philips ConsumerCommunications，L．P．制造的CDMA蜂窝手机中。这种算法具有利用十三个不同阈值或常数的速率分类逻辑以区分IS-95速率组1的数据速率，也利用全速率和半速率的循环冗余码(CRC)检验结果。发明的目的和概述
本发明的一个目的是提供一种改进的速率检测方法，其中在被再编码数据和进入一个可用速率组中多个可能数据速率的Viterbi解码的数据之间形成相关，该方法采用速率分类逻辑，具有大大少于以前所用逻辑中每速率组的阈值或常数数目。
本发明的再一个目的是该速率检测方法在预期的运行条件下，如存在噪音和衰落的情况下能够高度精确和可靠。
通过提供这样一种速率检测方法满足了以上的和其他的目的，其中速率分类逻辑包括第一确定，如果第一条件被满足的话，通过检验看看是否被发送的数据速率是全速率，第一条件之一是是否全速率相关值加上预先规定的第一阈值大于，或大于或等于，较低速率相关值中的最大值。第一条件中的另一个是是否对于被解码的接收卷积编码数码的循环冗余码检验未失败。
如果第一确定是，该数据速率不是全速率，速率决策逻辑进入到第二确定，如果第二条件被满足的话，通过检验看看是否被发送的数据速率是较低可能速率中的最高者，该第二条件之一是是否对于较低可能速率中最高者的较低速率相关值加上预先规定的第二阈值大于，或大于或等于，全速率相关值和其他的较低速率相关值的一个最大值。第二条件中的另一个是是否关于对最高可能的较低数据速率的被解码的去-重复的接收到的卷积编码数据的循环冗余码检验未失败。
然后，如果第二确定是，数据速率不是较低可能速率的最高者，速率决策逻辑进行到第三确定，如果第三条件被满足的话，通过检验看看是否被发送的数据速率是较低可能速率的第二最高者，该第三条之一是对于较低可能速率的第二最高者的较低速率相关值加上预先规定的第三阈值是否大于，或大于或等于，全速率相关值和其他的较低速率相关值中的一个最大值。第三条件的另一个，或者是对于可能较低速率的第二最高者的较低速率相关值是否大于，或大于或等于，另一个预先规定的阈值(对于速率组1)；或者是关于对可能的较低数据速率第二最高者的解码去-重复接收收到的卷积编码数据的循环冗余码检验是否未失败(对于速率组2)。
同样，如果第三确定是，数据速率不是较低可能速率的第二最高者，那么速率决策逻辑进行到第四确定，如果第四条件被满足，通过检验看看是否被发送的数据速率是较低可能速率的第三最高者，该第四条件之一是对于较低可能速率的第三最高者的较低速率相关值加上预先规定的第四阈值是否大于，或大于或等于，全速率相关值和其他较低速率相关值的一个最大值。该第四条件的另一个，或者是对于可能较低速率的第三最高者的较低速率相关值是否大于，或大于或等于，另一个预先规定的阈值(对于速率组1)；或者是关于对可能较低数据速率的第三最高者的解码去-重复接收到的卷积编码数据的循环冗余码检验是否未失败(对于速率组2)。
当如速率组1和2那样有三个可能的较低数据速率，并且第四确定的结果是该数据速率不是较低数据速率的第三最高者(或最小者)时，此数据被作为无效而排除。
结果是对于速率组1只有六个阈值和对于速率组2只有四个阈值的速率分类或决策逻辑。这样的速率分类或决策逻辑不仅比以前使用的逻辑简单，而且模拟也表明在预期的运行条件下得到高可靠的速率决策。
通过结合附图仔细阅读以下的详述，本发明的其他目的，特征和优点将变得更明显，其中：附图简述
图1是一种DS-CDMA系统的基本功能略图，包括一个发送端和一个接收端，接收端包括一个执行去-重复和Viterbi解码的方框；
图2是图1中的去-重复和Viterbi解码方框的功能略图，包括一个速率分类逻辑方框；
图3是由图2中速率分类逻辑方框执行的逻辑操作流程图，依据本发明的原理用于IS-95速率组1；
图4是由图2中速率分类逻辑方框执行的逻辑操作流程图，依据本发明的原理用于IS-95速率组2；
图5到7是在不同的噪音和衰落条件下对于全速率，半速率，四分之一速率和八分之一速率的已定标相关值的直方图。最佳实施方案详述
首先参考附图的图1，示出一种无线CDMA蜂窝型系统10，包括至少一个基站20和至少一个移动站40，按其所示的细节看，是通常的。为了解释的目的，基站20被取作发送端，移动站40被取作接收端，这是相对于它们之间通过移动信道30的数据流来说的。应该理解，基站20和移动站40都可发送和接收，当作为一个接收端起作用时每个必须执行速率确定。因此，在上下文为普遍性目的所允许的场合，基站20被看作一个发送端20，移动站40被看作一个接收端40。也应认识到，所示的功能性方框是概念性的，供本领域的技术人员看的，他们非常了解许多部分适合于利用由带有专用集成电路(ASIC)固件的数字信号处理器和／或微处理器来实现。
在发送端20，对输入的模拟的人的语音(未示出)模数变换以后，数字化的语音由一个可变速率语音编码器21进行处理，这种编码器按照IS-95可基于Qualcomm码-受激-线性-预测(QCELP)话音编码算法。可变速率特点组成在所考虑的系统中采用的话音活动性检测(VAD)方法的一个完整的部分，在此系统中使用IS-95的速率组1或速率组2。
照例在数字通信模式中，信道编码跟随在源编码后面，是作为一个卷积编码器和符号重复器22实现的，其输出是包含多个可能重复符号的帧。为了克服在通过信道传输期间被引入信号的噪音和干扰的影响。卷积编码，以一种受控制的方式，在数据序列中加入冗余度。在卷积编码以后速率组1的四种速率是19．2kbps(全速率)，9．6kbps(半速率)，4．8kbps(四分之一速率)和2．4kbps(八分之一速率)。速率组2提供四种可能的速率为28．8kbps，14．4kbps，7．2kbps和3．6kbps通过在6以外删去两个符号在速率组2中实现额外的紧缩。为了保持恒定的传输速率19．2kbps，编码符号分别被重复一次，三次和七次，用于半速率帧，四分之一速率帧和八分之一速率帧。
当由信道引起的差错是统计上独立时，利用卷积编码的信息传输可靠性将只是增加。事实上，移动信道30是以多径和衰落为其特征的。因此，差错将成串地出现。作为一种用于将一个脉冲串差错信道变换成一个具有独立差错的信道的一种有效方法，采用对编码数据的插入。块插入器23变更从卷积编码器和符号重复器22接收到的符号序列，这是通过将它们在一个矩形阵列中排列格式并按列将它们读出来实现的。所描述的步骤实现在数据序列中的时间分集，这样的结果得到一个“折断的”信道存储器。接着，一个长码扰频器24利用模2加(未示出)将数据序列与周期为242-1的一个最大长度伪噪音(PN)序列(长码)组合。对于每个前向通信业务信道一个唯一的长码偏置使得话音能隐私。Walsh覆盖块25将来自长码扰频器24的被扰频和编码的符号与维数-64的Hadamard矩阵的一行组合。这种过程在一个基站的所有被发送的信道中提供正交信道化(不存在多径的情况)。在正交BPSK／PN码扰频器方框26中，数据流再次被所谓的PN短码(也叫导频PN序列)，一种周期为216-1的PN码扰频，通过利用两个分离的PN短码对两个携带相同信号的两个正交分支施加二进制相移键控(BPSK)调制来实现。利用短码，移动站40可区分基站。
接收端或移动站40通常将在发送端进行的操作反向。正如已众所周知的那样，梳状接收机／正交BPSK解调／PN码去扰频器方框41，Walsh去覆盖方框42，长码去扰频器43，和块去插入器的级联从移动信道30接收多种版本的被发送的信号，它们因为多径而有相对的延时并以未知的数据速率恢复符号序列。块去插入器44通过在一个矩形阵列中将接收到的符号编排格式并按行读出它们将插入反向以产生信号或符号序列Ydeint。在处理数字符号序列中，将它们编组为具有多位长度的软符号是便利的。我们已为Ydeint使用长度为四位的软符号，并被解释为15个可能等级的双端点范围，相应于整数值从-7到+7。
接着，去重复和Viterbi解码方框45对卷积编码的数据序列实现任何所需的去重复和解码以产生Yinfo。正如已众所周知的那样，Viterbi解码过程递推式地在格子结构中寻找最可能的状态转变序列。为了实现解码，方框45必须在逐帧的基础上确定数据速率。最后，在被确定的数据速率上的Viterbi解码数据Yinfo被施加到一个可变速率语音解码器46，获得高质量的数字话音信号，被施加到数模转换器(未示出)。
去重复和Viterbi解码方框45较详细地示于图2中，并看到包括四条分支50，60，70和80，去插入数据或符号序列Ydeint被加在其上。各分支分开计算在可用速率组中分别用于全速率，半速率，四分之一速率，和八分之一速率中每一种的进入Viterbi解码器Yderep．FR，Yderep．HR，Yderep．QR，和Yderep．ER的数据和再编码数据Yreenc．FR，Yreenc．HR，Yreenc．QR和Yreenc．ER之间的已定标相关值CFR，CHR，CQR，和CER，以及用于在IS-95速率组1中除四分之一速率和八分之一速率以外的所有速率的CRC检验结果FFR，FHR，FQR，和FER，并将相关值和可用的CRC检验结果提供给作出速率决策Rdec的速率决策或分类逻辑90。对速率决策Rdec作出响应，选择器94在Ydec．FR，Ydec．HR，Ydec．QR和Ydec．ER中选择被指明的解码信号作为从去重复和Viterbi解码器方框45输出的数据Yinfo。
对于速率组1，在全速率帧中有384个符号，在一帧内依据以下等式形成已定标的相关值CFR，CHR，CQR和CER，其中再编码符号Yreenc．FR，Yreenc．HR，Yreenc．QR与Yreenc．ER和进入解码器的符号Yderep．FR，Yderep．HR，Yderep． QR与Yderep．ER均具有从-7到+7的整数值范围：
只对全速率和半速率可用CRC检验结果FFR和FHR。如果CRC失败，CRC检验结果被设置为逻辑1；否则CRC检验结果具有逻辑0值，指明CRC检验未失败。
对于速率组2，在一个全速率帧中有576个符号，在一帧内依据以下等式形成已定标的相关值CFR，CHR，CQR和CER，其中再编码符号Yreenc． FR，Yreenc．HR，Yreenc．QR与Yreenc．ER和进入解码器的符号Yderep．FR，Yderep．HR，Yderep．QR与Yderep．ER再次具有范围从-7到+7的整数值：
对于全，半，四分之一，和八分之一速率，分别可用CRC检验结果FFR，FHR，FQR和FER。同样，如果CRC检验失败，CRC检验结果被设置为逻辑1；否则CRC检验结果具有逻辑0值，指明CRC检验未失败。
因而，在分支50中去插入数据Ydeint(为对称起见，被规定为全速率去重复数据Yderep．FR)被施加到全速率Viterbi解码器52以产生解码的全速率数据Ydec．FR。解码的全速率数据Ydec．FR被施加到全速率卷积编码器53以产生全速率再编码数据Yreenc．FR并且也施加到全速率CRC解码器54。在方框55，计算全速率再编码数据Yreenc．FR和全速率去重复数据Yderep．FR并确定CRC检验结果FFR。
在分支60中去插入数据Ydeint被施加到去重复器61，从2元组抽取符号以形成半速率去重复数据Yderep．HR，依次被施加到半速率Viterbi解码器62以产生解码的半速率数据Ydec．HR。解码的半速率数据Ydec．HR被施加到半速率卷积编码器63以产生半速率再编码数据Yreenc． HR并且也施加到半速率CRC解码器64。在方框65中，计算半速率再编码数据Yreenc．HR和半速率去重复数据Yderep．HR之间的相关值CHR并确定CRC检验结果FHR。
在分支70中去插入数据Ydeint被施加到去重复器71，从4元组抽取符号以形成四分之一速率去重复数据Yderep．QR，依次被施加到四分之一速率Viterbi解码器72以产生解码的四分之一速率数据Ydec．QR。解码的四分之一速率数据Ydec．QR被施加到四分之一速率卷积编码器73以产生四分之一速率再编码数据Yreenc．QR并且，当可用速率组是速率组2时，也施加到四分之一速率CRC解码器74。在方框75中，计算四分之一速率再编码数据Yreenc．QR和四分之一速率去重复数据Yderep．QR之间的相关值CQR，并且当可用速率组是速率组2时，确定CRC检验结果FQR。
同样，在分支80中，去插入数据Ydeint被施加到去重复器81，从8元组抽取符号以形成八分之一速率去重复数据Yderep．ER，依次施加到八分之一速率Viterbi解码器82以产生解码的八分之一速率数据Ydec．ER。解码的八分之一速率数据Ydec．ER被施加到八分之一速率卷积编码器83以产生八分之一再编码数据Yreenc．ER，并且，当可用速率组是速率组2时，也施加到八分之一速率CRC解码器84。在方框85中，计算八分之一速率再编码数据Yreenc．ER和八分之一去重复数据Yderep．ER之间的相关值CER，并且，当可用速率组是速率组2时，确定CRC检验结果FER。
依据本发明，速率决策或分类逻辑90是相当简单的，利用已定标的相关值CFR，CHR，CQR与CER，可用的CRC检验结果FFR，FHR，对于速率组2还有FQR与FER，和最多六个预先规定的阈值92，包括用于在可用速率组中各种可能速率的偏置阈值T1FR，T1HR，T1QR与T1HR，对于速率组2，是阈值T2QR，T2ER。
如图3所示对于速率组1，速率决策逻辑按下降次序顺序地考虑全和较低候选的数据速率，如果两个条件被满足，则选取当前被考虑的候选数据速率为实际数据速率。这些条件之一是对于所考虑速率的相关值加上偏置阈值是否大于或等于对于其他速率的相关值中的最大值。另一个条件是CRC检验。如果对于所考虑的速率可得到的话，未失败。如果CRC检验不可得到，是否相关值大于或等于对于所考虑的速率下一个阈值。
因此，在方框102中确定为全速率，如果：
(CFR+T1FR)≥max[CHR，CQR，CER]｝＆｛FFR=0｝如果为真，到达方框103并作出速率决策Rdec=FR。否则，如果为非真，到达方框104，用于确定半速率，如果：
｛(CHR+T1HR)≥max[CFR，CQR，CER]}＆{FHR=0｝如果为真，到达方框105并作出速率决策Rdec=HR。否则，如果为非真，到达方框106，用于确定四分之一速率，如果：
｛(CQR+T1QR)≥max[CFR，CHR，CER]｝＆｛CQR≥T2QR}如果为真，到达方框107并作出速率决策Rdec=QR。否则，如果为非真，到达方框108，用于确定八分之一速率，如果：
{(CER+T1ER)≥max[CFR，CHR，CQR]｝＆{CER≥T2ER｝如果为真，到达方框109并作出速率决策Rdec=ER。否则，如果为非真，到达方框110，用于确定此帧是一个坏帧。
如图4所示，对于速率组2，因为CRC检验对于所有速率均可得到，方框116和118被用于确定四分之一速率，如果：
｛(CQR+T1QR)≥max[CFR，CHR，CER]｝＆{FQR=0｝和用于确定八分之一速率，如果：
{(CER+T1ER)≥max[CFR，CHR，CQR]｝＆｛FER=0｝
应该认识到，以上提到逻辑就是被测试的条件之一是对于所考虑数据的相关值加上与所考虑的数据速率有关的偏置阈值是否大于或等于对于其他数据速率相关值中最大者。也应该认识到，如果由于在用于阈值的实际的预先规定值中带有少许或无变化，采用关系“大于”而不是“大于或等于”，则各个不等式将起作用。
用于两个速率组的阈值值在下表中给出，并已被确定在预期的噪音和衰落条件下提供良好的结果：
从上表可见，实际上对于速率组1，偏置阈值T1HR和T1ER被设置为0，所以事实上，它们未被使用。
为测试每个数据速率使用两个条件的理由是为了在不同的噪音和衰落条件下达到充分的帧质量。作为一个例子，图5，6和7示出在不同的噪音和衰落条件下按照速率组1相对于发送全速率的数据的已定标相关值分布。在图5中，在加上白高斯噪音(AWGN)不带衰落的条件下，每位能量与噪音之比Eb／Nt=3．8dB，在图6中，在AWGN之下，每位能量与噪音之比Eb／Nt=2．6dB，和在图7中，在AWGN之下并也假定IS-98衰落_1条件时每位能量与噪音之比Eb／Nt=12．8dB。正如所示，当噪音或衰落增加时，分布展宽。
现在应该认识到本发明的目的已被满足。虽然本发明已被特别详细地描述，也应认识到，在本发明预期的精神和范围内可能有许多修改。在解码所附的权利要求时应该理解：
a)字“包括”并不排斥存在权利要求中列举的以外的元件或步骤；
b)在元件前面的“一”字并不排斥存在多个这样的元件。
c)在权利要求中的任何参考符号并不限制它们的范围；和
d)由同样项目的硬件或软件实现的结构或功能可以表示几种“装置”。